CN1742270A - 运算处理装置、运算处理装置设计方法以及逻辑电路设计方法 - Google Patents
运算处理装置、运算处理装置设计方法以及逻辑电路设计方法 Download PDFInfo
- Publication number
- CN1742270A CN1742270A CNA2004800028656A CN200480002865A CN1742270A CN 1742270 A CN1742270 A CN 1742270A CN A2004800028656 A CNA2004800028656 A CN A2004800028656A CN 200480002865 A CN200480002865 A CN 200480002865A CN 1742270 A CN1742270 A CN 1742270A
- Authority
- CN
- China
- Prior art keywords
- centerdot
- prime
- computing
- overbar
- cup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
为了纯粹地通过逻辑的方法实现减少运算电路的元件数以及延迟时间的运算装置,而对通过编码的运算方式具体且有效地进行逻辑设计,并提供一种编码运算装置。如果有必要则扩展编码运算装置,作为基数r的逻辑函数处理,此外在r=2时使用映射的新表现的母函数,在编码条件以及逻辑式简化条件之下逻辑设计新运算***,或者通过使元运算***和新运算***的运算器的输入输出关系的拓扑一致,从而设计编码运算方式的新运算***。满足编码条件以及逻辑式简化条件的运算处理装置实现高速化、低消耗功率。
Description
技术领域
本发明涉及运算处理技术,更详细地说,涉及基于实现运算LSI等的高速化和低消耗功率化等的编码的运算处理方式和该编码的设计方法以及运算处理装置。
背景技术
运算LSI近年来用于图像压缩解压、计算机图形、图像识别、语音识别等众多的领域。例如在图像压缩解压的MPEG2、MPEG4等中,在压缩时或扩展时都需要大量的运算,在运算部占据LSI的比例非常大。
不限于图像处理,计算机等的数值运算中要求的运算规模也不断增大,对于高速化的需求没有止境。此外,由于在运算器内部频繁地进行晶体管的开关的导通、截止,消耗功率的问题成为不能忽视的重要问题。
换言之,对于运算,存在(1)要实现进一步高速化,(2)要削减消耗功率的两个强烈的需求。
对于这样的需求,细微加工技术和设备特性的改善等方法稳步推进。但是,考虑改善运算器本身的方法,而不是这样的设备的方法。
对于运算器本身的方法中,作为纯粹地通过逻辑的方法实现高速化等高性能化的方式,本申请的发明人提出了“高速运算方式”(国际公开WO91/10186即特开平3-201114号公报。以下称为关联专利文献)。
根据关联专利文献的记载以下表示该提案的概要。
定义P个二项运算Ap:Ω×Ω→Ω(p=1,2,…,P)和Ω个单项运算Bq:Ω→Ω(q=1,2,…,Q),关于这些运算考虑封闭的有限集合Ω。合并Ω、Ap、Bq而称为旧运算***(Ω,Ap,Bq)。代替执行旧运算***的运算Ap、Bq,将集合Ω上的数据通过一次编码器Φ:Ω→Ω′变换为|Ω′|≥|Ω|(|Ω′|,|Ω|分别是Ω′,Ω的元素数)的集合Ω′上的数据,执行对应于运算Ap、Bq的Ω′上的运算A′p:Ω′×Ω′→Ω′和B′q:Ω′→Ω′,通过由解码器Ψ:Ω′→Ω变换作为Ω′上的数据得到的运算结果,得到本来要计算的Ω的运算结果。在该运算方式中,合并Ω′,A′p,B′q,Φ,Ψ而称为新运算***(Ω′,A′p,B′q,Φ,Ψ),通过在新运算***和旧运算***之间施以以下的①②③④的四个算式,从而满足编码条件(保证旧运算***中计算的结果和新运算***中计算的结果一致的条件)。
Φ(X)∈[X]_Ω′(_X∈Ω) ①
Ψ([X])=X∈Ω′(_X∈Ω) ②
Z=Ap(X,Y)_[Z]_A′p([X],[Y])(_X,Y,Z∈Ω、所有p) ③
Y=Bq(X)_[Y]_B′q([X])(_X,Y∈Ω、所有q) ④
这里,[X]是对应于Ω上的任意元素X的Ω′上的部分集合,将集族{[X]}X∈Ω称为码,
是码的整体集合,NC=Ω′-C是非码的集合。
根据①②,
[X]≠_(_是空集) ⑤
X≠Y_[X]∩[Y]=_ ⑥
成立。
满足如上的①至④的编码条件,为了新运算***的运算器尽可能简单,利用计算机决定编码器、解码器、新运算器,据此施以高速化等是所述关联专利文献中的提案。
该之前的提案不限于加减乘除的四则运算,一般对于一般的运算,或可以视为运算的映射进行设计,存在如下的大的6个问题。
i)旧运算***、新运算***的数据的集合为一般的有限集合Ω、Ω’,因此表示运算器、编码器、解码器的映射一般也用映射表示,与逻辑式的对应不明确。
ii)旧运算***关于Ω仅以封闭的运算***为对象,因此一般的运算为对象以外。
iii)编码的关系式由上述一般的映射和集合表示,因此满足关系的逻辑上的意思不明确,因此有时难以导出满足关系式的实际的逻辑式。
iv)电路的简化的要求不能格式化。
v)编码的具体例仅在非冗余码的情况下表示。
vi)作为编码运算方式的***结构的具体化不充分。
91/10186(特开平3-201114号公报)
发明内容
本发明考虑以上情况而完成,其目的在于为了解决以上的关联专利文献中的问题而提供一种编码运算装置,通过如果需要提供的运算则扩展,全部由多输入多输出的r值逻辑表现来记述旧运算***的所有的运算和新运算***的所有的运算以及编码器、解码器,r值逻辑的具体的逻辑设计成为可能,此外使用二值逻辑表现中的新的表现形式通过逻辑式的方程式的形式一定格式化,从而可以进行满足这些编码条件等的新运算***的有效的逻辑设计,实现基于大幅地削减了电路规模和运算延迟时间的编码运算方式的逻辑设计,并可安装在LSI中。
根据本发明,为了施以上述目的,采用如技术方案中记载的结构。
以下,依次说明本发明的各方面。
(1)发明的第一方面
为了解决关联专利文献的问题i)ii),根据本发明的第一方面,如果需要提供的运算***(称为元运算***)的运算器则扩展并作为r值逻辑的映射处理,构成运算上封闭的旧运算***的运算器,并且将新运算***的编码器、解码器以及运算器全部作为r值逻辑处理,作为编码的条件,满足关联专利文献中所示的编码条件式或特征逻辑函数所表示的方程式的形式的编码条件式或元运算***的运算器和新运算***的运算器的输入输出的拓扑结构(topology)相同的情况,从而可以进行新运算***的r值逻辑的逻辑设计。
(2)发明的第二方面
根据发明的第二方面,将集合的特征函数作为二值的逻辑函数处理,并导入用于前景良好地高效处理特征函数间的关系或映射的合成等的、新设计的称作母函数的映射的表现法,而且导入各种关系式,进行逻辑电路设计。
(3)发明的第三方面
根据发明的第三方面,通过对应于变量依赖度的方程式的形式处理逻辑函数的简便,从而设计简单的结构的逻辑函数。
可以综合地应用发明的第二方面以及第三方面。
(4)发明的第四方面
为了解决关联专利文献的问题iii),根据本发明的第四方面,将旧运算***的运算器以及新运算***的所有编码器、解码器以及运算器作为二值逻辑的逻辑函数处理,并由所述母函数表现它们,导出由母函数表现的编码条件式,可以前景良好地高效地进行新运算***的逻辑设计。
(5)发明的第五方面
为了解决关联专利文献的问题iv),根据本发明的第五方面,以方程式的形式提供新运算***的简单化的条件,与所述第二方面的编码条件配合进行逻辑设计,从而可以设计满足简单化的条件的新运算***的逻辑设计。
(6)发明的第六方面
为了同时解决关联专利文献的问题iii)和iv),根据本发明的第六方面,将编码器限定为同构映射,根据上述第二至第四方面进行逻辑设计,从而可以进行满足编码条件和简化条件的新运算***的有效的逻辑设计。
上述发明的第二方面的方法不限于编码运算方式,也可以广泛应用于逻辑设计或逻辑解析等。
此外,用于解决关联专利文献的问题v)的本发明的具体的结构基于上述各方面的编码运算方式以及设计方法由逻辑设计的实施例表示。
[标记和记数法]
以下详细说明本发明,作为其准备,预先规定说明所使用的标记和记数法。
r值的集合由Br表示,基数r、字长n的数表现的集合由Br n(Br的n个直积)表示,在二值的情况下使用B作为B2=B={0.1}。Br的元素考虑为标量(scalar),如x,y,…∈Br这样由小字符x,y,…处理,Br n的元素考虑为n分量的矢量,如X,Y,…∈Br n这样由大字符处理。(例如X为X=(x1,x2,…,xn))
n变量的逻辑函数考虑为标量函数,如f(X)=f(x1,x2,…,xn)的f这样使用小字符,而且将其考虑为f:Br n→Br的映射而使用相同标记。
集中m个n变量r值逻辑函数fj(X)(j=1,2,…,m)作为矢量函数处理时,如F(X)=(f1(X),f2(X),…,fm(X))的F这样使用大字符,而且将其考虑为F:Br n→Br m的映射而使用相同的标记。
在二值的情况下,变量(或定量)的否定由
x表示,两个变量(或定量)x,y的逻辑积(“与”)表示为x·y或xy,x,y的逻辑和(“或”)表示为x∪y,n个变量(或定量)xi(i=1,2,…,n)的逻辑积表示为
逻辑和表示为
在没有i的和或积的范围指定的情况下,全体取积、和。
两个变量(或定量)x,y的布尔环的和(exor)表示为x+y,和的范围与所述同样处理。
xa中a=1时定义为xa=x,a=0时定义为xa=
x,则表示为xa=xa∪
x
a。使用它对X,A∈Bn定义为
此时,n变量x1,x2,…,xn所构成的最小项表示为XA(X,A∈Bn)的形式。例如,n=3时,A=(0,1,0)时XA表示
此外,使数字A=0,1,…,7对应于A=(0,0,0),(0,01),…,(1,1,1),将最小项略记为X0,X1,…,X7。
此外,使用XA时,布尔函数f(X)的积和标准形式表示为
此外,二值逻辑函数f(X)的变量xi的布尔微分表示为将0,1代入f(X)的xi的算式的布尔环的和、即
时,函数f(X)不依赖于变量xi。
此外,一般下式成立。
关于与对于集合的和集合共同部分考虑为没有混乱,所以如通常那样使用∪,∩。
[发明的结构]
以下,详细说明本发明。
[发明的第一方面]
发明的第一方面对应于技术方案1~4的发明。
不限定于如所述相关专利文献那样定义了封闭的运算***的有限集合Ω。即,运算的输入数据的集合Ωin和运算的输出空间的集合Ωout为Ωin≠Ωout的情况也作为对象。
具体来说,考虑Q种单项运算
以及P种类二项运算
以及S种T项运算 为对一个或多个(Q+P+S≥1)定义的运算***(元运算***)的编码运算方式。对于各个输入空间的有限集合ΩGqin、ΩFpin、ΩHsin和输出空间的有限集合ΩGqout、ΩFpout、ΩHsout的元素数|ΩGqin|、|ΩFpin、|ΩHsin|、|ΩGqout|、|ΩFpout|、|ΩHsout|,对这些最大元素数考虑
的基数r、字长n的数表现的集合Br n,将其作为旧运算***的旧表现数据的集合处理,对于所述元运算***的各运算(元运算)的输入空间数据集合Ωin(ΩGqin、ΩFpin、ΩHsin的其中之一)的元素数|Ωin|,除了|Ωin|=rn时以外,对于各个元运算的每个附加对于rn-|Ω|个部分没有确定的元素的对应关系,扩展元运算的全部以成为Br n上的运算。
在所述元运算***包含Q种的单项运算的情况下,将它们扩展,作为Gq O:Br n→Br n (q=1,2,…,Q)的单项运算处理,此外在包含P种二项运算的情况下,将它们扩展,作为Fp O:Br n×Br n→Br n (p=1,2,…,P)的二项运算处理,此外在包含S种T项运算的情况下,将它们扩展,作为Hs O:Br n×Br n×…×Br n→Br n(Br n的T个直积,s=1,2,…,S)的T项运算处理。此后,合并Br n,Gq O,Fp O,Hs O称为旧运算***。进而,将集合Br m(m≥n)上的数据作为新表现数据处理,编码器作为Ψ:Br m→Br n的单射的映射处理,解码器作为Ψ:Br m→Br n的全射的映射处理,,进而,对应于Gq O的新运算***的运算作为Gq N:Br m→Br m的单项运算处理,对应于Fp O的新运算***的运算作为Fp N:Br m×Br m→Br m的二项运算处理,对应于Hs O的新运算***的运算作为Hs N:Br m×Br m×…×Br m→Br m的T项运算处理,从而可以使旧运算***的所有运算和新运算***的所有运算以及编码器、解码器全部对应于多输入多输出的r值逻辑函数(r值逻辑电路)。而且通过施以对应于相关专利文献的
(1)Φ(X)∈[X]_Br m(_X∈Br n)
(2)Ψ([X])=X(_X∈Br n)
(3)Y=Gq O(X)_[Y]_Gq N([X])(_X,Y∈Br n、_q)
(4)Z=Fp O(X,Y)_[Z]_Fp N([X],[Y])(_X,Y,Z∈Br n、_p)
(5)Y=Hs O(X1,…,XT)_[Y]_Hs N([X1],…,[XT])
(_X1,…,XT,Y∈Br n,_s)
的编码条件(编码条件的意思与关联专利文献相同),可以将新运算***作为具体的r逻辑函数(逻辑电路)来进行逻辑设计。这里,[X]是片Br n上的任意X所对应的Br m上的部分集合,集合族
与关联专利文献同样称作码,
是码的全体集合,NC=Br m-C是非码的集合。图1中旧表现数据的集合Br n的元素X通过编码器Φ:Br n→Br m被变换为新表现数据的集合Br m上的数据Φ(X)。此外,是表示对应于X的码[X]通过解码器Ψ:Br m→Br m被变换为旧表现数据X的本发明的编码概念图。此外图2是表示在元运算***的输入输出数据的表现空间与Br n不一致的情况下,以将一个元运算***的单项运算G扩展为旧运算***的GO的情况表示将输入输出数据的表现空间扩展为Br n的情况的扩展的概念的本发明的元运算***对旧运算***的扩展概念图。
此外,图3是从元运算***扩展为旧运算***之后,确定新运算***的方法之一,是本发明的旧运算***新运算***确定流程图的例子。图3的处理如下。
[步骤S1]:生成编码。
[步骤S2]:判别编码条件(1)以及(2)。在不满足编码条件(1)以及(2)的情况下返回步骤S1并重复处理。在满足编码条件(1)以及(2)的情况下进至步骤S3。
[步骤S3]:生成新运算器。
[步骤S4]:判别编码条件(3)至(5)。在不满足编码条件(3)至(5)的情况下返回步骤S3并重复处理。在满足编码条件(3)以及(5)的情况下进至步骤S5。
[步骤S5]:评价新运算***。
[步骤S6]:判别新运算器是否充分的简单。如果充分则结束处理。如果不充分则进至步骤S7。
[步骤S7]:判别是否生成了没***的所有的新运算器。在没有生成所有的情况下返回步骤S3,在生成了所有的情况下返回步骤S1并重复处理。
后面在实施例中表示图3的处理的具体例。
除了这种流程图以外,如后面的实施例所示,当然也存在几个确定流程。
通过如上的确定流程图确定码以及新运算器,将其安装后运算处理装置的结构如图4所示。在图4中,运算处理装置100由运算处理部件101、编码器102、解码器103以及传输路径104构成。运算处理部件101安装了上述新运算器的结构。编码器102、解码器103为了实现上述码的编码、解码而被安装。传送路径104进行运算处理部件101和编码器102之间的数据传送,并进行运算处理部件101和解码器103之间的数据传送等,可以由LSI的内部总线、外部总线、通信路径等构成。
所述Fp O相当于如上述那样将关联专利文献的Ap扩展,所述Gq O相当于如上述那样将Bq扩展。此后,合并Br m、Gq N、Fp N、Hs N、Φ、Ψ称作新运算***。
如果相关专利文献的新表现数据的集合Ω′不是Br m的形式而仍是一般的集合原样,则新运算***与所述关联专利文献同样,必需通过一般的映射的表现来处理,但在本发明中,将新表现数据的集合限定为Br m的形式,从而可以使旧运算***的运算器以及新运算***都对应于r值的逻辑电路。据此,作为r值逻辑所表示的映射,可以通过计算机的搜索等方法进行新运算***的确定。
一般,新运算***存在很多的种类,评价通过搜索等可以得到的种类,并判断是否与目的一致,如果不一致,则接连通过搜索生成其它的新运算***,确定符合目的的新运算***。得到的新运算***对应于r值逻辑电路,所以可以用通常的逻辑设计的方法进行r值逻辑电路的设计。
对于二值以外的r值逻辑,例如樋口龍雄、亀山充隆著“多值情報処理:ポストバイナリェレクトロニクス”昭晃社中详细叙述的。
(1)至(5)是集合论的记述(由_、_的标记表示的关系式)。一般根据集合的特征函数χA(X)的定义为χA(X)=1(_X∈B)_B_A。因此,为了表面上表示(1)至(5)中同值的算式是特征函数(Characteristic function)的方程式而对号码赋予c,分别设为(1c)至(5c)时如下。
(1c)χ′[X](Φ(X))=1(_X∈Br n)
(2c)χX(Ψ([X]))=1(_X∈Br n)
(3c)
(4c)
(5c)
这里,χA(X)为Br n的部分集合A的特征函数,X∈Br n、χ′A′(X′)为Br m的部分集合A′的特征函数,X′∈Br m
如果将该(1c)至(5c)作为编码条件使用,则对于提供的旧运算***的运算器,只要通过特征函数是否为1来判定新运算***是否满足编码条件就可以,在计算机的判定中有容易处理的优点。
根据在以上述(1)至(5)或(1c)至(5c)为编码条件下已知的元运算***的各运算(元运算)的信息,可将满足所述编码条件的新运算***设计为对应于r值逻辑电路的逻辑函数,可以实现以可以保证使用逻辑设计的新运算***的运算结果与元运算***的运算结果相同为特征的编码运算方式。
进而,在作为r=2设计的情况下,特征函数的值取0,1的两个值,且X∈Bn,因此可以将特征函数χS(X)视为一个n变量的二值逻辑函数的特征函数进行处理。着眼于这一点,可以以与后述的发明的第三方面等关联来表示的同值的二值逻辑函数的清楚的方程式的形式表示(1c)至(5c)。
[发明的第二方面]
发明的第二方面对应于技术方案5以及技术方案6的发明。
将以(6)将Bn上的集合的特征函数作为逻辑函数处理。
(7)将一个最小项与Bn上的集合的一个元素对应。的两个为前提的方法。
此后,将以二值逻辑函数表示的特征函数称作特征逻辑函数。
具体来说,将Bn的部分集合S(S_Bn)的特征逻辑函数表示为χS(X)(X∈Bn),或者将Bm的部分集合T(T_Bm)的逻辑特征函数表示为χ′T(Y)(Y∈Bm),将Bn的部分集合S的映射F:Bn→Bm的像表示为F(S)时,
成为χ′F(S)(Y)=1(Y∈F(S)时)、χ′F(S)(Y)=0(
(S)时)。
因此,对Bn上的一个元素Q(=(q1,q2,…,qn))表示为由一个最小项构成的1元素集合的特征逻辑函数表示为χQ(X)时,其仅在X=Q的情况下为1,因此很明显χQ(X)=XQ成立。最小项间为分离的(XQ1·XQ2=0(Q1≠Q2时)),因此,很明显表示为
(8)
同样,考虑Bm上的一个元素P时完全同样成为(8-1)
注意到P在F(S)整体中移动时,以及设为P=F(Q),Q在S整体中移动时的P的移动范围完全相同的情况时,(8-1)算式成为
在限制为S的范围内取和时,即使乘以χS(X)而在整体取和,根据特征函数的性质也很明显相同。从而
成立。而且对于Bn的部分集合S,T_Bn的特征逻辑函数,
(11)χS(X)·χT(X)=0 (for_X∈Bn)_S∩T=φ
(12)χS∩T(X)=χS(S)·χT(X)
(13)χS∪T(X)=χS(S)∪χT(X)
的关系式很明显成立。
通过以上的结构,可以逻辑上处理集合的特征函数,(8)至(14)可以使用Bn上的一般的集合的集合计算。
进而,考虑F:Bn→Bm、G:Bm→Bl的映射,并将F,G的合成映射设为R:Bn→Bl时,如果以矢量型表示逻辑函数则有R(X)=G(F(X))的关系。将Bl的部分集合U(U_Bl)的特征逻辑函数表示为χU″(Z)(Z∈Bl)时,与上述(10)同样
成立。
这里,设T=F(S)时,因为G(F(S))=R(S),可以根据(10)、(10-1)(10-2)导出
这对于任意的部分集合S成立,因此导出
对于映射F:Bn→Bm的YF(X)是Y,X的二值逻辑函数。从而,YF(X)将2m种Y设为行变量(行号码),将2n种X设为列变量(列号码)的2m×2n的布尔值矩阵(Boolean Matrix)。
而且,作为算式(15)表示对应于映射F的矩阵YF(X)和对应于映射G的矩阵ZG(Y),通过积计算求对应于合成映射R的矩阵ZR(X)。为了表面上表示YF(X)为矩阵表现,对其与映射相同,使用大字符
(Y,X)(此后,将其称为映射F的母函数)时,成为
(16)
因此,通过母函数的形式再记述(15)时,表示为
(17)
此外,关于Y的任意的函数g(Y),根据逻辑函数的积和标准形式和(16)
(18)
成立。
此外,对于恒等变换I:Bn→Bn,
由此导出映射F的分量函数和母函数的关系
此外,Ω=Bn时,为
(22)表示映射F的定义域的特征逻辑函数(=1),(23)表示映射F的值域的特征逻辑函数。从(17)至(23)可知,母函数是可以通过简单的运算导出映射的基本的性质的基本重要的表现。
进而,对于Ω=Bn上的同构映射Φ:Ω→Ω,将逆映射设为Φ-1:Ω→Ω时
成立。使用算式(24)和(20)导出
这是从同构映射的母函数直接求逆映射的分量函数的算式。
这根据同构映射在全单射中为一对一对应而可知。
从而,将Ω=Bn上的恒等变换设为I:Ω→Ω,对应于Φ-1Φ=ΦΦ-1=I,
此外,对于映射F:Bn→Bm的母函数
这通过(16)将
X∈Bn、Y∈Bm的某一函数α(Y,X)是某一映射:Bn→Bm的母函数的必要充分条件很明显是“α(Y,X)对于各X的每个的列矢量唯一的Y成为α(Y,X)=1”的命题。
“一个函数g(Y)对于唯一的Y成为g(Y)=1”的命题与
a)g(Y)=0时,
b)g(Y)为2m个Y中的1个位置P为1而在其它位置为0时,
I(Z,P)在Z=P为b)g(Y)为2m个Y中的1个位置P为1而在其它位置为0时,
I(Z,P)在Z=P为0除此以外为1,因此(28)成立。
c)g(Y)在2m个Y中的2个位置为1的情况下
在a),b),c)中,穷举了所有的情况,因此证明了(28)。这样的函数g(Y)由一个最小项构成,因此称作最小项函数。
因此,所述α(Y,X)为某一映射的母函数的充分必要条件为(29)
如上所述,具有以下特征:不是对于分量函数的每个处理多输入多输出的映射,而可以通过母函数来汇总处理,此外可以前景良好地高效地计算各种逻辑函数间的关系。
[发明的第三方面]
发明的第三方面对应于技术方案7的发明。此外,该第三方面与先前的第二方面的合并对应于技术方案8的发明。
首先对于逻辑函数f(X),对各种Δ(X,Y)判定
(30)f(X)·
f(Y)·Δ(X,Y)=0是否成立,从而可以判定逻辑函数f(X)的复杂性,此外对映射F:Bn→Bm的各分量函数fj(X)(j=1,2,…,m)使用映射的母函数,并对于Δj(A,B)判定
是否成立,从而可以总括判定各逻辑函数fj(X)的复杂性。
如‘标记和记数法’的项目所述,函数f(X)(X∈Bn)不依赖于变量xi的充分必要条件是
但这可以使用恒等变换的母函数
表示为
这通过Y对(32)的左侧=0的算式取和时,根据(19)而成为 此外将Xi代入该式的X时成为
根据与布尔微分的
同值而解释。(32)相当于将(30)中的Δ(X,Y)设为 的情况。
进而,在f(X)不依赖于变量xi和变量xj时,
进而,一般将n变量的集合的部分集合表示为Θ,将Θ的部分集合设为L(L_Θ),将XL设为将X变量内的集合L所包含的变量置换为否定后的矢量时,不依赖于集合Θ的变量的充分必要条件表示为
这里,将Θ通过n个布尔值θl表示为Θ={l;θl=0}时,(33)可以表示为
这是根据
成立而导出的。该θl称为函数f(X)的变量依赖度。
(34)成立时,f(X)不依赖于θl=0的变量xl。依赖的变量的数为小于等于θl=1的变量的数。(34)相当于将(30)中的Δ(X,Y)设为 的情况。
进而,将映射F:Bn→Bm的各分量函数fj(X)(j=1,2,…,m)的变量依赖度设为θj l时,可以对相当于(34)的算式使用母函数,将映射整体总括表示为
该(35)相当于将(31)的Δj(A,B)设为
的情况。该Δ(X,Y)或Δj(A,B)以后称作变量依赖度函数。
根据以上的本发明的第三方面,根据逻辑函数的变量依赖度是否满足方程式从而对多个变量可以一次判定,此外,可以进一步综合地应用上述的本发明的第二方面而进行逻辑函数设计。
[发明的第四方面]
发明的第四方面对应于技术方案9的发明。
限定于r=2时,旧运算***的运算(映射)为Gq O:Bn→Bn、Fp O:Bn×Bn→Bn、Hs O:Bn×Bn×…×Bn→Bn,新运算***的编码器(映射)为Φ:Bn→Bm,解码器(映射)为Ψ:Bm→Bn,新运算***的运算(映射)为Gq N:Bm→Bm、Fp N:Bm×Bm→Bm、Hs N:Bm×Bm×…×Bm→Bm。
此时,旧运算***的各运算以及新运算***的各运算、编码器、解码器的分量函数设为
i=1,2,…,n、X,Y,Z,X1,X2,…,XT∈Bn、j=1,2,…,m、X′,Y′,Z′,X′1,X′2,…,X′T∈Bm时,可以表示为Gq O:gi q O(X)、Fp O:fi p O(X,Y)、Hs O:hi s O(X1,X2,…,XT)以及Gq N:gj q N(X′)、Fp N:fj p N(X′,Y′)、Hs N:hj s N(X′1,X′2,…,X′T)、Φ:φj(X)、Ψ:Ψi(X′)。对它们的映射使用上述发明的第二方面定义的母函数,进而,将编码区域C的特征逻辑函数χC(X′)表示为c(X′)时,在r=2中导出与(1-c)至(5-c)同值的以下的(1-b)至(5-b-2)。为了表面上表示该(1-b)至(5-b-2)是二值布尔函数(Boolean function)的方程式,而对号码赋予b。
(1-b)
(2-b)
(3-b-1)
(3-b-2)
(4-b-1)
(4-b-2)
(5-b-1)
(5-b-2)
是编码器的母函数,
是解码器的母函数,
是旧运算***的单项运算的母函数,
是旧运算***的二项运算的母函数,
是新运算***的单项运算的母函数,
是新运算***的二项运算的母函数,
是旧运算***的T项运算的母函数、是新运算***的T项运算的母函数。
以下,从(1-c)至(5-c)通过同值的变形导出(1-b)至(5-b)。
首先,表示各X的码的集合[X]的特征函数χ′[X](X′)可以使用解码器Ψ的母函数明确地如下表示。
该(36)考虑为X′并应用母函数的性质(18)时,(1c)与
同值。此外,根据母函数的性质(27)
接着,根据特征逻辑函数和母函数的性质(10)以及(16)和(2-c)
时返回(2)可知(2c)与
(40)χΨ([Y])(X)=χY(X)
同值。根据(39)、(40)和母函数的性质(27),(2c)与
同值,在该两边通过Y取和时,根据母函数的性质(22)导出(2-b)。
接着,根据特征函数的定义和性质(14),(3c)明显与
同值。此外,根据(36)
此外根据(36)和特征函数和母函数的性质(10)、(16),
将(43)和(44)代入(42),因为=0型的布尔式避开和,因此得到
如果将该否定部分分开后,成为
的两个方程式。对(46)应用母函数的性质(18)和(29)时,
导出(3-b-1),通过X对(47)取和时根据母函数的性质(22)导出(3-b-2)。通过完全相同的逻辑,从(4-c)导出(4-b-1)和(4-b-2),从(5-c)导出(5-b-1)和(5-b-2)。
这样,导出(1-b)至(5-b-2),可以用二值逻辑的清楚的方程式形式表示旧运算***和新运算***的编码条件式。由此,可以根据旧运算***的分量函数的信息通过二值的搜索等高效地确定新运算***。
[发明的第五方面]
发明的第五方面对应于技术方案10~12的发明。
除了所述(1-b)至(5-b-2)之外,附加对于新运算***的运算器的逻辑式的简化条件,以下,通过逻辑设计编码器、解码器、新运算器,可以减小新运算器的电路规模以及运算延迟时间。进而,作为所述运算器的简化的条件对单项运算施以
的条件,对二项运算施以
的条件,对T项运算施以
(50)
·····················
的条件,为了将对于新运算器的输入变量的变量依赖度设为比旧运算***小,而确定λq j l以及θ1 p j l、θ2 p j l以及μ1 s j l至μT s j l的值,通过对编码器、解码器、新运算器进行逻辑设计,可以减小新运算器的电路规模以及运算延迟时间。
进而,如果需要则在所述简化的条件中对所述θ1 p j l和θ2 p j l施以
的条件,通过对称型设计新运算***的二项运算。此外,对所述μ1 s j l至μT s j l施以
的条件,可以按对称型方式来设计新运算***的T项运算。
[发明的第六侧面]
发明的第六侧面对应于技术方案13以及14的发明。
将所述旧表现数据的空间Br n和新表现数据的空间Br m设为同一空间(Br n=Br m,n=m)时,考虑将编码器Φ设为Φ:Br n→Br n的同构映射,将解码器Ψ设为Ψ=Φ-1(Φ的逆映射)。在该情况下,如果编码器为同构映射,则很明显所述(1)以及(2)自动被满足。
成立就可以。(51)如果替代(29)的输入输出来应用则被导出。此外相当于单项运算的(3-b-1)(3-b-2)的新旧运算***间的关系式被置换为
成立。同样
此时,如果对新运算***要求(48)的变量依赖度,则将(52)应用于(48),并关于X′,Y′,A′,B′取和时,导出
的算式。
同样,如果要求(49)、(50)的变量依赖度,则导出
(56)
(57)
·····················
(55)、(56)、(57)关注于仅旧运算***的运算器的母函数和编码分量函数的方程式时,可以进行如下的决定步骤。
<步骤1>对提供的变量依赖度确定满足(51)和(55)至(57)的编码器Φ(的分量函数)。
<步骤2>根据(52)至(54)确定新运算***的运算器。
<步骤3>解码器Ψ作为Ψ=Φ-1、母函数来说,确定为
(步骤2、步骤3明显也可以是相反的顺序。)
该确定步骤中,由于步骤1中不含有新运算***的运算器的信息,所以要确定的因素少,可以进行有效的编码确定。
本发明中,通过以上的方法进行逻辑设计,实现一种编码运算装置,其特征在于,可进行包含冗余码的编码运算方式的具体的逻辑设计,进而如上所述,基于编码运算方式根据逻辑设计的逻辑式进行具体的电路设计,根据编码运算方式的流程可以算出计算结果。
此外,具有一个或多个种类的新运算器的该编码运算装置中,通过直接连接这些新运算器,对于对新表现数据的多个计算处理,消除经由存储器的延迟时间,并实现高速的编码运算装置。
进而,在CPU或数据控制装置的控制下,不是通过解码器直接将作为一个或多个新运算器的新表现数据得到的运算结果变换为旧表现数据,而是原样将新表现数据临时存储在存储器中,可以通过所述CPU或数据控制装置对在其它的计算处理中计算的新表现数据进行与所述结果的新表现数据的新运算器的运算,实现可变更根据程序的灵活的计算处理等的编码运算装置。通过如上的部件,在本发明中,解决所述相关专利文献的问题的vi)。
本发明不仅可以作为装置或***实现,也可以作为方法实现。这样的发明的一部分当然也可以作为软件构成。此外,为了使计算机执行这样的软件而使用的软件制品当然也包含在本发明的技术范围内。
使用本发明可以解决关联专利文献的问题,并可以具体并有效地进行基于编码运算方式的新运算***的具体的逻辑设计,与将元运算***原样电路化的情况相比,可以大幅地削减元件数和延迟时间,并可以实现高速化和低消耗功率化的编码运算装置。
附图说明
图1是本发明的编码概念图。
图2是本发明的元运算***对旧运算***的扩展概念图。
图3是表示本发明的旧运算***新运算***决定流程图的例子的图。
图4是由本发明构成的运算处理装置的结构的图。
图5是详细表示本发明的旧运算***新运算***确定流程图的图。
图6是详细表示本发明的旧运算***新运算***确定流程图的另一例的图。
图7是与本发明的具体例1关联来说明元运算***的模拟乘法器F1的真值表的图。
图8是与本发明的具体例1关联来说明元运算***的模拟加法器F2的真值表的图。
图9是与本发明的具体例1关联来说明元运算***的模拟乘法器F1的电路图的图。
图10是与本发明的具体例1关联来说明元运算***的模拟加法器F2的电路图的图。
图11是与本发明的具体例1关联来说明新运算***的确定流程图的图。
图12是与本发明的具体例1关联来说明新运算***的模拟乘法器F1 N的真值表的图。
图13是与本发明的具体例1关联来说明新运算***的模拟加法器F2 N的真值表的图。
图14是与本发明的具体例1关联来说明新运算***的编码器Φ的真值表的图。
图15是与本发明的具体例1关联来说明新运算***的解码器Ψ的真值表的图。
图16是与本发明的具体例1关联来说明新运算***的模拟乘法器F1 N的电路图的图。
图17是与本发明的具体例1关联来说明新运算***的模拟加法器F2 N的电路图的图。
图18是与本发明的具体例1关联来说明新运算***的编码器Φ的电路图的图。
图19是与本发明的具体例1关联来说明新运算***的解码器Ψ的电路图的图。
图20是与本发明的具体例1关联来表示元件数延迟表的图。
图21是与本发明的具体例1关联来表示树结构积和运算器的方框图。
图22是与本发明的具体例1关联来表示模拟积和运算器的图。
图23是与本发明的具体例2关联来表示元运算***的两个单项运算G1、G2的真值表的图。
图24是与本发明的具体例3关联来表示元运算***的两个单项运算G1、G2的母函数布尔值矩阵的图。
图25是与本发明的具体例2关联来表示新运算***决定流程图的图。
图26是与本发明的具体例2关联来表示元运算***的单项运算G1、G2的输入输出拓扑结构的图。
图27是与本发明的具体例2关联来表示新运算***的单项运算G1 N、G2 N的输入输出拓扑结构的图。
图28是与本发明的具体例2关联来表示新运算***的单项运算G1 N、G2 N的收束的输入输出拓扑结构的图。
图29是与本发明的具体例2关联的拓扑结构一致型新运算***决定流程图。
具体实施方式
以下,说明本发明的实施例。
这里,提及技术方案3~8的方法的发明,但也应留意到也适当应用了技术方案1以及2的装置的发明或技术方案9~14的方法的发明。
[实施例1]
下面说明技术方案3的发明的实施例。
首先,表示将图3的流程图作为r=2且n=2的旧运算,一个单项运算GO作为分量函数被赋予
且确定m=3的新运算器的技术方案3和技术方案4的编码条件的实施例。图5是技术方案3的发明的实施例(技术方案4的发明的实施例也同样)的程序的综合流程图。首先,使用该程序的变量和排列如下。
x:旧码非码变量;对应于X取的值0~3和非码(值为4)的变量
y:新码变量;对应于X′取值为0~7的变量
r:随机变量;表示生成的8位随机的0~255的变量
i、j、k:新运算器生成的更新变量
l、t、u、v:一般的变量
c[4]:生成编码排列;4种码[X]所对应的4个排列中,仅将对应于生成的码所述的新码的值的位设为1,不属于的位设为0的排列、新码的值和位的对应从LSB侧开始依次对应。
go[4]:旧运算器映射排列;go[0]=0,go[1]=0,go[2]=1,go[3]=3
gn[8]:新运算器映射排列;使各步骤生成的新运算器的映射输入值与排列地址对应,并将此时的输出作为值的排列
gne[3]:新运算器分量函数;通过表示新运算器的三个分量函数的排列,将各分量逻辑式中包含最小项X0,…,X7的位置的对应的位设为1从LSB侧开始对应表示的排列
gnc[4]:新运算器码代入函数;
s[6]:3位标准分量函数排列;将3位的三种1变量逻辑函数(非否定型)和该否定型1变量逻辑函数以与gne[3]同样表现的排列表示。
具体来说,对应于1变量逻辑函数(非否定型)的位形式为01010101、00110011、00001111三种,设为s[0]=170,s[1]=204,s[2]=240,持续其否定并加入排列。即,
s[3]=85,s[4]=41,s[5]=15
b0[8]:1位为0形式排列;b[t]是第t位为0其它为1的排列
b1[8]:1位为1形式排列;b[t]是第t位为1其它为0的排列
以下,说明图5的流程图的技术方案3的情况的具体的处理。
[步骤S11]:初始化。
go[4],s[3],sn[3]以外的排列和变量为0。
[步骤S11]:码生成。
生成随机数r,并考虑新码y属于对应于mod(r,5)的码[X](或NC),对c[mod(r,5)]的第y位设立1。
[步骤S13、S14]:设为y=y+1,如果y=8则进至步骤2,除此以外进至步骤S15。
[步骤S15]:编码条件算式(1)(2)的判定。
满足编码条件(1)等价于至少一个新码属于四个[X]。这对应于c[0]~c[3]不是全部为0。只要有一个为0就返回步骤1。否则进至步骤S16。
例如,在进行了[0]={6’}、[1]={2’}、[2]={0’,4’}、[3]={1’,3’,5’,7’}、NC=空集的码生成的情况下,成为c[0]=64,c[1]=4,c[2]=17,c[3]=85的值,进至步骤5。
[步骤S16]:新运算器生成。
如果满足编码条件(1),则保证存在编码器Φ和解码器Ψ,因此这里仅生成新运算器。在本实施例中,旧运算器有一个“与”门,因此简化限定为生成1变量依赖的逻辑函数。从而,新运算器的分量函数为非否定型标准分量函数和否定型标准分量函数的共6种的其中一个。从而,作为gne[0]=s[i],gne[1]=s[j],gne[2]=s[k]生成新运算器。
[步骤S17]:编码条件算式(3)的判定。
首先根据gne[3]计算gn[8]。可以如下计算。
同样,将从gne[0],gn[1],gn[2]的下面起第t位的值分别转移到gn[t]的第0位(LSB)、第1位、第2位,第3位以上原样为0。通过从t=0到t=7进行该处理,从而决定gn[8]。
接着,对于所有c[u]的设立1的位的位置的值t(LSB为0,且每向上一位增加1的值),将v的第gn[t]位设为1。
然后,c[go[u]]的位形式包含有v的位形式时,作为u=u+1,重复上述处理直至u=3,如果中途出现不包含的情况,则成为不满足编码条件(3)的情况,因此进至步骤S18。在进行到最后的情况下,成为满足编码条件(3)的情况,并进至步骤S208。
[步骤S18、S19]:更新i、j、k的值。
在上述更新之后进至步骤5。其中,在i、j、k取0~5为止的全部值时,相当于不存在1变量依赖的新运算器的情况,因此在将变量等初始化之后返回步骤S12。
[步骤S20]:
基于编码条件的算式(1)对[0]~[3]中的新码从排列c[4]的位形式的1的部分选择一个,例如,确定为0->1’,1->0’,2->4’,3->2’的对应。由于一般存在几个编码器,所以选择逻辑式简单的编码器。由于保证了存在满足编码条件(2)的解码器,所以本实施例中,到此结束。
变量等在需要的地方进行初始化。
以上是图5的处理的内容。
在本实施例中,在步骤4中作为例子表示的码随机生成,并在i=0,j=3,k=1时结束。
其结果表示码为[0]={6’},[1]={2’},[2]={0’,4’},[3]={1’,3’,5’,7’)、NC=空集时作为新运算器得到逻辑式为 的解。
在本实施例中,表示了旧运算器仅为一个单项运算的情况,但在包含多个二项运算或T项运算的情况下,除了追加编码条件(3)此外(4)(5)的判定这一点和步骤5的新运算器的生成的部分的处理复杂化这一点以外,基本上可以通过同样的流程图,由计算机处理实现。
如上所述,通过基于技术方案3的运算处理装置设计方法,至少也可确定施以了与旧运算器相比同等以下的简化的新运算器。
[实施例2]
接着,说明技术方案4的发明的运算处理装置设计方法的实施例。在本实施例中,图5的流程图中,成为通过将编码条件的算式(1)至(3)置换为(1c)至(3c)的处理的确定。该部分的处理与技术方案3的发明的实施例的不同点仅在于,从在步骤S12中生成的码中如下计算特征逻辑函数并判断的步骤S17和编码器的确定的步骤S20的部分。
与上述相同,在旧运算器的情况下,如[0]={6’},[1]={2’},[2]={0’,4’},[3]={1’,3’,5’,7’},NC=空集这样进行码生成,新运算器也表示生成
的情况。
首先,从在步骤2生成的码求出c[4],但实际上这原样对应于B3上的特征逻辑函数的各X的逻辑函数χ′[X](X′)。即,c[u]的u相当于X,各u的c[u]的位形式为通过与gne[3]同样的表现的B3上的逻辑函数。
因此,将步骤6的编码条件(3)在(3c)的判定中如下变更。(技术方案4的发明的实施例的步骤S17)
与技术方案3的情况同样,从gne[3]计算gn[8],并同样计算v。而且,计算c[go[u]]和v的位形式的否定的逻辑和(“或”),并判定计算结果是否为255。这相当于判定为算式(3c)的左边的特征逻辑函数为1。
作为u=u+1,重复上述处理直到u=3为止,如果在图中发生不是255的情况则成为不满足编码条件(3c),并进至步骤S18。
在进行到最后的情况下满足编码条件(3c),进至步骤S20。
(技术方案4的发明的实施例的步骤S20)
对于u的0~3的值,判定c[u]和b0[t]的逻辑和是否为255,并确定编码器。这相当于确定编码条件(1c)的编码器。
对于解码器,与技术方案3的步骤S20同样。
以上是技术方案4的发明的实施例的不同点,两个步骤从程序性的处理置换为简单的逻辑运算和等号判定,成为更简洁的程序处理。
这样,根据技术方案4的发明的运算处理装置设计方法,可以进行有效的程序处理,对缩短设计所需的处理时间有效。
[实施例3]
接着,表示两个技术方案5的发明的实施例。
第一个是上述技术方案4的实施例的两个步骤中进行逻辑和运算的部分为技术方案5的算式(14)(其否定)的实施例。
第二个也是如果对上述步骤2的码生成应用技术方案5的(8)则考虑新编码属于mod(r,5)所对应的码[X](或NC),将c[mod(r,5)]置换为c[mod(r,5)]和b1[y]的逻辑和。
[实施例4]
接着说明技术方案5的发明的实施例。技术方案5的算式(9)至(13)也同样可以利用集合的元素间的处理。从而,通过技术方案5的逻辑函数设计方法,可以将程序性的处理置换为简单的逻辑运算,并可以进行有效的处理。
[实施例5]
以下表示技术方案6的发明的实施例。
技术方案6的逻辑函数设计方法的主要点在于多输入多输出的逻辑函数间的计算通过基于母函数的算式可以明确地计算。
由于母函数的应用非常复杂,这里作为母函数的方法的代表性的一个实施例,表示提供了在2输入3输出的逻辑函数A和3输入2输出的逻辑函数B的每个的分量函数时,通过程序求将A代入B而合成的2输入3输出的逻辑函数C的分量逻辑函数的例子。
在本实施例中,逻辑函数将输入对应于排列的地址,输出对应于最小项,表示值0,1所示的情况,
由于基于算式的计算的程序化容易,所以以下仅表示处理的流程。
该程序所使用的排列为
a[3][4]:2输入3输出逻辑函数A;3输出的每个的分量逻辑函数的排列
b[2][8]:3输入2输出逻辑函数B;2输出的每个的分量逻辑函数的排列
c[2][4]:2输入2输出逻辑函数C;2输出的每个的分量逻辑函数的排列
ma[8][4]:A的母函数排列;
mb[4][8]:B的母函数排列;
mc[4][4]:C的母函数排列
值0,1已经输入a[3][4]、b[2][8]。
处理的流程
(步骤1)根据分量逻辑函数a[3][4]、b[2][8]计算母函数ma[8][4]、mb[4][8]根据技术方案6的母函数的定义式(16)进行计算。
(步骤2)根据母函数ma[8][4]、mb[4][8]计算母函数mc[4][4]根据技术方案6的算式(17)进行计算。
(步骤3)根据母函数mc[4][4]计算分量逻辑函数c[2][3]根据技术方案6的母函数的定义式(20)进行计算。
如上所述,最大可以通过三步的简洁的程序进行计算。
这样,通过技术方案6的发明的逻辑函数设计方法,可以进行基于全部清楚地定义的算式的程序化,在逻辑函数设计中可以进行简洁且有效率的设计。
[实施例6]
接着,下面表示技术方案7的发明的实施例。
技术方案7的发明的逻辑函数设计方法的主要方面在于可以基于清楚的算式有效地计算变量依赖度。
这里,关于从提供的100个输入逻辑函数中选择不依赖于指定的变量的逻辑函数的问题,仅表示基于技术方案7的算式(34)的确定程序的处理的流程。使用的定量和变量在以下,表现为逻辑函数排列与最小项对应在地址中输入1其它输入0。
f[100][16]:100个4位逻辑函数;提供的已知定量
fn[100][16]:上述100个否定逻辑函数;0,1与上面逆转
e[4]:指定变量依赖;输入e[u]=θu的值的定量排列
delta[16][16]:变量依赖度函数;对应于算式(34)的Δ(X,Y)
d[100]:判定结果排列;
s[4][16]:4标准分量逻辑函数排列;对应于x0~x3的四个逻辑函数的定量排列
i、j、k:一般的变量
(步骤1)根据提供的e[4]计算变量依赖度函数delta[16][16]
基于技术方案7所示的Δ(X,Y)的定义计算delta[16][16]
设为k=0。
(步骤2)算式(34)左边的计算
将f[k][i]*fn[k][j]*delta[i][j]对于所有的i,j计算逻辑和如果计算结果为0则d[k]=1,否则d[k]=0
设为k=k+1,如果k=100则到步骤3,否则到步骤2
(步骤3)逻辑函数选择
选择d[k]=1的k的逻辑函数。
以上是技术方案7的发明的实施例。根据技术方案7的发明的逻辑函数设计方法,通过清楚地定义的算式可以计算预先指定的变量依赖度函数,或进行通过母函数的总括解析,与依次调查现有的个别的函数的独立性的方法、或调查分量单位的方法相比,是格外有效的处理。
[实施例7]
技术方案8的发明的主要点在于通过总括进行技术方案5至技术方案7中的计算以及判别,可以用于多样的逻辑函数设计的方法。
图6是技术方案8的发明的程序结构图,具有从以下的步骤1到步骤7的7个处理的步骤,和步骤间的处理的流程控制的步骤8的最大8个步骤。
[步骤S21]:特征逻辑函数变换步骤。
使用关系式(8)~(14)将输入的集合间的关系变换为特征逻辑函数的算式。
[步骤S22]:特征逻辑函数关系判别步骤。
判别被变换的特征逻辑函数的算式是否成立。
[步骤S23]:映射分量函数、母函数输入步骤。
输入各映射的分量函数或/和母函数。
[步骤S24]:母函数计算步骤。
基于算式(16)计算母函数。
[步骤S25]:分量函数计算步骤。
基于算式(20)计算分量函数。
[步骤S26]:分量函数、母函数关系计算步骤。
计算算式(18)~(19)。
[步骤S27]:变量依赖度解析步骤。
基于算式(30)~(35)解析变量依赖度。
[步骤S28]:输出结果。
[步骤S29]:数据控制步骤。
根据目的的处理来控制步骤S21~步骤S28之间的数据的交换。
以下基于该图6的结构图说明设计的情况的具体例。
关于2m个用户的K项目的好恶有由二值表示的集合数据1,在根据图6的结构图设计的情况下说明拾取在该K项目的好恶的方式2k种内L种类的方式(集合数据2)所对应的人的逻辑电路、即在输入了m位的用户号码时,为对应者则输出1为非对应者则输出0的电路的逻辑函数。
处理全部在步骤8的控制下进行,首先从2m人的集合数据1通过步骤1变换为m个特征逻辑函数,将其作为映射A的m个分量函数通过步骤4计算母函数A。同样,从L元素的集合数据2通过步骤1变换为表示一个方式选择的特征逻辑函数,将其作为映射B的一个分量函数通过步骤4计算母函数B。接着用母函数A和母函数B通过步骤6计算合成映射BA的母函数BA,进而通过相同的步骤6根据母函数BA计算一个分量函数。
这样得到需要的电路的逻辑函数。
该具体例表示了可以仅通过步骤S21、步骤S24、步骤S26、步骤S28的处理进行设计的例子,但其它的步骤使用的例子非常复杂。
如上所述,如果使用技术方案8的发明的逻辑函数设计方法,则在复杂的应用中,通过包括地进行技术方案5至技术方案7的发明中的计算以及判别,可以进行各种的逻辑函数设计。
接着,说明显著地呈现本发明的编码运算方式的效果的具体例。
[具体例1]
考虑定义了输入由4个元素构成的集合Ω1 in=(s,t,u,v,)并输出由5个元素构成的集合Ω1 OUT=(a,c,f,g,h)的二项运算F1:Ω1 in×Ω1 in→Ω1 OUT,和以8个元素构成的集合Ω2=(a,b,c,d,e,f,g,h)作为输入输出的二项运算F2:Ω2×Ω2→Ω2的旧运算***。为了容易理解本发明的效果,关于执行模拟地视为乘以F1并加上F2时的积和运算(模拟的积和运算)的元运算***的计算***,后面比较元运算***和新运算***。
F1在模拟乘法运算中表示为*,F2在模拟加法运算中表示为+,与通常同样用∑表示多个模拟加法运算时,模拟积和运算设为 这里Xk,Yk∈Ω1 in、Z∈Ω2
用最一般的二值对元运算***进行逻辑设计时,设为Ω1 in=B2,对应于此外设为Ω1 OUT=Ω2=B3对应于时,F1是4位输入3位输出的二项运算器,F2是6位输入3位输出的二项运算器。图7表示此时的F1的真值表,图8表示F2的真值表。进而,根据图7和图8的真值表,图9、图10表示由逻辑合成软件合成的电路的电路图。图9是F1的电路图,图10是F2的电路图。
在该具体例1中,基于根据上述发明的第一方面的方法,将原数据集合全部扩展为旧表现数据的集合B3,并将对应于元运算***的F1,F2的旧运算F1 O,F2 O考虑为F1 O,F2 O,:B3×B3→B3的二项运算,此外将新表现数据的集合设为相同的B3。此时,编码为同构映射的非冗余码。即,为Φ:B3→B3、Ψ=Φ-1:B3→B3。在具体例1中,根据图11的流程图决定新运算***。
图11的处理如下。
[步骤S21]:初始设定为k=1,p=1。k是新运算器的输入数,p是新运算器的位数。
[步骤S22]:生成第p个码Φ(决定置换Φ)。
[步骤S23]:由Φ置换模拟加法器的真值表并生成新运算器。
[步骤S24]:生成k变量依赖以下的二项运算器。
[步骤S25]:对于全部新模拟乘法器候补实施Φ的逆置换,并比较与原模拟乘法运算的对应点。
[步骤S26]:判别是否有一致的候补。有的话进至步骤S27,没有则进至步骤S28。
[步骤S27]:判别是否满足新运算器。如果满足的话则结束,反之则进至步骤S28。
[步骤S28]:判别p=P,如果p=P则进至步骤S29。
[步骤S29]:作为p=p+1对步骤S22重复进行返回处理。
[步骤S30]:设为p=1。
[步骤S31]:判别k=K,如果不是k=K则进至步骤S32。如果k=K则结束处理。
[步骤S32]:作为k=k+1返回步骤S22,并重复处理。
将在图11的处理的结果得到的元运算***的F1,F2所对应的一组(存在多个同等的组)新运算器设为F1 N,F2 N时,该F1 N,F2 N成为F1 N,F2 N:B3×B3→B3的运算(映射)。图12和图13表示这些真值表。此外,图14和图15是该编码中的编码器和解码器的真值表。
图16、图17、图18、图19表示从这些图12、图13、图14、图15的真值表通过逻辑合成软件合成的电路的电路图。
这里,说明图11的新运算***确定流程。在该具体例1中,编码是非冗余编码,编码器Φ为同构映射,对应于置换B3的8种元素(数据)。该置换存在8!种。设为P=8!,对P种置换附加号码。原模拟加法和旧运算***的模拟加法都是B3上的二项运算,因此同样处理,图13表示对于对真值表输入和输出的3位的值实施置换并依次排列输入,这是通过编码(置换)生成的模拟加法的新运算器的真值表。此外,原模拟乘法不直接进行对旧运算***的扩展,首先输出新运算***的模拟乘法器的候补,并对应于各编码实施逆置换Φ-1,生成对应于候补的旧运算***的模拟乘法,判定对应的部分是否与原模拟乘法的真值表一致。即,一致的新运算***的模拟乘法的候补相当于对扩展了原模拟乘法的旧运算***的模拟乘法进行编码。
在以上的具体例1中,如果关于模拟乘法比较图9和图16,并关于模拟加法比较图10和图17,则可以解释新运算***的运算器的电路格外简单的情况。进而,观看具体的效果的意思是,将NOT(反相器)的元件数设为口,将延迟时间设为△,将运算器单体的元件数和关键路径的延迟时间以F1,F2,F1 N,F2 N的顺序分别设为□1、□2、□1 N、□2 N、和△1、△2、△1 N、△2 N,进而将Φ,Ψ的元件数和关键路径的延迟时间设为□Φ□Ψ和△Φ△Ψ时,成为图20的具体例1的元件数延迟表那样。这里,各门的元件数和延迟时间是一般的2输入“与”门和或2输入“或”门的元件数,延迟时间设为2□、2△,2输入2exor门的元件数、延迟时间设为4□、3△。
这里,表示进一步通过专用的硬件实现了(58)的模拟积和运算的情况。
图21的树结构和运算器方框图所示的排列为树结构的专用积和运算电路,在附加了*的乘法器时构成排列了模拟乘法器的元运算***和新运算***的模拟积和运算器,在附加了+的加法器时构成排列了模拟加法器的元运算***和新运算***的模拟积和运算器并进行评价。
图21是相当于(58)的K=8=23的方框图,在K=2L的情况下并列排列K个标记*的乘法器,在这些乘法器的输出上延续的标记+的加法器特别构成在每段上连接了2L-1个、2L-2个、…、2、1个的树结构。从而,将标记*的乘法器的元件数表示为口*,将延迟时间表示为△*,将标记+的加法器的元件数表示为□+,将延迟时间表示为△+时,成为
(59)积和运算器元件数=2L·□*+(2L-1)·□+
(60)积和运算延迟时间=△*+L·△+。
在K=8=23的情况下,元件数为元运算***是2325□、新运算***是100□,延迟时间为元运算***是100△,新运算***是21△,仅通过模拟积和运算器比较时,新运算***为元运算***的元件数的大约1/23,延迟时间为大约1/5。
实际上,应该对新运算***追加编码器和解码器而进行评价。编码器、解码器的数目等考虑各种,但这里用图22所示的电路来比较。
图22是对2K=16个的输入数据X1,Y1,…,X8,Y8的每个配置一个编码器Φ,并分别变换为X′1,Y′1,…,X′8,Y′8的新表现数据,通过具有图21的结构的新运算***模拟积和运算器计算作为新表现数据的积和运算结果Z′,通过解码器Ψ输出元运算***的模拟积和运算结果Z的本发明的编码运算方式的一个实施电路。该电路A中,将内部看作黑箱时,作为从具有所述图21的结构的X1,Y1,…,X8,Y8,计算Z的元运算***的模拟积和运算器和功能,完全相同,但元件数、延迟时间分别被大幅削减为467□和36△。
如上所述,根据本发明的编码运算方式不限于封闭的运算***,对于一般的运算***(元运算***),也可以实现大幅削减了元件数和延迟时间的运算装置。此外,在本具体例中,表示了基数r=2的情况,但在多值逻辑的情况下,当然也可以通过基本相同的流程实现编码运算方式。
图11的流程只是基于本发明的逻辑设计的一个算法,可考虑几个变形了的算法。
此外,图21所示的具体例1的树结构积和运算方框图的结构不限于模拟积和运算,例如对浮点运算这样的运算器也可以是同样的结构,图22表示编码器、解码器以及运算器所构成的运算处理装置整体。
此外,包括CPU或数据控制装置,不通过解码器将一个或多个新运算器的运算结果变换为旧表现数据,以新表现数据的状态临时存储在存储器中,通过所述CPU或数据控制装置通过必要的计算步骤可计算在其它的计算处理中计算的新表现数据和所述结果的新表现数据的计算的运算处理装置也可以实现。
[具体例2]
接着,以利用了母函数的逻辑函数设计方式作为容易理解的例子,表示仅由B2定义的两个单项运算G1和G2构成的运算***的情况的具体例。图23是G1和G2的真值表。该单项运算G1和G2是G1,G2. B2→B2的映射,将其分量函数设为g1 0(X)、g1 1(X)以及g2 0(X)、g2 1(X)时,根据真值表,是g1 0(X)=x1、g1 1(X)=x1·x0以及
(元素数、延迟时间)为G1为(2□、2□),G2为(5□、3△)。此外,G1和G2的母函数
和
根据母函数的定义式(16)成为
图24表示将这些母函数作为布尔值矩阵的图示。
该元运算***通过B2上的同构映射的范围的编码无法再简单。因此,该具体例2中,考虑到无非码的3位的冗余编码设计了新运算***。无非码时码区域的特征逻辑函数c(X′)(X′∈B3)为c(X′)=1,所以首先编码器、解码器的关系式(1-b)中如下的同值的变形成立。
(63)
通过该(63)和(2-b),该无非码的码设计问题作为将4种的各X所对应的
***B3上的8种类的最小项中的箱考虑,等价于在这4个箱中没有重复地并且没有空箱地填入8种最小项的问题。而且,该装箱的方法被确定一个,则对应于
确定一个。
此外,相当于(3-b-1)的算式的如下的同值的变形例成立。
(64)
此外,(3-b-2)通过c(X′)=1通常成立。因此,在本具体例2中,图25中,根据流程图从简单的结构依次生成新运算***的两个单项运算,判定是否满足(64)的最后的算式同时进行新运算***的确定。
图25的处理如下。
[步骤S41]:生成简单的新运算器候补。
[步骤S42]:构成新运算器的母函数。
[步骤S43]:通过装箱生成编码。
[步骤S44]:判别是否满足算式(64),如果满足则结束处理,如果不满足则进至步骤S45。
[步骤S45]:判别是否生成了所有的码,在生成了的情况下进至步骤S46,否则返回步骤S43,并重复进行处理。
[步骤S46]:生成下一个新运算器候补并返回步骤S42,重复处理。
图25的处理的结果
即,对于相当于对箱
装入一个最小项X′6,对箱
装入一个最小项X′2,对箱
装入两个最小项X′0和X′4,对箱
装入四个最小项X′1、X′3、X′5、X′7的情况的编码,求满足(64)的最下级的新运算***的单项运算G1 N和G2 N的分量函数为g1 N0(X′)=x′0、 g1 N2(X′)=x′1g2 N0(X′)=0、
的函数。(元件数、延迟时间)为G1 N是(□、△),G2 N是(2□、△),与元运算***的G1相比,大幅简化。该情况下,满足算式(63)的母函数
全部为编码器的母函数。例如,
是本具体例的编码器的母函数的例子。
这里,确认所述Ψ以及G1 N满足算式(64)时,(64)的左边为
另一方面(64)的右边通过(61)和(65)而成为
因此很明显算式(64)成立。
这里,作为拓扑结构表示具体例2中的运算器的数据的输入输出的关系。图26表示元运算器G1和G2的输入输出拓扑结构,关于G1进行说明,图23的G1中,0=(0,0)的输入输出输出0=(0,0),3=(1,1)的输入输出输出3=(1,1),0=(0,0)和3=(1,1)是输入输出的关系,看作拓扑结构时,自身循环。此外,图26表示输入0=(0,0)输出1=(0,1),输入2=(1,0)的输出1=(0,1)。该输入输出关系的拓扑结构和真值表完全对应。对于G2也同样。此外,图27对于运算器G1 N和G2 N同样表示输入输出拓扑结构。图26和图27在拓扑结构上完全不同,但通过编码,在B3上0=(0,0,0)和4=(1,0,0)输入相同的码[2],此外,1=(0,0,1)、3=(0,1,1)、5=(1,0,1)、7=(1,1,1)属于相同的码[3],因此将它们用图中的椭圆包围而看作捆绑为一组时,组间的输入输出关系如图28所示。而且,可知图26和图28在拓扑结构上同构。这样,可以说冗余编码的本质如前所述,捆绑相同码时的新运算器的拓扑结构与元运算***的运算器的拓扑结构为同构。因此,可以设计新运算器使拓扑结构同构。图29(拓扑结构一致型新运算***确定流程图)表示利用该拓扑结构的新运算***的确定的流程图的具体例,这不限于r=2,是在作为多值逻辑式设计的情况下也有效的方法。
图29的处理如下。
[步骤S51]:制作元运算器的输入输出关系的拓扑结构。
[步骤S52]:生成简单的新运算器后方。
[步骤S53]:生成新运算器的输入输出关系的拓扑结构。
[步骤S54];通过装箱而生成编码。
[步骤S55]:生成由编码约束的新运算器的输入输出关系的拓扑结构。
[步骤S56]:判断元运算***和新运算***在拓扑结构上是否同构。如果同构
则结束处理。如果不同构则进至步骤S57。
[步骤S57]:判别是否生成了所有的码。在判断为没有生成全部的码时返回步骤S54而重复处理。在判断为生成了所有的码的情况下进至步骤S58。
[步骤S58]:生成下一个新运算器候补并返回步骤S53,重复处理。
如上所述,在具体例2中,使用与对于母函数成立的(1-b)、(2-b)、(3-b-1)同值的算式或关系根据元运算***的信息可以对非冗余编码的新运算***进行逻辑设计。完全同样地,可以基于(1-b)至(3-b-2)或与它们同值的算式从包含二项运算或T项运算的元运算***对新运算***进行逻辑设计。
以上,结束实施例以及其具体例的说明。
本发明不限于上述实施例,在不脱离其宗旨的范围内可以有各种变更。
Claims (14)
1.一种运算处理装置,具有:编码器;运算处理部件,对上述编码器的输出进行运算处理;以及解码器,对上述运算处理部件的输出进行解码,以在第二表现数据上定义的上述运算处理部件的新的运算***的处理代替在第一表现数据上定义的元运算***的处理,其特征在于,
单项运算型的Q种运算Gq:ΩGqin→ΩGqout(q=1,2,…,Q,)和/或二项运算型的P种运算Fp:ΩFpin×ΩFpin→ΩFpout(p=1,2,…,P)和/或T项运算型的S种运算Hs:ΩHsin×ΩHsin×…×ΩHsin→ΩHsout(s=1,2,…,S)对于一个或多个(Q+P+S≥1)定义的元运算***的输入空间的有限集合ΩGqin、ΩFpin、ΩHsin和输出空间的有限集合ΩGqout、ΩFpout、ΩHsout的元素数|ΩGqin|、|ΩFpin|、|ΩHsin|、|ΩGqout|、|ΩFpout|、|ΩHsout|,满足 的基数r、字长n的数表现的集合Br n(r值的集合Br的n个直积)作为元运算***的第一表现数据的集合,对所述元运算***的各运算的输入空间的数据集合Ωin(ΩGqin、ΩFpin、ΩHsin的其中一个)的元素数|Ωin|,除了|Ωin|=rn时以外,将对于rn-|Ω|个没有确定的元素的对应关系附加到元运算***的各运算,元运算***的Q种单项运算型的运算Gq扩展到Gq O:Br n→Br n(q=1,2,…,Q)的单项运算,P种二项运算型的运算Fp扩展为Fp O:Br n×Br n→Br n(p=1,2,…,P)的二项运算,S种T项运算型的运算Hs扩展为Hs O:Br n×Br n×…×Br n→Br n(直积为T个,s=1,2,…,S)的T项运算,进而第二表现数据为集合Br m(m≥n)上的数据时,上述编码器作为Φ:Br n→Br m的单射的映射动作,上述解码器作为Ψ:Br m→Br n的全射的映射动作,上述运算处理部件进而作为对应于Gq O的新的运算***的单项运算的Gq N:Br m→Br m动作,作为对应于Fp O的新的运算***的二项运算的Gq N:Br m→Br m动作,进而,作为对应于Hs O的新的运算***的T项运算的Hs N:Br m×Br m×…×Br m→Br m动作,
而且,将元运算***的全部运算和新的运算***的全部运算以及编码器、解码器全部与多输入多输出的r值逻辑的映射对应,
进而,对于Br n上的任意X所对应的编码[X]([X]_Bn m),满足:
(1)Φ(X)∈[X]_Br m(_X∈Br n)
(2)Ψ([X])=X(_X∈Br n)
(3)Y=Gq O(X)_[Y]_Gq N([X])(_X,Y∈Br n、_q)
(4)Z=Fp O(X,Y)_[Z]_Fp N([X],[Y])(_X,Y,Z∈Br n、_p)
(5)Y=Hs O(X1,…,XT)_[Y]_Hs N([X1],…,[XT])(_X1,…,XT,Y∈Br n、_s)的条件。
2.一种运算处理装置,具有:编码器;运算处理部件,对上述编码器的输出进行运算处理;以及解码器,对上述运算处理部件的输出进行解码,以在第二表现数据上定义的上述运算处理部件的新的运算***的处理代替在第一表现数据上定义的元运算***的处理,其特征在于,
单项运算型的Q种运算Gq:ΩGqin→QGqout(q=1,2,…,Q,)和/或二项运算型的P种运算Fp:ΩFpin×ΩFpin→ΩFpout(p=1,2,…,P)和/或T项运算型的S种运算Hs:ΩHsin×ΩHsin×…×ΩHsin→ΩHsout(s=1,2,…,S)对于一个或多个(Q+P+S≥1)定义的元运算***的输入空间的有限集合ΩGqin、ΩFpin、ΩHsin和输出空间的有限集合ΩGqout、ΩFpout、ΩHsout的元素数|ΩGqin|、|ΩFpin|、|ΩHsin|、|ΩGqout|、|ΩFpout|、|ΩHsout|,满足max{|ΩGqin|,|ΩFpin|,|ΩHsin|,|ΩGqout|,|ΩFpout|,|ΩHsout|}≤rn的基数r、字长n的数表现的集合Br n(r值的集合Br的n个直积)作为元运算***的第一表现数据的集合,对所述元运算***的各运算的输入空间的数据集合Ωin(ΩGqin、ΩFpin、ΩHsin的其中一个)的元素数|Ωin|,除了|Ωin|=rn时以外,将对于rn-|Ω|个没有确定的元素的对应关系附加到元运算***的各运算,元运算***的Q种单项运算型的运算Gq扩展到Gq O:Br n→Br n(q=1,2,…,Q)的单项运算,P种二项运算型的运算Fp扩展为Fp O:Br n×Br n→Br n(p=1,2,…,P)的二项运算,S种T项运算型的运算Hs扩展为Hs O:Br n×Br n×…×Br n→Br n(直积为T个,s=1,2,…,S)的T项运算,进而第二表现数据为集合Br m(m≥n)上的数据时,上述编码器作为Φ:Br n→Br m的单射的映射动作,上述解码器作为Ψ:Br m→Br n的全射的映射动作,上述运算处理部件进而作为对应于Gq O的新的运算***的单项运算的Gq N:Br m→Br m动作,作为对应于Fp O的新的运算***的二项运算的Gq N:Br m→Br m动作,进而,作为对应于Hs O的新的预算***的T项运算的Hs N:Br m×Br m×…×Br m→Br m动作,
而且,将元运算***的全部运算和新的运算***的全部运算以及编码器、解码器全部与多输入多输出的r值逻辑的映射对应,
进而,对于Br n上的任意X所对应的码[X]([X]_Bn m),满足:
(1c)χ′[x](Φ(X))=1(_X∈Br n)
(2c)χx(Ψ([X]))=1(_X∈Br n)
3.一种运算处理装置设计方法,其特征在于,使计算机执行以下步骤:
单项运算型的Q种运算Gq:ΩGqin→ΩGqout(q=1,2,…,Q,)和/或二项运算型的P种运算Fp:ΩFpin×ΩFpin→ΩFpout(p=1,2,…,P)和/或T项运算型的S种运算Hs:ΩHsin×ΩHsin×…×ΩHsin→ΩHsout(s=1,2,…,S)对于一个或多个(Q+P+S≥1)定义的元运算***的输入空间的有限集合ΩGqin、ΩFpin、ΩHsin和输出空间的有限集合ΩGqout、ΩFpout、ΩHsout的元素数|ΩGqin|、|ΩFpin|、|ΩHsin|、|ΩGqout|、|ΩFpout|、|ΩHsout|,满足
的基数r、字长n的数表现的集合Br n(r值的集合Br的n个直积)作为元运算***的第一表现数据的集合,对所述元运算***的各运算的输入空间的数据集合Ωin(ΩGqin、ΩFpin、ΩHsin的其中一个)的元素数|Ωin|,除了|Ωin|=rn时以外,将对于rn-|Ω|个没有确定的元素的对应关系附加到元运算***的各运算,元运算***的Q种单项运算型的运算Gq扩展到Gq O:Br n→Br n(q=1,2,…,Q)的单项运算,元运算***的P种二项运算型的运算Fp扩展为Fp O:Br n×Br n→Br n(p=1,2,…,P)的二项运算,元运算***的S种T项运算型的元运算打Hs扩展为Hs O:Br n×Br n×…×Br n→Br n(直积为T个,s=1,2,…,S)的T型运算,进而将集合Br m(m≥n)上的数据作为第二表现数据,编码器作为Φ:Br n→Br m的单射的映射处理,解码器作为Ψ:Br m→Br n的全射的映射处理,进而对应于Gq O的新运算***的单项运算作为Gq N:Br m→Br m处理,对应于Fp O的新运算***的二项运算作为Fp N:Br m×Br m→Br m处理,对应于Hs O的新运算***的T项运算作为Hs N:Br m×Br m×…×Br m→Br m处理,从而将旧运算***的所有运算和新运算***的所有运算以及编码器、解码器全部与多输入多输出的r值逻辑的映射对应,
对应于Br n上的任意X,生成满足
(1)Φ(X)∈[X]_Br m(_X∈Br n)
(2)Ψ([X])=X(_X∈Br n)的条件的码[X]([X]_Bn m)的步骤;
生成新运算***的运算的步骤;以及
在上述运算中,选择满足
(3)Y=Gq O(X)_[Y]_Gq N([X])(_X,Y∈Br n、_q)
(4)Z=Fp O(X,Y)_[Z]_Fp N([X],[Y])(_X,Y,Z∈Br n、_p)
(5)Y=Hs O(X1,…,XT)_[Y]_Hs N([X1],…,[XT])(_X1,…,XT,Y∈Br n、_s)的条件的运算的步骤。
4.一种运算处理装置设计方法,其特征在于,使计算机执行以下步骤:
单项运算型的Q种运算Gq:ΩGqin→ΩGqout(q=1,2,…,Q,)和/或二项运算型的P种运算Fp:ΩFpin×ΩFpin→ΩFpout(p=1,2,…,P)和/或T项运算型的S种运算Hs:ΩHsin×ΩHsin×…×ΩHsin→ΩHsout(s=1,2,…,S)对于一个或多个(Q+P+S≥1)定义的元运算***的输入空间的有限集合ΩGqin、ΩFpin、ΩHsin和输出空间的有限集合ΩGqout、ΩFpout、ΩHsout的元素数|ΩGqin|、|ΩFpin|、|ΩHsin|、|ΩGqout|、|ΩFpout|、|ΩHsout|,满足
的基数r、字长n的数表现的集合Br n(r值的集合Br的n个直积)作为元运算***的第一表现数据的集合,对所述元运算***的各运算的输入空间的数据集合Ωin(ΩGqin、ΩFpin、ΩHsin的其中一个)的元素数|Ωin|,除了|Ωin|=rn时以外,将对于rn-|Ω|个没有确定的元素的对应关系附加到元运算***的各运算,元运算***的Q种单项运算型的运算Gq扩展到Gq O:Br n→Br n(q=1,2,…,Q)的单项运算,元运算***的P种二项运算型的运算Fp扩展为Fp O:Br n×Br n→Br n(p=1,2,…,P)的二项运算,元运算***的S种T项运算型的元运算Hs扩展为Hs O:Br n×Br n×…×Br n→Br n(直积为T个,s=1,2,…,S)的T型运算,进而将集合Br m(m≥n)上的数据作为第二表现数据,编码器作为Φ:Br n→Br m的单项运算处理,解码器作为Ψ:Br m→Br n的全射的映射处理,进而对应于Gq O的新运算***的单项运算作为Gq N:Br m→Br m处理,对应于Fp O的新运算***的二项运算作为Fp N:Br m×Br m→Br m处理,对应于Hs O的新运算***的T项运算作为Hs N:Br m×Br m×…×Br m→Br m处理,从而将旧运算***的所有运算和新运算***的所有运算以及编码器、解码器全部与多输入多输出的r值逻辑的映射对应,
对应于Br n上的任意X,生成满足
(1c)χ′[x](Φ(X))=1(_X∈Br n)
(2c)χx(Ψ([X]))=1(_X∈Br n)
的条件的码[X]([X]_Bn m)的步骤;
生成新运算***的运算的步骤;以及
在上述运算中,选择满足
的条件的运算的步骤。
5.一种逻辑函数设计方法,其特征在于,使计算机执行以下步骤:
将有限集合作为Bn上的集合处理,
(6)将Bn的任意的部分集合S的特征函数χs(X)(S_Bn、X∈Bn)作为一个n变量布尔函数(特征逻辑函数),
(7)对集合的各元素使Bn对应于最小项,
将Bn的部分集合S(S_Bn)的特征逻辑函数表示为χs(X)(X∈Bn),此外将Bm的部分集合T(T_Bm)的特征逻辑函数表示为χ′T(Y)(Y∈Bm),将Bn的部分集合S的映射F:Bn→Bm的像表示为F(S)时,
的关系成立,进而对于Bn的部分集合S,T_Bn,利用
(11)χS(X)·χT(X)=0 (_X∈Bn)_S∩T=_
(12)χS∩T(X)=χS(S)·χT(X)
(13)χS∪T(X)=χS(S)∪χT(X)
的关系成立,
输入集合间的关系的步骤;
将输入的集合间的关系用关系式(8)~(14)变换为特征逻辑函数的算式的步骤;以及
判别变换后的特征逻辑函数的算式是否成立的步骤。
6.一种逻辑函数设计方法,利用以下情况:将二值布尔代数B={0,1}上定义的m种n变量的布尔函数fj(X)(这里X=(x1,x2,……,xn),j=1,2,……,m)构成的映射F:Bn→Bm通过定义为
的母函数
而汇总处理映射整体,对于Y∈Bn的任意函数g(Y)
成立的情况,此外对于恒等变换I:Bn→Bn
的关系成立的情况,此外映射F的分量函数fj(X)和母函数的关系
的关系成立的情况,此外将映射F:Bn→Bm和映射G:Bm→Bl的合成映射设为R:Bn→Bl时,
的关系式成立的情况,此外设为Ω=Bn时所述第二项记载的特征逻辑函数,
的关系成立的情况,此外对于Ω=Bn上的同构映射Φ:Ω→Ω,将逆映射设为Φ-1:Ω→Ω时,根据所述母函数的定义(16),
的关系式成立的情况,此外通过对于Y∈Bn的任意函数g(Y)
的关系式成立的情况判定g(Y)是最小项,此外通过
输入各映射的各分量函数或/和母函数的步骤;
计算基于算式(16)的母函数的步骤或/和计算基于算式(20)的分量函数的步骤;以及
计算算式(18)~(29)的步骤,此外,不是对于每个分量进行关于映射的处理或判定,而是汇总处理。
7.一种逻辑函数设计方法,利用对逻辑函数f(X)判定
(30)f(X)·
f(Y)·Δ(X,Y)=0
的关系是否成立,此外对于映射F:Bn→Bm的各分量函数fj(X)(j=1,2,…,m)使用映射的母函数,判定
的关系是否成立,更具体的说,通过判定相当于所述(30)中的Δ(X,Y)是 的
的关系式,此外相当于
的
的关系式,此外相当于
的
的关系式,此外相当于所述(31)中的△j(A,B)是
的
的关系式是否满足,可以解析与f(X)的变量x1,x2,…,xn的依赖关系,此外通过使用母函数可以总括解析与各fj(X)的变量x1,x2,…,xn的依赖关系的情况,其特征在于,使计算机执行以下步骤:
输入映射的各分量函数或/和映射的母函数的步骤;以及
基于算式(30)~(35)解析变量依赖度的步骤。
8.如权利要求5至权利要求7任一项所述的逻辑函数设计方法,其中,使计算机执行以下步骤:
输入集合间的关系的步骤;
使用关系式(8)~(14)将输入的集合间的关系变换为特征逻辑函数的算式的步骤;
判别变换的特征逻辑函数的算式是否成立的步骤
基于算式(16)计算母函数的步骤或/和基于算式(20)计算分量函数的步骤;
计算算式(18)~(29)的步骤;以及
基于算式(30)~(35)解析变量依赖度的步骤,并包括地进行计算以及判定。
9.如权利要求3或4所述的运算处理装置设计方法,其中,
将所述基数r设为r=2,并设为i=1,2,…n、X,Y,Z,X1,X2,…,XT∈Bn、j=1,2,…,m、X′,Y′,Z′,X′1,X′2,…,X′T∈Bm时,旧运算***的各运算以及新运算***的各运算、编码器、解码器的分量函数表示为Gq O:gi q O(X)、Fp O:fi p O(X,Y)、Hs O:hi s O(X1,X2,…,XT)以及Gq N:gj q N(X′)、Fp N:fj p N(X′,Y′)、Hs N:hj s N(X′1,X′2,…,X′T)、Φ:φj(X)、Ψ:ψi(X′),进而将码区域C的特征逻辑函数χC(X′)表示为c(X′)时,
将(1-b)至(5-b-2)用作编码条件。
10.如权利要求9所述的运算处理装置设计方法,其中,
除了所述(1-b)至(5-b-2)之外,还附加对于新运算***的运算器的逻辑式的简化条件,由此通过将编码器、解码器、新运算器进行逻辑设计,从而将新运算器的电路简化。
11.如权利要求10所述的运算处理装置设计方法,其中,
对于单项运算施以
的条件,对于二项运算施以
的条件,对于T项运算施以
. . . . . . . . . . . . . . . . . . . . .
的条件,确定λq j l以及θ1 p j l、θ2 p j l以及μ1 s j l至μT s j l的值,以便使对于新运算器的输入变量的变量依赖度比旧运算***小,并通过对编码器、解码器、新运算器进行逻辑设计,减小新运算器的电路规模以及运算延迟时间。
12.如权利要求9所述的运算处理装置设计方法,其中,对于新运算***的二项运算,对所述θ1 p j l和θ2 p j l施以
的条件,此外对于新运算***的T项运算,对所述μ1 s j l至μT s j l施以
的条件,以对称型方式设计各自的运算。
13.如权利要求3或4所述的运算处理装置设计方法,其中,
将所述旧表现数据的空间Br n和新表现数据的空间Br m设为同一空间(Br n=Br m,n=m),将编码器Φ设为Φ:Br n→Br n的同构映射,将解码器Ψ设为Ψ=Φ-1(Φ的逆映射)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP017612/2003 | 2003-01-27 | ||
JP2003017612 | 2003-01-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1742270A true CN1742270A (zh) | 2006-03-01 |
Family
ID=32820567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800028656A Pending CN1742270A (zh) | 2003-01-27 | 2004-01-26 | 运算处理装置、运算处理装置设计方法以及逻辑电路设计方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060212785A1 (zh) |
EP (1) | EP1598750A1 (zh) |
JP (1) | JP4445921B2 (zh) |
CN (1) | CN1742270A (zh) |
WO (1) | WO2004068364A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101303599B (zh) * | 2007-05-09 | 2010-12-15 | 株式会社东芝 | 工业控制器 |
CN110771045A (zh) * | 2017-06-22 | 2020-02-07 | 日本电信电话株式会社 | 编码装置、解码装置、编码方法、解码方法、以及程序 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8332188B2 (en) * | 2006-03-03 | 2012-12-11 | Solido Design Automation Inc. | Modeling of systems using canonical form functions and symbolic regression |
CN102054102B (zh) * | 2010-12-27 | 2012-10-24 | 宁波大学 | 一种与/异或电路的最佳混合极性搜索方法 |
KR20140097927A (ko) * | 2013-01-30 | 2014-08-07 | 삼성전자주식회사 | 소프트웨어의 보안을 높이는 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201114A (ja) * | 1989-12-28 | 1991-09-03 | Hideji Watari | 高速演算方式 |
US5377207A (en) * | 1992-09-03 | 1994-12-27 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Mappings between codewords of two distinct (N,K) Reed-Solomon codes over GF (2J) |
JPH10135848A (ja) * | 1996-10-30 | 1998-05-22 | Texas Instr Japan Ltd | リードソロモン符号化装置およびその方法 |
JP2000124813A (ja) * | 1998-10-20 | 2000-04-28 | Texas Instr Japan Ltd | リードソロモン符号化装置およびその方法とリードソロモン復号装置およびその方法 |
-
2004
- 2004-01-26 JP JP2005504692A patent/JP4445921B2/ja not_active Expired - Fee Related
- 2004-01-26 WO PCT/JP2004/000640 patent/WO2004068364A1/ja active Application Filing
- 2004-01-26 EP EP04705179A patent/EP1598750A1/en not_active Withdrawn
- 2004-01-26 US US10/542,103 patent/US20060212785A1/en not_active Abandoned
- 2004-01-26 CN CNA2004800028656A patent/CN1742270A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101303599B (zh) * | 2007-05-09 | 2010-12-15 | 株式会社东芝 | 工业控制器 |
CN110771045A (zh) * | 2017-06-22 | 2020-02-07 | 日本电信电话株式会社 | 编码装置、解码装置、编码方法、解码方法、以及程序 |
CN110771045B (zh) * | 2017-06-22 | 2024-03-29 | 日本电信电话株式会社 | 编码装置、解码装置、编码方法、解码方法、以及记录介质 |
Also Published As
Publication number | Publication date |
---|---|
EP1598750A1 (en) | 2005-11-23 |
US20060212785A1 (en) | 2006-09-21 |
WO2004068364A1 (ja) | 2004-08-12 |
JP4445921B2 (ja) | 2010-04-07 |
JPWO2004068364A1 (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1186714C (zh) | 高基除法器及方法 | |
CN1148643C (zh) | 模幂运算装置 | |
CN1252587C (zh) | 移位分组数据的方法、装置和处理数字音频信号的*** | |
CN1647139A (zh) | 数据变换装置和数据变换方法 | |
CN1156171C (zh) | 提高处理效率的图象声音处理装置 | |
CN1265280C (zh) | 扩展整数的计算域的范围 | |
CN1178460C (zh) | 图象编码方法和图象编码装置 | |
CN1200571C (zh) | 正交变换、逆正交变换方法及装置、编码、解码方法及装置 | |
CN1059799A (zh) | 计算装置 | |
CN1922890A (zh) | 分段可逆视频编码方法、分段可逆视频译码方法、分段可逆视频编码装置、分段可逆视频译码装置和它们的程序及程序记录媒体 | |
CN1222799A (zh) | 提高了安全性的密码处理装置等 | |
CN1726669A (zh) | 数据分割方法和使用异或运算的装置 | |
CN1253013C (zh) | 预测装置、编码装置、逆预测装置、解码装置 | |
CN1269052C (zh) | 支持缩小代码长度的常量还原型处理器 | |
CN1229758C (zh) | 正交变换图像的分辨率变换装置和方法 | |
CN1599445A (zh) | 数据处理方法、数据处理装置 | |
CN1742270A (zh) | 运算处理装置、运算处理装置设计方法以及逻辑电路设计方法 | |
CN100350433C (zh) | 计算路径误差的方法和提取路径断点的方法 | |
CN1790323A (zh) | 用于对依存关系所给出的映射关系进行合成的***和方法 | |
CN1405703A (zh) | 转换器、转换方法、加密/解密***、程序和记录媒体 | |
CN1886737A (zh) | 将数字信号从时间域变换到频率域及其反向变换的方法 | |
CN1182724C (zh) | 压缩和解压缩图像信号的方法及其装置 | |
CN1310192C (zh) | 对位置内插器进行编码和译码的方法和装置 | |
CN1768324A (zh) | 可编程序逻辑装置 | |
CN1275115C (zh) | 利用“基本函数”原理保护软件免遭非意愿使用的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |