CN1737776A - 一种仿真器芯片及其仿真方法 - Google Patents

一种仿真器芯片及其仿真方法 Download PDF

Info

Publication number
CN1737776A
CN1737776A CNA2005100292852A CN200510029285A CN1737776A CN 1737776 A CN1737776 A CN 1737776A CN A2005100292852 A CNA2005100292852 A CN A2005100292852A CN 200510029285 A CN200510029285 A CN 200510029285A CN 1737776 A CN1737776 A CN 1737776A
Authority
CN
China
Prior art keywords
microcontroller
bus
emulator
mode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100292852A
Other languages
English (en)
Other versions
CN100357909C (zh
Inventor
潘松
岳卫杰
陈光胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hair Group Integated Circuit Co Ltd
Shanghai Haier Integrated Circuit Co Ltd
Original Assignee
Shanghai Hair Group Integated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hair Group Integated Circuit Co Ltd filed Critical Shanghai Hair Group Integated Circuit Co Ltd
Priority to CNB2005100292852A priority Critical patent/CN100357909C/zh
Publication of CN1737776A publication Critical patent/CN1737776A/zh
Application granted granted Critical
Publication of CN100357909C publication Critical patent/CN100357909C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种仿真器芯片,包括微控制器内部模块,与之相连的内部总线,该仿真器芯片还设有外部总线将***电路与微控制器内部模块相连,该外部总线和内部总线与模式切换装置相连,该模式切换装置可切换外部总线以及内部总线与微控制器内部模块的连接。本发明可实现对微控制器的实时调试和实时仿真,且可移植性较佳,对于芯片的开发和应用具有很高的使用价值。

Description

一种仿真器芯片及其仿真方法
所属技术领域
本发明涉及微控制器领域,特别是关于一种仿真器芯片及其仿真方法。
背景技术
随着深亚微米CMOS(Complementary Metal-Oxide-SemiconductorTransistor,互补型金属氧化物半导体)集成电路生产工艺的不断进步,目前技术上已经可以把复杂的微控制器内核集成在一块芯片上,同时留有足够的硅片面积用于实现复杂的存储器和外设逻辑,过去用于高端32位和64位CPU的设计方法和构架现在已经能够有效的用于低价微控制器***。利用这些功能强大而且便宜的微控制器,全***的集成度不断提高。硬件结构可执行更复杂高效的程序,集成更多的硬件功能。
近年来,微控制器的开发和应用获得了广泛的普及,而微控制器的开发和应用离不开基于该微控制器的仿真器。虽然仿真器应该具有什么特征还有不同的看法,但是各种微控制器的仿真器都有一些特征:(1)必须基于一定的微控制器构架设计的;(2)具备微控制器芯片能够实现的全部功能;(3)具备一定的微控制器的实时调试、仿真功能。
微控制器的仿真器芯片的这些特征也带来了一些本质的缺陷和不足:(1)仿真器芯片的构架是基于一定构架的微控制器;(2)仿真器的使用需要一定的软件硬件的支持;(3)仿真器芯片面积大于微控制器芯片面积,仿真器芯片的管脚数目大于微控制器芯片的管脚数目;(4)仿真器主要用于调试和仿真,所以芯片的量产不会很大。
现在有很多公司生产微控制器都有仿真器,如微芯片公司(Microchip)、摩托罗拉(Motorola)、日本电气(NEC)、日立(Hitachi)、盛群(Holtek)等。虽然这些公司的微控制器基本上都有仿真器,功能也是各式各样,但是这些仿真器都是基于特定的微控制器构架,所以不具备可移植性。
快速设计周期在微控制器的仿真器芯片***开发中是非常重要的,而且软件在计算机***里有着不容置疑的重要地位。仿真器***的使用跟软件编程与硬件设计之间的规格接口密切相关,这个接口就是微控制器的指令集。通过外部并行输入指令,使得芯片能够正常工作和仿真调试模式。
因此就需要开发一种具备可移植性较佳,同时芯片工作模式和调试模式比较简单的仿真器芯片***。
发明内容
本发明的目的在于提供一种仿真器芯片,克服了现有技术仿真器结构以及工作方式复杂,可移植性差的不足,较简单地实现了对微控制器的实时调试和实时仿真。
本发明是通过以下技术方法实现的:一种仿真器芯片,包括微控制器内部模块,与之相连的内部总线,该仿真器芯片还设有外部总线将***电路与微控制器内部模块相连,该外部总线和内部总线与模式切换装置相连,该模式切换装置可切换外部总线以及内部总线与微控制器内部模块的连接。
其中,所述的模式切换装置包括多路器和控制该多路器的选择器,多路器的输入端分别连接内部总线和外部总线,多路器的输出端连接微控制器内部模块。选择器由D触发器、RS触发器和计数器组成,D触发输出分别与计数器和RS触发器相连,计数器输出与RS触发器相连,选择器信号由D触发器和计数器输入端输入;由RS触发器的输出端输出。选择器控制微控制器内部时钟发生器使微控制器处于待机状态或工作状态。
所述的***电路是实现仿真器的暂停、断点、单步运行的电路,还包括译码器以扩展片选信号,实现多种不同型号的微控制器的仿真器功能,以及实现多套指令集和不同功能模块组合。***电路通过外部总线监控微控制器运行状态并保存数据。
所述的内部总线分别为内部地址、数据、控制总线;外部总线分别为外部地址、数据、控制总线。
本发明的另一目的在于提供一种仿真方法,以较简单地实现对微控制器的实时调试和实时仿真。
为实现这一目的,本发明提供了一种仿真器芯片的仿真方法,在具有内部总线的微控制器上设置外部总线将***电路与微控制器内部模块相连;使用内部总线时,仿真器工作在正常模式,其功能等同微控制器;使用外部总线时,仿真器工作在调试模式,可以实现调试功能。
其中,所述的调试功能包括断点运行,单步运行,停止运行等功能。在调试时,可以对内部存储器进行读取、修改储器值。内部存储器包括寄存器和SRAM(Static Random Access Memory,静态随机访问存储器)存储单元。
该方法通过外部总线了解微控制器运行状态及修改微控制器的运行状态。外部总线要求仿真器芯片停止运行进入调试模式时,此时微控制器正在执行单周期指令,微控制器将在当前指令周期完成后进入调试模式。通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在执行双周期指令,微控制器将在当前指令执行完成后进入调试模式。通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在响应中断,微控制器将相应中断完毕后进入调试模式。
本发明的仿真器是具备仿真调试的断点、单步、停止运行等功能,且可移植性较佳,可同时满足同一系列不同产品的仿真调试条件。较简单地实现了对微控制器的实时调试和实时仿真。本发明采用双总线结构简化了仿真器芯片结构,并且也不需要较复杂的软件支持,减低了成本,对于芯片的开发和应用具有很高的使用价值。
附图说明
图1是本发明的仿真器芯片***使用两组总线的示意图。
图2是本发明的译码器结构示意图。
图3是调试模式进入/退出实现原理示意图。
图4是数据读出的实现原理示意图。
图5是数据写入的实现原理示意图。
具体实施方式
本发明提供一种微控制器的仿真器芯片构架发明,采用双总线结构,分别为内部总线和外部总线。内部总线用于正常微控制器工作模式,外部总线用于微控制器的调试模式。可以通过简单***电路配合实现仿真器的连续运行、暂停、断点、单步运行等功能,连续运行时,其功能等同于微控制器芯片,该仿真器可以实现同一系列不同型号的微控制器产品的仿真功能,可以支持多种不同型号的微控制器,具有很强的扩展性。
本发明的双总线分别为内部地址、数据、控制总线和外部地址、数据、控制总线。使用内部总线时,仿真器工作在正常模式,其功能等同微控制器;使用外部总线时,仿真器工作在调试模式,可以实现调试功能,包括断点运行,单步运行,停止运行等功能。在调试仿真器时,可以对内部存储器进行读取存、修改储器值,内部存储器包括寄存器和SRAM存储单元。实时停止、进入断点停止、单步停止运行时,芯片进入调试模式,可以对数据寄存器的读写操作,对程序计数器PC的修改及读出等,用户可通过外部总线了解微控制器运行状态及修改微控制器的运行状态。
用户通过外部总线要求仿真器芯片停止运行进入调试模式时,此时微控制器正在执行单周期指令,微控制器将在当前指令周期完成后进入调试模式。
用户通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在执行双周期指令,微控制器将在当前指令执行完成后进入调试模式。
用户通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在响应中断,微控制器将相应中断完毕后进入调试模式。
本发明可应用于各种类型的微控制器的仿真***及其实现,为说明简单起见,在下面的实施例中以8位RISC(Reduced Instruction Set Computer,精简指令集计算机)为例来介绍本发明。
下面结合附图详细描述以8位RISC为例的本发明的微控制器的仿真器芯片***。
首先请参阅图1,图1是仿真器构架使用两组总线的示意图,内部总线1包括内部数据总线3、内部地址总线4和内部控制总线5,外部总线2包括外部数据总线6、外部地址总线7和外部控制总线8。这些总线都接到微控制器的各个模块,分别供正常工作模式和调试模式使用。微控制器包括内部总线1和微控制器内部各模块一起组成微控制器,可以连续运行,其功能等同于微控制器芯片。而外部总线6与微控制器内部各模块相连构成仿真器,实现包括断点运行,单步运行,停止运行等调试功能。
如图2是本发明的译码器结构示意图,由于微控制器的仿真器是基于一定微控制器构架,所以该微控制器构架的一系列产品具有很多共性,但同时也具有一定的差异性。如图2中的实施例的仿真器可以实现同一系列的四种不同型号的微控制器的仿真器功能,同时根据用户的需求可以进行扩展。片选信号11、12通过2到4译码器,输出译码信号13、14、15、16,分别对应不同型号微控制器的使能信号,这些信号选择属于该微控制器的模块。选择好所有的模块以后,各个模块通过内部总线和外部总线将微控制器的仿真器连接,使其形成特定型号的微控制器仿真器构架。当然在本发明的其他实施例中还可以通过其他类型的译码器,使得本发明仿真器可以对应更多种类或型号的微控制器。
如图3是调试模式进入/退出实现原理示意图,本实施例的模式切换装置中的选择器由一个D触发器27、RS触发器29和计数器28组成,其中D触发器27有三个输入端口,即时钟端口CK、数据端口D、清零端口C,其输出端口Q分别与计数器28和RS触发器29的复位端口R相连;计数器28与RS触发器29的设置端口S相连;RS触发器29具有输出端口Q。当调试模式请求信号22为高电平时,输入到D触发器27时,经过时钟信号23同步(时钟信号23同步保证了当前指令执行完成的时钟信号),输出调试模式使能信号25为高电平。调试模式使能信号25输入到RS触发器29,使得RS触发器29的输出信号26为低电平,输出信号26为控制微控制器内部时钟发生器停止运行的信号,从而实现了微控制器处于待机状态,同时调试模式使能信号25标志目前处于调试模式。而当调试模式请求信号22从高电平变为低电平,结束请求,则调试模式使能信号25信号马上变为低电平。由于C端信号24是调试模式使能信号25的反信号以及复位信号,所以此时C端信号24将从低电平变为高电平,使得D触发器27输出低电平。当D触发器27输出低电平时,计数器28由输入时钟21而开始计数,计数到一定值时,触发RS触发器29使输出信号26变为高电平,恢复微控制器正常工作模式。
如图4是数据读出的实现原理示意图。每次仿真器进入调试模式,包括断点、单步、停止运行模式,仿真器将实时读取微控制器内部工作寄存器、数据存储器、程序计数器、堆栈指针、堆栈内容。寄存器读取的使能信号,即控制总线,通过多路选择器进行选择,将依次输出各寄存器读取的使能信号,并依次读取寄存器值。读取数据存储器时,该使能信号还需要配合地址总线上的寻址信号,才能一次读取数据存储器的值。
在图4中,信号31为各寄存器读取使能信号,信号32为使能信号的选通信号,信号33为读取信号的输出,信号34为读取数据存储器的寻址信号,信号35为寄存器值输出到外部数据总线的输出信号。
如图5是数据写入的实现原理示意图。在调试模式下调试,需要修改数据存储器值或者修改PC值,可以通过外部数据总线、地址总线和控制总线将所需要修改寄存器值。进入调试模式,调试模式控制信号51通过选择器选取修改数据存储器使能信号52或者选取修改PC使能信号53。如果修改数据存储器,那么通过多路器使能外部控制总线8,同时禁止内部控制总线5,输出控制总线47;使能外部数据总线6,禁止内部数据总线3,输出数据总线48;使能外部地址总线7,禁止内部地址总线4,输出地址总线49。修改PC值的外部数据通过44的低5位和外部地址总线46合并为外部数据56,通过多路器的选通外部数据56,禁止内部数据50,输出数据54写入缓冲器后,将缓冲后数据55写入PC寄存器。这样就可以通过外部总线来实现修改数据存储器值或者修改PC值。
以上介绍的仅仅是基于本发明的几个较佳实施例,并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立,以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims (16)

1、一种仿真器芯片,包括微控制器内部模块,与之相连的内部总线,其特征在于该仿真器芯片还设有外部总线将***电路与微控制器内部模块相连,该外部总线和内部总线与模式切换装置相连,该模式切换装置可切换外部总线以及内部总线与微控制器内部模块的连接。
2、如权利要求1所述的仿真器芯片,其特征在于所述的模式切换装置包括多路器和控制该多路器的选择器,多路器的输入端分别连接内部总线和外部总线,多路器的输出端连接微控制器内部模块。
3、如权利要求2所述的仿真器芯片,其特征在于所述的选择器由D触发器、RS触发器和计数器组成,D触发输出分别与计数器和RS触发器相连,计数器输出与RS触发器相连,选择器信号由D触发器和计数器输入端输入;由RS触发器的输出端输出。
4、如权利要求3所述的仿真器芯片,其特征在于所述的选择器控制微控制器内部时钟发生器使微控制器处于待机状态或工作状态。
5、如权利要求1所述的仿真器芯片,其特征在于所述的***电路包括译码器以扩展片选信号,实现多种不同型号的微控制器的仿真器功能。
6、如权利要求1所述的仿真器芯片,其特征在于所述的***电路包括译码器以扩展片选信号,实现多套指令集和不同功能模块组合。
7、如权利要求1所述的仿真器芯片,其特征在于所述的***电路通过外部总线监控微控制器运行状态并保存数据。
8、如权利要求1所述的仿真器芯片,其特征在于所述的内部总线分别为内部地址、数据、控制总线;外部总线分别为外部地址、数据、控制总线。
9、一种仿真器芯片的仿真方法,在具有内部总线的微控制器上设置外部总线将***电路与微控制器内部模块相连;使用内部总线时,仿真器工作在正常模式,其功能等同微控制器;使用外部总线时,仿真器工作在调试模式,可以实现调试功能。
10、如权利要求9所述的仿真方法,其特征在于所述的调试功能包括断点运行,单步运行,停止运行等功能。
11、如权利要求9所述的仿真方法,其特征在于在调试时,可以对内部存储器进行读取、修改存储器值。
12、如权利要求11所述的仿真方法,其特征在于内部存储器包括寄存器和SRAM存储单元。
13、如权利要求9所述的仿真方法,其特征在于可通过外部总线了解微控制器运行状态及修改微控制器的运行状态。
14、如权利要求9所述的仿真方法,其特征在于通过外部总线要求仿真器芯片停止运行进入调试模式时,此时微控制器正在执行单周期指令,微控制器将在当前指令周期完成后进入调试模式。
15、如权利要求9所述的仿真方法,其特征在于通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在执行双周期指令,微控制器将在当前指令执行完成后进入调试模式。
16、如权利要求9所述的仿真方法,其特征在于通过外部总线要求仿真器芯片停止运行进入调试模式时,微控制器正在响应中断,微控制器将相应中断完毕后进入调试模式。
CNB2005100292852A 2005-08-31 2005-08-31 一种仿真器芯片 Active CN100357909C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100292852A CN100357909C (zh) 2005-08-31 2005-08-31 一种仿真器芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100292852A CN100357909C (zh) 2005-08-31 2005-08-31 一种仿真器芯片

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101872089A Division CN101354730B (zh) 2005-08-31 2005-08-31 一种仿真器芯片的仿真方法

Publications (2)

Publication Number Publication Date
CN1737776A true CN1737776A (zh) 2006-02-22
CN100357909C CN100357909C (zh) 2007-12-26

Family

ID=36080578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100292852A Active CN100357909C (zh) 2005-08-31 2005-08-31 一种仿真器芯片

Country Status (1)

Country Link
CN (1) CN100357909C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458652B (zh) * 2007-12-14 2012-01-25 上海海尔集成电路有限公司 微控制器嵌入式在线仿真调试***
CN104063298A (zh) * 2014-07-02 2014-09-24 南通国芯微电子有限公司 单片机仿真芯片及单片机仿真方法
CN110901656A (zh) * 2018-09-17 2020-03-24 长城汽车股份有限公司 用于自动驾驶车辆控制的实验设计方法和***

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2696561B1 (fr) * 1992-10-02 1994-12-23 Sgs Thomson Microelectronics Micro-calculateur pouvant fonctionner en mode d'émulation avec des périphériques internes et externes.
JP3943277B2 (ja) * 1999-03-23 2007-07-11 セイコーエプソン株式会社 マイクロコンピュータ及び電子機器
JP2002049504A (ja) * 2000-08-03 2002-02-15 Sharp Corp フラッシュメモリを含むシステムおよびフラッシュメモリ内蔵lsi並びにそれらを用いたデバッグシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458652B (zh) * 2007-12-14 2012-01-25 上海海尔集成电路有限公司 微控制器嵌入式在线仿真调试***
CN104063298A (zh) * 2014-07-02 2014-09-24 南通国芯微电子有限公司 单片机仿真芯片及单片机仿真方法
CN110901656A (zh) * 2018-09-17 2020-03-24 长城汽车股份有限公司 用于自动驾驶车辆控制的实验设计方法和***
CN110901656B (zh) * 2018-09-17 2022-02-22 长城汽车股份有限公司 用于自动驾驶车辆控制的实验设计方法和***

Also Published As

Publication number Publication date
CN100357909C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
JP4529063B2 (ja) システムシミュレータ、シミュレーション方法及びシミュレーションプログラム
CN111433758B (zh) 可编程运算与控制芯片、设计方法及其装置
CN101788931B (zh) 一种硬件实时容错的动态局部可重构***
Vahid et al. Embedded system design: A unified hardware/software approach
CN100422953C (zh) 利用HDL扩展串口的SoC***在线调试方法
CN105335548A (zh) 一种用于ice的mcu仿真方法
CN104156234A (zh) 启动多核处理器、bootloader大小端模式自适应的方法及装置
CN102789815A (zh) 一种用于fpga配置的prom电路架构
CN100357909C (zh) 一种仿真器芯片
CN100545826C (zh) 一种微控制器
CN102541727B (zh) 一种程序调试方法及***
CN101354730B (zh) 一种仿真器芯片的仿真方法
CN101329702A (zh) 一种满足SystemC语法的多核处理器的先进先出队列单元组
CN100530103C (zh) 一种模拟器及方法
CN1834940A (zh) 一种通过在指令中嵌入计数器实现断点调试功能的方法
CN100485637C (zh) 一种基于嵌入式应用***实现硬件寄存器的方法
CN103324589A (zh) Sd卡控制***
CN1648873A (zh) 断点调试功能的实现方法
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN102096607B (zh) 微处理器及其除错方法
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN102446132B (zh) 一种模拟本地总线进行板级管理的方法和装置
CN107665281B (zh) 一种基于fpga的处理器模拟方法
CN111651382A (zh) 基于局部总线的数据采集***的并行化存储实现方法
CN2588451Y (zh) 8位新型构架微处理器以及使用该处理器的多用途芯片电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant