CN1737597A - 配电网过电压在线监测装置及方法 - Google Patents

Abstract

一种配电网过电压在线监测装置及方法，涉及在线监测电力***过电压的装置和方法，尤其是监测配电网过电压的在线监测装置和方法。该装置包括高压分压器、信号预处理电路、触发电路、数据采集卡、工作电源、工业控制计算机以及连接高压分压器与信号预处理电路、触发电路的同轴电缆、连接信号预处理电路、触发电路与数据采集卡的信号电缆。该方法包括开机进入初始化，设定过电压值，数据采集卡等待触发电路发出的触发信号，判断电网是否出现过电压，将过电压数据存入采集卡缓存，判断采集卡缓存是否存满，将采集卡缓存中的数据读入计算机缓存，查询是否有新的过电压数据；将过电压数据以文件形式存盘，判断存盘是否结束。实现对电力***外部过电压和内部过电压的在线监测，监测精度高，抗干扰能力强。

Description

配电网过电压在线监测装置及方法

所属技术领域

本发明涉及一种在线监测电力***过电压的装置及方法，尤其是监测配电网过电压的在线监测装置及方法。

背景技术

电力***过电压是发展高压和超高压电网所必须研究的重要课题，它不仅关系到发电机、变压器、输电线路等电力设备绝缘强度的合理设计，而且直接影响到电力***的安全运行。随着电网的迅速建设与发展，电气设备过电压事故发生更为频繁，给电网和工农业生产带来了巨大的损失。过电压在线监测就是实现实时记录电力***中发生的各种过电压事故的数据，实现在过电压发生时能完整准确地记录下过电压的实际变化过程，记录保存过电压的波形和各种参数，存储事故发生前后过电压的情况和发生过程中对电网电压的影响，作为运行人员分析事故原因的依据。

根据***电压等级不同，过电压在线监测***使用相应电压等级的高压分压器。高压分压器采集到过电压信号后，信号传送至数据采集单元，输入的模拟电压信号经过A/D转换，变成计算机所能识别的数字信号，数据处理单元自动对过电压数据进行处理，并以图形形式直观的显示出来，为生产技术人员分析过电压故障提供依据。

国内对过电压在线监测装置的研究和开发是20世纪90年代初才开始的。目前国内过电压自动记录装置主要是采用两种采集方式：(1)分散式采集方式，但是这种方式结构复杂，技术难度大，实现起来比较困难。(2)集中式采集方式，但是采样的频率不高，数据量小，响应时间慢、不能对电力***外部过电压进行监测。

国外过电压自动记录装置目前一般采用分散式结构，即前置智能化过电压在线采集器，采用完全模块化设计，由各种智能数据采集板构成，主要完成故障记录，事件记录、电气量的计算等功能，主要由单片机或(DSP)芯片来完成。采集完成后通过标准的数据格式由串口传输到主机上，最后由主机完成数据的分析显示等功能。

经联机检索查询国内外专利文献，中国发明专利申请号为89106209.2，申请日为1989.07.22、发明名称《电力***过电压在线监测装置》。该装置由高压分压器、数据采集器、微机***、光纤高压隔离传输***、电源隔离抗干扰***、UPS电源组成。虽然装置实现了对电力***内部过电压瞬变过程的监测、录波和分析工作，但该装置也存在不足，不能对电力***外部过电压进行监测，并且不能指出过电压类型。

发明内容

本发明的目的在于克服上述现有技术的不足，提供一种长期运行于电力***的配电网过电压在线监测装置及方法，该装置及方法不仅能监测电力***内部过电压，而且能对电力***外部过电压进行监测。

本发明目的通过以下技术方案实现：

配电网过电压在线监测装置的技术方案：

该装置包括高压分压器，信号预处理电路、触发电路、数据采集卡、工作电源、工业控制计算机以及连接高压分压器与信号预处理电路、触发电路的同轴电缆、连接信号预处理电路、触发电路与数据采集卡的信号电缆。高压分压器的高压端与高压母线固定连接；高压分压器的低压端通过同轴电缆分别***信号预处理电路和触发电路的输入接口端；信号预处理电路、触发电路的输出端分别通过信号电缆与***工业控制计算的ISA插槽内的数据采集卡连接。信号预处理电路、触发电路、工作电源和工业控制计算机装入箱体内。当电压信号经过信号预处理电路处理后，传送到数据采集卡，该数据采集卡将电压信号转换为计算机能够识别的数字信号，通过工业控制计算机对其进行处理。

所述的信号预处理电路包括三个结构相同的、功能独立的电路，每个信号预处理电路电路包括两个运算放大器U₁、U₂、电阻、电容、稳压管；运算放大器U₁的引脚7、4分别接正负电源VCC、VEE，信号输入端Vin接运算放大器U₁的同相输入端引脚3，运算放大器U₁的反相输入端引脚2与该运算放大器引脚6和电阻R₁的一端连接，电阻R₁的另一端与电阻R₂、R₃的一端连接；电阻R₂另一端接地，电阻R₃的另一端与电阻R₄、电容C₁的一端连接；电阻R₄的另一端接至电容C₂的一端和运算放大器U₂的同相输入端引脚3，运算放大器U₂的反相输入端引脚2与电阻R₅、R₆的一端连接；电阻R₅的另一端接地，电阻R₆的另一端与运算放大器U₂的引脚6、电容C₁的另一端、该电路输出端Vout连接；运算放大器U₂的引脚7、4分别接正负电源VCC、VEE；电容C₂的另一端接地；稳压管D₁的负极接信号预处理电路的输出端Vout，稳压管D₁的正极接稳压管D₂的正极，稳压管D₂的负极接地；前一级运算放大器U₁、电阻R₁、R₂实现隔离分压，后级运算放大器U₂、电阻R₃、R₄、R₅、R₆、电容C₁、C₂实现二阶有源低通滤波；输出端Vout通过信号电缆与数据采集卡的信号输入通道的输入端口AIN连接。

所述触发电路包括三个结构相同的、功能独立的电路，每一个触发电路包括运算放大器U₃、电压比较器U₄、或门U₅、电阻、电位器；运算放大器U₃的引脚7、4分别接正负电源VCC、VEE，触发电路信号输入端Vin接运算放大器U₃的同相输入端引脚3，运算放大器U₃的反相输入端引脚2与该运算放大器引脚6、电阻R₇的一端连接；电阻R₇的另一端与电阻R₈的一端、电压比较器U₄的引脚5、9连接；电阻R₈的另一端接地；电压比较器U₄的引脚10与电位器R₉的中间抽头连接，该电压比较器的引脚4与电位器R₁₀的中间抽头联接，该电压比较器的引脚12与或门U₅的引脚9、电阻R₁₁的一端连接，电阻R₁₁的另一端与电阻R₁₂的一端连接后接参考电压VDDA；电压比较器U₄的引脚7与或门U₅的引脚10及电阻R₁₂的另一端连接；或门U₅的引脚8接电路输出端Tout；电位器R₉的一端接地，另一端接参考电压VDDA；电位器R₁₀的一端接地，另一端接参考电压-VDDA；首先运算放大器U₃、R₇、R₈实现隔离分压，电压比较器U₄、电位器R₉、R₁₀、电阻R₁₁、R₁₂、或门U₅实现比较触发；输出端Tout通过信号电缆与数据采集卡的信号输入通道的输入端口OTRIG连接。

所述数据采集卡包括信号输入通道电路、外触发信号输入电路、A/D转换电路、存储单元电路、FPGA配置逻辑电路；每一个信号输入通道电路的输入端口AIN的芯线与电阻R₁₄的一端、跳线JP₁的2端连接，输入端口AIN的外端接信号地；电阻R₁₄的另一端与运算放大器U₆的同相输入端引脚3、跳线JP₂的2端连接；电阻R₁₃的一端与跳线JP₁的1端连接，电阻R₁₃、R₁₅的另一端接信号地；电阻R₁₅的一端与跳线JP₂的1端连接；运算放大器U₆的反相输入端引脚2与电阻R₁₆的一端连接，电阻R₁₆的另一端与运算放大器U₆的引脚6、电阻R₁₇的一端连接；电阻R₁₇的另一端与运算放大器U₇的同相输入端引脚8、电阻R₁₉的一端连接；电阻R₁₉的另一端与运算放大器U₇的引脚5、电阻R₂₁的一端连接；电阻R₂₁的另一端接ADAN、电容C₄的一端；电容C₄的另一端接信号地；运算放大器U₇的引脚2与电容C₃的一端连接；电容C₃的另一端接信号地；电阻R₁₈的一端与运算放大器U₇的反相输入端引脚1、电阻R₂₀连接；电阻R₁₈的另一端接信号地；电阻R₂₀的另一端与电阻R₂₂的一端、运算放大器U₇的引脚4连接；电阻R₂₂的另一端接ADAP、电容C₅的一端；电容C₅的另一端接信号地；

外触发信号输入电路包括输入端口和电阻；输入端口OTRIG的芯线与电阻R₂₃、R₂₄的一端连接，电阻R₂₃另一端接地，电阻R₂₄另一端接ORTIGin端；

A/D转换电路包括三个结构相同的、功能独立的电路；每一个A/D转换电路包括A/D转换器U₈、电阻、电容、排阻；A/D转换器U₈的引脚24、25分别与信号输入通道电路的输出端ADAN、ADAP对应连接，引脚18接信号地，引脚15、16、27接+5V电源，引脚21、22、23分别与电容C₉、C₇、C₈的一端对应连接，电容C₉、C₇、C₈的另一端接地，引脚28接电阻R₂₅、电容C₆的一端，电阻R₂₅另一端接电源VCC₃₃，电容C₆另一端接地；A/D转换器U₈的引脚5、4、3、2分别与排阻RN₃的引脚5-8对应连接，排阻RN₃的引脚1-4分别与数据总线AD₀-AD₃对应连接；A/D转换器U₈的引脚9、8、7、6分别与排阻RN₂的引脚5-8对应连接，排阻RN₂的引脚1-4分别与数据总线AD₄-AD₇对应连接；A/D转换器U₈的引脚13、12、11、10分别与排阻RN₁的引脚1-4对应连接，排阻RN₁的引脚5-8分别与数据总线AD₈-AD₁₁对应连接；A/D转换器U₈的引脚14、19分别与FPGA配置逻辑电路的ADCLKA、ADOE端对应连接；

存储单元电路包括三个结构相同的、功能独立的电路；每一个存储单元电路包括一个静态随机存储器U₉；静态随机存储器U₉的引脚11、10、9、8、7、48、47、46、45、44、38、37、36、35、34、21、20、19、18、17分别与地址总线A₀-A₁₉对应连接，该静态随机存储器的引脚22、24、25、27、28、30、31、33、49、51、52、54分别与数据总线AD₀-AD₁₁对应连接，该静态随机存储器的引脚2、14、23、29、50均接电源VCC₃₃，该静态随机存储器的引脚15、16、42分别与FPGA配置逻辑电路的RWE、RCE、ROE端对应连接，静态随机存储器U₉的引脚12、39接地；

FPGA配置逻辑电路包括一个芯片U₁₀；芯片U₁₀的引脚142、143、1、2、141、140、139、138、137、136、134、133分别与第一组数据总线AD₀-AD₁₁对应连接，该芯片的引脚103、106、107、108、109、110、111、112、113、116、117、118、119、120、121、122、131、132、36、35分别与地址总线A₀-A₁₉对应连接，该芯片的引脚24、50、51、58、73、76、95、115、123、130、144均接电源VCC₃₃，该芯片的引脚102、101、100分别与存储单元电路的ROE端、A/D转换电路的ADOE、ADCLKA端对应连接，芯片U₁₀的引脚92、93、96、97、91、90、88、87、86、84、83、82分别与第二组数据总线AD₀-AD₁₁对应连接，该芯片的引脚78、79、80、81、67、68、69、70、71、72、74、75分别与第三组数据总线AD₀-AD₁₁对应连接，该芯片的引脚38、65、66分别与存储单元电路的RCE端、外触发信号输入电路的OTRIGin端、存储单元电路的RWE端对应连接，芯片U₁₀的引脚5、6分别与该芯片的引脚128、125对应连接，该芯片的引脚126接地。

上述装置使用配电网过电压在线监测方法的技术方案：

配电网过电压在线监测的每一循环过程按以下顺序进行：

(1)使配电网过电压在线监测装置开机进入初始化，并设定过电压定值为1.5±0.1倍***额定电压；

(2)配电网过电压在线监测装置中的数据采集卡等待触发电路发出的触发信号；

(3)判断电网是否出现过电压，当配电网过电压在线监测装置测得的电压小于过电压定值时，判断为电网没有出现过电压，并重复执行第(2)步；当配电网过电压在线监测装置测得的电压大于或等于过电压定值时，判断为电网出现过电压，装置发出报警信号；

(4)将采集到的过电压数据存入数据采集卡缓存；

(5)查询内存数据标志位Bufferfull；

(6)判断采集卡缓存是否存满，当标志位Bufferfull＝1时，表示采集卡缓存已存满，执行第(7)步；当标志位Bufferfull＝0时，表示采集卡缓存未存满，则重复执行第(4)步；

(7)将数据采集卡缓存中的数据读入计算机缓存1；

(8)查询内存数据标志位Newdata；

(9)判断是否有新的过电压数据，当标志位Newdata＝1时，表示有新的过电压数据，则执行第(10)步；当标志位Newdata＝0时，表示无新的过电压数据，则重复执行第(7)步；

(10)将数据采集卡缓存中的数据读入计算机缓存2；

(11)将数据以文件形式保存在计算机硬盘；

(12)查询内存数据标志位Endfile；

判断存盘是否结束，当标志位Endfile＝1时，表示存盘结束，则跳转重新执行第(2)步；当标志位Endfile＝0时，表示存盘未结束，重复执行第(11)步。

附图说明

图1为本发明实施例的硬件构成框图

图2为信号预处理电路原理图

图3为触发电路原理图

图4为数据采集卡信号输入通道电路原理图

图5为数据采集卡外触发信号输入电路原理图

图6为数据采集卡A/D转换电路原理图

图7为数据采集卡存储单元电路原理图

图8为数据采集卡FPGA配置逻辑电路原理图

图9为配电网过电压监测方法流程图

图10为10kV配电网雷电过电压三相波形图

图11为10kV配电网雷电过电压C相波形放大图

图12为配电网短时间内出现两次过电压波形图

图13为配电网短时间内出现两次过电压B相波形图

图14为操作过电压波形

图15为谐振过电压三相波形图

在图1中：

1为高压母线，2为高压分压器；3为同轴电缆，4为信号预处理电路，5为触发电路，6为信号电缆，7为数据采集卡，8为工业控制计算机，9为工作电源

本发明与现有技术相比具有如下技术效果：

本发明可同时在线监测电力***外部过电压和内部过电压，可捕捉到最短0.05微秒过电压脉冲信号，监测精度±1％，采用双屏蔽同轴电缆传输信号，抗干扰能力强。

本发明技术效果与现有技术的比较：

	监测范围	监测精度
			现有技术	电力***内部过电压	±5％
本装置	电力***外部过电压和内部过电压	±1％

具体实施方式

高压母线(1)与高压分压器(2)高压端固定连接，低压端与信号预处理电路(4)、触发电路(5)通过同轴电缆(3)连接，同轴电缆的波阻抗为50欧姆。数据采集卡插在工业控制计算机的ISA插槽内。信号预处理电路、触发电路与数据采集卡之间通过信号电缆(6)连接，工业电源(9)为信号预处理电路、触发电路与数据采集卡和工业控制计算机提供电源。

当电网出现过电压时，过电压信号经过高压分压器分压后，在低压端得到一个较小的电压信号。此电压信号经同轴电缆传输到信号预处理电路和触发电路。当电压信号幅值达到装置预先设定的过电压定值时，触发电路向数据采集卡发出触发信号启动数据采集卡采集，电网过电压信号经过信号预处理电路处理后，传送到数据采集卡。数据采集卡将电压信号转换为计算机能够识别的数字信号，提供给工业控制计算机进行处理。

根据上述原理、方法研制的配电网过电压在线监测装置，经过在重庆綦南供电局水井湾变电站现场工作试验，获得了大量的过电压数据。图10为10kV配电网雷电过电压三相波形图。根据当日运行记录，表明全线并无操作；而天气记录显示从该日下午5时左右开始下大雨并伴有闪电，直至晚8时许。雷雨期间，计算机报警提示采集到过电压波形。图11为10kV配电网雷电过电压C相波形放大图。此雷电过电压是单极性(正极性)的脉冲波，上升时间在为250μs左右，在上升过程中有高频振荡和明显的双峰。三相电压在短时间内同时急剧抬升，但相序保持不变。并有回落到正常电压的趋势。其中C相电压幅值最高达到37kV。图12为配电网短时间内出现两次过电压波形图。图13为配电网短时间内出现两次过电压B相波形图。

图14为操作过电压波形。变电站值班记录表明当时是根据实际运行情况，需要对其中的一个电容器合闸，以满足无功的需求。几乎在操作人员进行电容器合闸操作的同时，计算机报警提示有过电压出现。可以发现过电压实际是一个较长的过程，至少有32ms，而在其中一时刻三相电压同时发生了急剧的振荡。

图15为谐振过电压三相波形图。在C相发生高频振荡过电压之前，电网中三相电压的相序已经破坏，A、C两相的相位差接近于零。并在3～4ms的时间内保持了基本相同的电位。本图中C相的过电压波形与理论上中性点不接地***的弧光接地过电压波形极为相似，如果是C相发生弧光接地的情形，另外两相相对地电压应该上升为线电压，而图形表明，另外A、B两相电压仍保持在相电压附近，从而证明不是弧光接地引起的过电压。

由以上分析结果可看出，本装置不仅能监测过电压瞬间的暂态过程，也能观察过电压发生时的相位，根据实际需要对波形进行拉伸压缩，对出现的过电压进行准确定量的分析。

Claims (2)

1.一种配电网过电压在线监测装置，包括箱体、高压分压器、同轴电缆、信号预处理电路、触发电路、信号电缆、数据采集卡、工作电源和工业控制计算机；其特征在于所述的信号预处理电路为三个相同的信号预处理电路，所述的触发电路为三个相同的触发电路，所述的数据采集卡包括三个相同的信号输入通道电路，三个相同的A/D转换电路，三个相同的存储单元电路，一个外触发信号输入电路，一个FPGA配置逻辑电路；三个相同的信号预处理电路和三个相同的触发电路的输入接口端分别通过同轴电缆与对应的三个高压分压器的低压端连接；三个相同的信号预处理电路的输出端分别通过信号电缆与三个对应的信号输入通道电路的输入端口连接；三个相同的触发电路的输出端通过信号电缆与外触发信号输入电路的输入端连接；外触发信号输入电路的输出端与FPGA配置逻辑电路的OTRIGin引脚连接，三个相同的信号输入通道电路的输出端ADAP、ADAN分别与三个相同A/D转换电路的ADAP、ADAN端对应连接，三个相同的A/D转换电路的数据总线分别与三个相同的存储单元电路的数据总线对应连接，三个相同的A/D转换电路的地址总线分别与FPGA配置逻辑电路地址总线对应连接，三个相同的数据总线分别与FPGA配置逻辑电路数据总线对应连接；每个信号预处理电路电路包括两个运算放大器U₁、U₂、电阻、电容、稳压管；运算放大器U₁的引脚7、4分别接正负电源VCC、VEE，信号输入端Vin接运算放大器U₁的同相输入端引脚3，运算放大器U₁的反相输入端引脚2与该运算放大器引脚6和电阻R₁的一端连接，电阻R₁的另一端与电阻R₂、R₃的一端连接；电阻R₂另一端接地，电阻R₃的另一端与电阻R₄、电容C₁的一端连接；电阻R₄的另一端接至电容C₂的一端和运算放大器U₂的同相输入端引脚3，运算放大器U₂的反相输入端引脚2与电阻R₅、R₆的一端连接；电阻R₅的另一端接地，电阻R₆的另一端与运算放大器U₂的引脚6、电容C₁的另一端、该电路输出端Vout连接；运算放大器U₂的引脚7、4分别接正负电源VCC、VEE；电容C₂的另一端接地；稳压管D₁的负极接信号预处理电路的输出端Vout，稳压管D₁的正极接稳压管D₂的正极，稳压管D₂的负极接地；每一个触发电路包括运算放大器U₃、电压比较器U₄、或门U₅、电阻、电位器；运算放大器U₃的引脚7、4分别接正负电源VCC、VEE，触发电路信号输入端Vin接运算放大器U₃的同相输入端引脚3，运算放大器U₃的反相输入端引脚2与该运算放大器引脚6、电阻R₇的一端连接；电阻R₇的另一端与电阻R₈的一端、电压比较器U₄的引脚5、9连接；电阻R₈的另一端接地；电压比较器U₄的引脚10与电位器R₉的中间抽头连接，该电压比较器的引脚4与电位器R₁₀的中间抽头联接，该电压比较器的引脚12与或门U₅的引脚9、电阻R₁₁的一端连接，电阻R₁₁的另一端与电阻R₁₂的一端连接后接参考电压VDDA；电压比较器U₄的引脚7与或门U₅的引脚10及电阻R₁₂的另一端连接；或门U₅的引脚8接电路输出端Tout；电位器R₉的一端接地，另一端接参考电压VDDA；电位器R₁₀的一端接地，另一端接参考电压-VDDA；所述数据采集卡中的每一个信号输入通道电路的输入端口AIN的芯线与电阻R₁₄的一端、跳线JP₁的2端连接，输入端口AIN的外端接信号地；电阻R₁₄的另一端与运算放大器U₆的同相输入端引脚3、跳线JP₂的2端连接；电阻R₁₃的一端与跳线JP₁的1端连接，电阻R₁₃、R₁₅的另一端接信号地；电阻R₁₅的一端与跳线JP₂的1端连接；运算放大器U₆的反相输入端引脚2与电阻R₁₆的一端连接，电阻R₁₆的另一端与运算放大器U₆的引脚6、电阻R₁₇的一端连接；电阻R₁₇的另一端与运算放大器U₇的同相输入端引脚8、电阻R₁₉的一端连接；电阻R₁₉的另一端与运算放大器U₇的引脚5、电阻R₂₁的一端连接；电阻R₂₁的另一端接ADAN、电容C₄的一端；电容C₄的另一端接信号地；运算放大器U₇的引脚2与电容C₃的一端连接；电容C₃的另一端接信号地；电阻R₁₈的一端与运算放大器U₇的反相输入端引脚1、电阻R₂₀连接；电阻R₁₈的另一端接信号地；电阻R₂₀的另一端与电阻R₂₂的一端、运算放大器U₇的引脚4连接；电阻R₂₂的另一端接ADAP、电容C₅的一端；电容C₅的另一端接信号地；外触发信号输入电路包括输入端口和电阻；输入端口OTRIG的芯线与电阻R₂₃、R₂₄的一端连接，电阻R₂₃另一端接地，电阻R₂₄另一端接ORTIGin端；每一个A/D转换电路包括A/D转换器U₈、电阻、电容、排阻；A/D转换器U₈的引脚24、25分别与信号输入通道电路的输出端ADAN、ADAP对应连接，引脚18接信号地，引脚15、16、27接+5V电源，引脚21、22、23分别与电容C₉、C₇、C₈的一端对应连接，电容C₉、C₇、C₈的另一端接地，引脚28接电阻R₂₅、电容C₆的一端，电阻R₂₅另一端接电源VCC₃₃，电容C₆另一端接地；A/D转换器U₈的引脚5、4、3、2分别与排阻RN₃的引脚5-8对应连接，排阻RN₃的引脚1-4分别与数据总线AD₀-AD₃对应连接；A/D转换器U₈的引脚9、8、7、6分别与排阻RN₂的引脚5-8对应连接，排阻RN₂的引脚1-4分别与数据总线AD₄-AD₇对应连接；A/D转换器U₈的引脚13、12、11、10分别与排阻RN₁的引脚1-4对应连接，排阻RN₁的引脚5-8分别与数据总线AD₈-AD₁₁对应连接；A/D转换器U₈的引脚14、19分别与FPGA配置逻辑电路的ADCLKA、ADOE端对应连接；每一个存储单元电路包括一个静态随机存储器U₉；静态随机存储器U₉的引脚11、10、9、8、7、48、47、46、45、44、38、37、36、35、34、21、20、19、18、17分别与地址总线A₀-A₁₉对应连接，该静态随机存储器的引脚22、24、25、27、28、30、31、33、49、51、52、54分别与数据总线AD₀-AD₁₁对应连接，该静态随机存储器的引脚2、14、23、29、50均接电源VCC₃₃，该静态随机存储器的引脚15、16、42分别与FPGA配置逻辑电路的RWE、RCE、ROE端对应连接，静态随机存储器U₉的引脚12、39接地；FPGA配置逻辑电路包括一个芯片U₁₀；芯片U₁₀的引脚142、143、1、2、141、140、139、138、137、136、134、133分别与第一组数据总线AD₀-AD₁₁对应连接，该芯片的引脚103、106、107、108、109、110、111、112、113、116、117、118、119、120、121、122、131、132、36、35分别与地址总线A₀-A₁₉对应连接，该芯片的引脚24、50、51、58、73、76、95、115、123、130、144均接电源VCC₃₃，该芯片的引脚102、101、100分别与存储单元电路的ROE端、A/D转换电路的ADOE、ADCLKA端对应连接，芯片U₁₀的引脚92、93、96、97、91、90、88、87、86、84、83、82分别与第二组数据总线AD₀-AD₁₁对应连接，该芯片的引脚78、79、80、81、67、68、69、70、71、72、74、75分别与第三组数据总线AD₀-AD₁₁对应连接，该芯片的引脚38、65、66分别与存储单元电路的RCE端、外触发信号输入电路的OTRIGin端、存储单元电路的RWE端对应连接，芯片U₁₀的引脚5、6分别与该芯片的引脚128、125对应连接，该芯片的引脚126接地。

2.使用权利要求1中的装置进行配电网过电压在线监测方法，其特征在于：

配电网过电压在线监测的每一循环过程按以下顺序进行：

(1)使配电网过电压在线监测装置开机进入初始化，并设定过电压定值为1.5±0.1倍***额定电压；

(2)配电网过电压在线监测装置中的数据采集卡等待触发电路发出的触发信号；

(3)判断电网是否出现过电压，当配电网过电压在线监测装置测得的电压小于过电压定值时，判断为电网没有出现过电压，并重复执行第(2)步；当配电网过电压在线监测装置测得的电压大于或等于过电压定值时，判断为电网出现过电压，装置发出报警信号；

(4)将采集到的过电压数据存入数据采集卡缓存；

(5)查询内存数据标志位Bufferfull；

(6)判断采集卡缓存是否存满，当标志位Bufferfull＝1时，表示采集卡缓存已存满，执行第(7)步；当标志位Bufferfull＝0时，表示采集卡缓存未存满，则重复执行第(4)步；

(7)将数据采集卡缓存中的数据读入计算机缓存1；

(8)查询内存数据标志位Newdata；

(9)判断是否有新的过电压数据，当标志位Newdata＝1时，表示有新的过电压数据，则执行第(10)步；当标志位Newdata＝0时，表示无新的过电压数据，则重复执行第(7)步；

(10)将数据采集卡缓存中的数据读入计算机缓存2；

(11)将数据以文件形式保存在计算机硬盘；

(12)查询内存数据标志位Endfile；

(13)判断存盘是否结束，当标志位Endfile＝1时，表示存盘结束，则跳转重新执行第(2)步；当标志位Endfile＝0时，表示存盘未结束，重复执行第(11)步。

Images