CN1728559A - 数字－模拟转换器的内建自我测试装置及方法 - Google Patents

Abstract

本发明揭示一种数字－模拟转换器的内建自我测试装置及方法，其主要利用一微分单元将数字转模拟的信号进行微分，以取得该模拟信号各脉冲间的差异，并利用一施密特触发单元将该模拟信号根据一临界电压转换为数字信号。之后，利用一负载周期撷取器计算该数字信号的负载周期，并送入一签字分析器计算微分非线性度，以进行误差分析。至于高速DA信号的处理，上述微分单元的前置电路可采用一包含一测试图案单元、一取样及维持(sample－and－hold)电路及一逻辑电路的组合电路，用以降低DA信号的速度。

Description

数字-模拟转换器的内建自我测试装置及方法

技术领域

本发明是关于一种内建自我测试(Built In Self-Test，BIST)装置及方法，特别是关于一种应用于数字-模拟转换器(Digital-to-Analog Converter，DAC)的内建自我测试装置及方法。

背景技术

随着高集成度电路的发展，愈来愈多的电路是整合至一***芯片(SoC)中。许多数字-模拟转换器、模拟-数字转换器(Analog-to-DigitalConverter，ADC)及结合模拟及数字功能的混合信号(mixed-signal)电路已应用于如无线通讯、数据转换***及卫星通讯方面。近年来，上述电路已发展出内建自我测试技术，藉由内建的电路直接进行自身硬件的测试，以节省成本及缩短测试时间。

传统上，数字-模拟转换器的内建自我测试是直接处理数字转模拟(DA)的电压信号，但由于模拟信号与噪声间不易分辨，常须附加辅助电路或利用特殊方法加以处理，然而结果仍并不理想。此外，若需处理高频的DA信号，必须增加一撷取电压的线路，且其取样频率往往需为该DA信号频率的两倍以上，因而具有相当高的技术困难度。

发明内容

本发明的主要目的是提供一种高速数字-模拟转换器的内建自我测试装置及方法，利用检测信号的各脉冲间的误差且进行分析，可降低现行内建自我测试的技术困难度，而得以提供电路修正的依据，或用于电路的规格(spec.)检测。

为达到上述目的，本发明揭示一种数字-模拟转换器的内建自我测试装置，其主要包含一第一低通滤波器(Low Pass Filter，LPF)、一微分单元、一第二低通滤波器、一施密特触发(Schmitt trigger)单元、一负载周期(duty cycle)撷取器及一签字分析器(signature analyzer)。该第一低通滤波器是用于将一数字-模拟转换器所送出的模拟信号平滑化。该微分单元连接该第一低通滤波器的输出端，用于将该模拟信号进行微分，以取得该模拟信号各脉冲间的差异。该第二低通滤波器连接该微分单元的输出端，用于将微分后的模拟信号平滑化。该施密特触发单元是用于将该第二低通滤波器所送出的模拟信号根据一临界电压转换为数字信号。该负载周期撷取器是用于计算该数字信号的负载周期。该签字分析器是利用该负载周期进行误差分析。

该数字-模拟转换器的内建自我测试装置的实施方法可归纳为包含下列步骤：(1)利用该数字-模拟转换器将一数字信号转换为一模拟信号；(2)将该模拟信号进行第一次平滑化，以去除噪声；(3)将经第一次平滑化的模拟信号进行微分，以得到该模拟信号各脉冲间的差异；(4)将该模拟信号进行第二次平滑化；(5)将该模拟信号依据一临界电压转换为数字信号，其中大于该临界电压的部份转换为高位准″1″，小于该临界电压的部份转换为低位准″0″；(6)计算该数字信号的负载周期；(7)利用该负载周期计算微分非线性度(differentialnon-linearity，DNL)，用于判断该模拟信号的误差。

至于高速DA信号的处理，上述的微分单元的前置电路可利用一包含一测试图案(test pattern)单元、一取样及维持(sample-and-hold)电路及一逻辑电路的组合电路代替，用以降低DA信号的速度。该测试图案单元用以产生一测试图案，其包含若干个将送至该数字-模拟转换器之位信号，其中该位信号是DA信号的相同位的组合，且在相邻的DA信号间等于零。该取样及维持电路是针对该数字-模拟转换器的输出信号进行取样及维持，藉以产生基本上渐增及连续的输出信号并送至该微分单元进行处理。该逻辑电路是用以提供该取样及维持电路及后端电路的控制信号。

用于处理高速DA信号的数字-模拟转换器的内建自我测试装置的实施方法可归纳为包含下列步骤：(1)产生一包含若干个位信号的测试图案，其中该位信号是待测的若干个DA信号的相同位的组合；(2)将该DA信号转换为一模拟信号；(3)针对该模拟信号进行取样及维持，其中是针对该模拟信号的脉冲进行取样，而该模拟信号的脉冲的峰值则进行维持；(4)将经取样及维持的模拟信号进行微分，以得到其各脉冲间的差异；(5)将该模拟信号进行平滑化；(6)将该模拟信号依据一临界电压转换为数字信号；(7)计算该数字信号的负载周期；以及(8)利用该负载周期计算该模拟信号的误差。

简言之，本发明并不像现有的内建自我测试电路直接处理DA信号，而是利用微分技术找出模拟信号的两个相邻脉冲的差异，并将两者差异所代表的振幅值转换为数字信号的负载周期，藉以分析相邻数码的误差，可大幅降低数字-模拟转换器的内建自我测试的复杂性及困难度。

附图说明

本发明将依照附图来说明，其中：

图1是本发明的数字-模拟转换器的内建自我测试装置的示意图；

图2示例本发明的数字-模拟转换器的内建自我测试装置及方法的信号经微分及平滑化后的波形；

图3是本发明的数字-模拟转换器的内建自我测试装置及方法的触发器单元的信号转换示意图；

图4(a)及4(b)示例本发明的数字-模拟转换器的内建自我测试装置及方法的负载周期撷取方式；

图5是本发明的数字-模拟转换器的内建自我测试装置及方法的负载周期分析方式示意图；

图6显示本发明的数字-模拟转换器的内建自我测试装置及方法的一测试结果；

图7显示本发明的另一数字-模拟转换器的内建自我测试装置；

图8示例图7中的逻辑电路的电路图；

图9显示本发明的数字-模拟转换器的内建自我测试装置的逻辑电路所输出的控制信号与时脉信号及BIST信号的关系；

图10显示本发明的数字-模拟转换器的内建自我测试装置在处理四位的DA信号时的逻辑电路所输出的控制信号；

图11显示本发明的数字-模拟转换器的内建自我测试装置的测试图案；

图12显示本发明的数字-模拟转换器的内建自我测试装置的数字-模拟转换器的输出信号；

图13显示本发明的数字-模拟转换器的内建自我测试装置的取样及维持电路的输出信号；

图14显示本发明的数字-模拟转换器的内建自我测试装置在其微分单元前、后的信号。

图中组件符号说明：

10、70数字-模拟转换器的内建自我测试装置
		101计数器	102第一复用器
103、703数字-模拟转换器	104第一放大器
		105解复用器	107、705微分单元
108第二低通滤波器	109、709放大单元
		11信号选择线路	110、710正放大器
111、711负放大器	112、712正施密特触发器
		113、713负施密特触发器	114、714第二复用器
115、715负载周期撷取器	116、716签字分析器
		117加法器	118第一低通滤波器
12、72施密特触发单元	13测试线路
		14校正线路
41计数器	42振荡器
		43触发器	44缓冲器
45加法器
		701测试图案单元	702逻辑电路
704取样及维持电路	708低通滤波器

具体实施方式

图1显示本发明的数字-模拟转换器的内建自我测试装置10，其是用于一数字-模拟转换器(DAC)103的校正及测试。该数字-模拟转换器103的输入端连接一第一复用器102，用于选择一数字信号或由一计数器101所送出的信号。以4位为例，该计数器101所送出的信号将依序为″0000″、″0001″…″1111″，再依序回到″0000″。该第一复用器102的输出端除了连接该数字-模拟转换器103外，另并联一第一放大器104。一解复用器(demultiplexer)105接收该数字-模拟转换器103的输出信号，其一输出端可输出正常的模拟信号，而另一输出端则连接至一加法器117，以供测试时信号输出。该加法器117的另一输入端连接该第一放大器104的输出端。利用该加法器117计算由该解复用器105及第一放大器104输出的信号。该加法器117的输出端连接至一第一低通滤波器118，利用积分作用，使信号平滑化。该第一低通滤波器118输出的信号经一微分单元107进行微分，用于分析各信号的脉冲间的差异。该微分单元107可采用微分器(differentiator)、取样维持(sample-and-hold)电路或切换电容(SwitchedCapacitor，SC)电路。之后，信号经一第二低通滤波器108进行信号的第二次平滑化后送至一放大单元109，以进行信号放大。该放大单元109包含一正放大器110及一负放大器111，用以产生两反相的放大信号。该正、负放大器110、111的输出端连接一施密特触发单元12，其为一正施密特触发器112及一负施密特放大器113的并联电路，用以将信号藉由一预设的临界电压分成高位准″1″及低位准″0″，其中大于该临界电压者为″1″，小于该临界电压者则为″0″，而将模拟信号数字化。经数字化后的信号经一第二复用器114选择后送至一负载周期撷取器115及一签字分析器116，以进行信号的误差分析。

信号传输至该加法器117前的线路可归纳为一信号选择线路11，其是用于进行校正或测试时选择及切换信号路径。换言之，该信号选择线路11包含该计数器101、第一复用器102、待测的数字-模拟转换器103、第一放大器104及解复用器105，其中该数字-模拟转换器103及该解复用器105构成一测试线路13，而该第一放大器104则为一校正线路14，且两者并联于该第一复用器102的输出端。信号所经路径的选择是基于该第一复用器102所接收的为测试或校正的指示。校正的功能是用于测试线路的动作是否正常，而测试的功能则为测试经数字-模拟转换器转换后的模拟信号是否有不正常的误差产生。

当进行校正程序时，信号经该第一复用器102、第一放大器104、加法器117、第一低通滤波器118、微分单元107、第二低通滤波器108、正放大器110、正施密特触发器112、第二复用器114、负载周期撷取器115及签字分析器116。此时该解复用器105输入加法器117的信号为零。另一方面，当进行测试程序时，信号则经该第一复用器102、数字-模拟转换器103、解复用器105、加法器117、第一低通滤波器118、微分单元107、第二低通滤波器108、放大单元109、施密特触发单元12、第二复用器114、负载周期撷取器115及签字分析器116。此时该第一放大器104输入加法器117的信号为零。上述两者的不同点，除了信号经校正线路12及测试线路13的不同外，由于进行测试时，信号经该微分单元107可能产生正、负两种电压信号，因此必须利用并联的正、负放大器110、111及正、负施密特触发器112、113进行处理。进行校正程序时，经该微分单元107输出的信号脉冲每次将增加一单位，故不致有负电压信号产生。

图1在该解复用器105、第一低通滤波器118、微分单元107、第二低通滤波器108及第二复用器114的输出均附有信号波形，由此可得知各电路组件对信号波形的影响及作用。

图2示例一经由该第二低通滤波器108所输出的信号，其横坐标为时间，单位为纳秒(ns)，纵坐标为电压，单位为伏特(V)。图2中可发现信号经微分及平滑化后产生振幅大小不同的脉冲。

图3示例该施密特触发单元12的作用，其中实线及虚线分别表示信号在该施密特触发单元12前、后的信号波形。当原信号的振幅较高时，其经施密特触发单元12数字化后的高位准″1″的部份将较宽，也就是具有较大的负载周期。本发明即利用该负载周期与振幅间的相关特性，将模拟信号转为数字信号，以方便后续的数据处理及分析。

图4(a)及4(b)为该负载周期撷取器115的运作方式示意图，其分别显示应用于低频及高频信号的状况。参照图4(a)，若经该施密特触发单元12数字化后的信号属于低频(例如5-10ns)的，首先提供一时钟作为时间比对的基准，并利用一振荡器42搭配一计数器41以计算该时钟在高位准期间中该信号处于低位准″0″的时间，而时钟位于高位准的时间减去信号处于低位准″0″的时间，即可得信号于高位准″1″的时间。参照图4(b)，若经该施密特触发单元12数字化后的信号属于高频(例如0.1-5ns)，则可运用延迟线(delay line)的技术，利用触发器(flip-flop)43、缓冲器)buffer)44及一加法器(adder)45以计算信号处于中低位准″0″的时间。

参照图5，da及db为经施密特触发单元12转换前的两相邻信号脉冲。信号db转换后在一时钟的高位准期间，其低位准″0″及高位准″1″的时间分别由Wb_0及Wb_1表示。同样地，Wa_1及Wa_0代表信号da转换后其位于高位准″1″及低位准″0″的时间。实际上，信号db可由前一个信号da推得，其关系式为db＝da×(Wb_0+(Wb_1-Wa_1))/Wb_0。之后，利用db可计算微分非线性(DNL)，其等于db减去最小有效位(least significant bit，LSB)，即DNL＝db-LSB。DNL即代表信号所对应的电压值与LSB间的误差。

表1显示本发明应用于4位数字-模拟转换器的一实施例，数码″1″代表″0000″，数码″2″为″0001″，依序类推。本发明的内建自我测试是采用相邻的数码进行分析，故LSB为1。

                 表1

数码	Wx_0	Wx_1	db	DNL
					123456789101112131415	300298293293292296399242299286243396296295300	340342347347348344241398341354397244344345340	11.0067114091.0238907851.0238970851.027397261.0135135140.7518796991.2396694211.0033444821.0489510491.2345679010.7575757581.0135135141.0169491531	00.0067110.0238910.0238910.0273970.013514-0.248120.2396690.0033440.0489510.234568-0.242420.0135140.0169490

注：x为a或b

图6为表1的实施例的曲线图，在数码″7″的DNL值约为-0.2，有效偏离一个LSB，等于是说原本是7，实际上其值仅约为6.8，相对地，使得其与数码″8″的距离增为1.2。数码11、12也发生类似的情形。由此即可判断该数码″7″及″11″的误差过大，必须修正电路进行补偿。

上述的信号选择线路11、加法器117及第一低通滤波器118可由一电路取代，用于处理高速的DA信号。如图7所示，一数字-模拟转换器703的内建自我测试装置70包含一测试图案单元701、一逻辑电路702、一取样及维持电路704、一微分单元705、一低通滤波器708、一放大单元709、一施密特触发单元72、一复用器714、一负载周期撷取器715及一签字分析器716。该放大单元709包含一正放大器710及一负放大器711。该施密特触发单元72包含一正施密特触发器712及一负施密特触发器713，其中该正施密特触发器712连接该正放大器710，且该负施密特触发器713连接该负放大器711，而形成并联电路。一时脉信号CLK是传输至该测试图案单元701及该逻辑电路702，且该CLK信号的速度与待测电路的速度相同，即与输入该数字-模拟转换器703的DA信号的速度相同。输入该逻辑电路702的BIST信号为高准位时，是用于触发该装置70进入BIST模式。

图8显示该逻辑电路702差四倍频率操作的电路图。该逻辑电路702包含两正反器81、82和一与门(AND gate)83，藉以产生控制信号1和2。信号1是传输至该取样及维持电路704，2则传输至该微分单元705及低通滤波器708，用以进行控制。因此，可藉由该逻辑电路702控制该数字-模拟转换器703及取样及维持电路704以高速操作，而在其之后以低速操作。而高、低速相差的倍速可由调整该逻辑电路702来达成。

参照图9，由于该CLK信号的速度与DA信号输入该数字-模拟转换器的速度相同，故CLK信号的周期TDAC与撷取一DA信号的时间相等。BIST信号转换至高准位，即该装置70进入BIST模式。该控制信号1位于高准位的时间等于TDAC，而信号2的负载周期则约为50％。该信号1及2的周期取决于降频操作的倍数关系。若高、低速差n倍频，则该信号1及2的周期均为nTDAC。参照图10，高、低速相差四倍为例，信号1及2的周期均为4TDAC。

图11显示该测试图案(test pattern)单元701所产生的四位回复至零(Retum-to-Zero)测试图案，其包含四个位信号D0、D1、D2、D3，用以代表DA数字输入信号。D0代表最小显著位(LSB)，而D3则代表最大显著位(Most Significant Bit；MSB)。举例而言，DA信号″0001″相对的位信号D3、D2、D1、D0的值分别为0、0、0、1，而信号″1111″相对的D3、D2、D1、D0的值分别为1、1、1、1。搭配CLK信号及1为高准位时，输入递增信号″0001″、″0010″...″1111″，CLK信号及1为低准位时***″0000″，所***的″0000″的个数为高、低速相差倍数减1个。因此相邻DA输入信号间的位信号D3、D2、D1、D0的值均为0，例如其于″0001″与″0010″间均为0。换言之，当无DA输入信号时，D3、D2、D1、D0信号是回复至零。

该位信号D3、D2、D1、D0是输入于该数字-模拟转换器703，而该数字-模拟转换器703的输出信号(DAC输出信号)如图12所示。该DAC输出信号是配合在具有DA信号时递增，而在其它时段则回复至零。因此，该DAC输出信号的脉冲高度是逐步增加，即下一个脉冲高度高于前一个脉冲高度。由图12可知，该DAC输出信号的脉冲频率为该CLK频率的四分之一，即该CLK信号的速度为该DAC输出信号的四倍。藉此，等同于降低该DA信号转换后的速度，而可适用于高速DA信号的处理。若设计高低速相差为八倍，该CLK信号的速度为该DAC输出信号的速度的八倍，即DAC在正常工作速度下操作，测量电路可在低速下操作。

参照图13，DAC输出信号是输入该取样及维持电路704以进行该DAC输出信号的取样并保持该DAC输出信号的脉冲的峰值。进行取样或维持是根据信号1而定，当1为高准位时，进行取样；否则保持该DAC输出信号的值。图13的取样及维持相位以″S″表示取样时段，而以″H″表示维持时段，其分别对应于1为高、低准位时段。藉此，即可产生实质上渐增及连续的取样及维持输出信号(S/H输出信号)。

该微分单元705、低通滤波器708、放大单元709、施密特触发单元72、复用器714、负载周期撷取器715及签字分析器716实质分别等同于该微分单元107、第二低通滤波器108、放大单元109、施密特触发单元12、第二复用器114、负载周期撷取器115及签字分析器116。图14中，一S/H输出信号″A″经该微分单元705处理后转换为信号″B″(分别相对应于图7中的A及B点)，信号″B″显示信号″A″中个别脉冲间的差异。上述该微分单元705的转换过程即相当于该微分单元107所做的转换。因后续的处理亦相同或相似于前个实施例所述，故在此省略相关的叙述。

本发明并不直接处理DA信号，而利用该微分技术找出两个相邻信号脉冲的差异，并将可代表该差异的振幅值转换为数字信号的负载周期，藉以分析相邻数码的误差，可大幅降低数字-模拟转换器的内建自我测试装置及方法的复杂性及困难度。

本发明的技术内容及技术特点已揭示如上，然而本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (11)

1.一种数字-模拟转换器的内建自我测试装置，其特征在于其包含：

一测试图案单元，连接至一待测的数字-模拟转换器，用于产生一包含若干个位信号的测试图案，其中该测试图案可组合出该待测数字-模拟转换器的各种数字转模拟信号；

一取样及维持电路，用以针对该数字-模拟转换器的输出信号进行取样及维持；

一微分单元，用于将该取样及维持电路的输出信号进行微分；

一低通滤波器，用于将该微分单元的输出信号平滑化；

一施密特触发单元，根据一临界电压而将该低通滤波器的输出信号转换为数字信号；

一负载周期撷取器，用于计算该数字信号的负载周期；

一签字分析器，利用该负载周期进行误差分析。

2.如权利要求1所述的数字-模拟转换器的内建自我测试装置，其特征在于在两相邻数字转模拟信号间的位信号的值为0。

3.如权利要求1所述的数字-模拟转换器的内建自我测试装置，其特征在于所述数字转模拟信号的撷取频率为该数字-模拟转换器的输出信号的脉冲频率的倍数。

4.如权利要求3所述的数字-模拟转换器的内建自我测试装置，其特征在于所述倍数相等于该数字转模拟信号的位数。

5.如权利要求1所述的数字-模拟转换器的内建自我测试装置，其特征在于其另包含一逻辑电路，用于提供该取样及维持电路的控制信号。

6.如权利要求5所述的数字-模拟转换器的内建自我测试装置，其特征在于所述逻辑电路另提供该微分单元的控制信号。

7.如权利要求5所述的数字-模拟转换器的内建自我测试装置，其特征在于所述逻辑电路包含两正反器和一与门。

8.一种数字-模拟转换器的内建自我测试方法，其特征在于其包含下列步骤：

产生一包含若干个位信号的测试图案，该测试图案可组合出一待测数字-模拟转换器的各种数字转模拟信号；

将该数字转模拟信号转换为一模拟信号；

针对该模拟信号的脉冲进行取样，且该模拟信号的脉冲的峰值则进行维持；

将经取样及维持的模拟信号进行微分，以得到其各脉冲间的差异；

将该模拟信号进行平滑化；

将该模拟信号依据一临界电压转换为数字信号；

计算该数字信号的负载周期；

利用该负载周期计算该模拟信号的误差。

9.如权利要求8所述的数字-模拟转换器的内建自我测试方法，其特征在于在两相邻数字转模拟信号间的位信号的值为0。

10.如权利要求8所述的数字-模拟转换器的内建自我测试方法，其特征在于该数字转模拟信号的撷取频率为该数字-模拟转换器的输出信号的脉冲频率的倍数。

11.如权利要求10所述的数字-模拟转换器的内建自我测试方法，其特征在于该倍数相等于该数字转模拟信号的位数。

Images