CN1716264A - 利用控制程序信息注释并呈现***踪迹的方法和*** - Google Patents
利用控制程序信息注释并呈现***踪迹的方法和*** Download PDFInfo
- Publication number
- CN1716264A CN1716264A CNA2005100699661A CN200510069966A CN1716264A CN 1716264 A CN1716264 A CN 1716264A CN A2005100699661 A CNA2005100699661 A CN A2005100699661A CN 200510069966 A CN200510069966 A CN 200510069966A CN 1716264 A CN1716264 A CN 1716264A
- Authority
- CN
- China
- Prior art keywords
- signal
- control program
- test
- state
- indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种将在处于测试中的***的多个操作周期中的每个周期期间,该处于测试中的***内的感兴趣信号的信号状态存储在踪迹文件中的方法。在该方法中,与信号状态相关联地,还存储关于控制程序在该多个周期之中的特定周期期间所请求的对所述信号状态的访问的信息。根据踪迹文件生成呈现,该呈现对于处于测试中的***内的至少一感兴趣信号,呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期的某一个周期期间该信号所具有的各状态。该呈现还以图形上有区别的方式,指示其中控制程序请求对该信号的状态进行访问的至少一个操作周期,以使控制程序对处于测试中的***的状态影响在视觉上显而易见。
Description
技术领域
本发明一般涉及对处于测试中的***的操作进行记录和可视化,具体地,涉及用于对在其中利用控制程序信息注释特定信号的踪迹的模拟***或模块中的操作随时间进行记录和可视化的方法、***和程序产品。
背景技术
在典型数字设计过程中,验证数字设计的逻辑正确性并对设计进行调试(如果必要的话)是在开发线路布局进行之前所进行的设计过程的重要步骤。虽然通过实际构建数字设计的来测试该数字设计的确是可能的,但数字设计、尤其是由集成电路实现的那些数字设计通常是通过在计算机上模拟该数字设计而被验证和调试的,这是部分由于集成电路制作所需的时间和费用。
在典型的自动化设计过程中,电路设计者使用诸如VHDL的硬件描述语言(HDL)向电子计算机辅助设计(ECAD)***输入要被模拟的数字设计的高级描述,从而产生各电路块和它们的相互连接的数字表示。在该数字表示中,整个电路设计常常被划分为较小部分,这些较小部分此后称作设计实体,其通常由不同设计者单独设计,然后以分层方式进行组合以创建一整个模型。这一分层设计技术在管理整体设计的巨大复杂性方面是非常有用的,且有利于在模拟期间的错误检测。
ECAD***将设计的数字表示编译成具有最适合于模拟的格式的模拟模型。然后,一模拟器试验该模拟模型,以检测该数字设计中的逻辑错误。
模拟器通常是通过施加表示数字***的输入的一系列输入激励来对模拟模型进行操作的软件工具。模拟器生成***对输入激励的响应的数字表示,然后,可以将该些响应作为值的列表显示在显示屏上,或者通常通过分开的软件程序对其进行进一步的解释并以图形形式呈现于显示屏上。用于可视化所模拟***的操作的一种通用工具是踪迹查看器(有时称为AllEvents Trace(AET)查看器),其随着该***内的各感兴趣信号状态的时时变化而呈现该些信号状态。
在当前模拟环境中,对于控制模拟器的操作的控制程序来说,调用模拟器内的API功能,以读取和改变模拟模型内的值是可能的。本发明意识到当以这种方式在模拟运行期间在模型内对值进修改时,设计者可能对该***的真正操作变得混淆。例如,处于测试中的设计内的逻辑可能驱策某一信号为一特定值,然而实际上控制程序已驱策该感兴趣信号为一个不同值。因为这些值的不同,设计者可能会浪费大量时间来调试基于被认为是错误的而实际上是对***状态的外部操作的踪迹。
发明内容
鉴于上面的描述,本发明提供用于对处于测试中的***的状态进行记录和呈现的改进的方法、***和程序产品。
根据本发明的至少一个实施例,该处于测试中的***内的感兴趣信号在该处于测试中的***的多个操作周期中的每个周期期间具有的信号状态被存储在一踪迹文件中。与信号状态相关联地,关于在该多个周期之中的特定周期期间由控制程序所请求的对该信号状态的访问的信息也被存储。
在本发明的至少一个实施例中,生成踪迹文件内的踪迹数据的呈现。该呈现对于处于测试中的***内的至少一个感兴趣信号,呈现多个信号状态指示,其中每一个信号状态指示在该处于测试中的***的多个操作周期的一个周期期间该信号所具有的各状态。该呈现还以图形上有区别的方式,指示控制程序请求对该信号的状态进行访问的至少一个操作周期,以使控制程序对处于测试中***的状态的影响在视觉上显而易见。
在下面详细描述的说明中,本发明的所有目的、特征和优点将变得显而易见。
附图说明
在所附权利要求中列出了被认为是本发明特点的新颖性特征。然而,结合附图参照下面对示例性实施例的详细说明,将更好地理解本发明以及优选使用模式,在这些附图中:
图1是可用于实现本发明的数据处理***的高级方框图;
图2是示出根据本发明的模拟模型的模拟运行期间易失性***存储器的内容的方框图;
图3是模拟器处理由模拟控制程序(例如Run Time eXecutive(RTX))发出的访问模拟模型中的一个或多个信号状态的API调用的示例性过程的高级逻辑流程图;
图4示出根据本发明的优选实施例由模拟器生成的示例性踪迹文件;
图5A示出图形用户界面(GUI)的示例性实施例的第一视图,在该图形用户界面中以图形上有区别的方式呈现由模拟控制程序访问的信号的踪迹;以及
图5B示出图形用户界面(GUI)的示例性实施例的第二视图,在该图形用户界面中以图形上有区别的方式呈现由模拟控制程序访问的信号踪迹。
具体实施方式
现在参照附图,尤其参照图1,其中示出了根据本发明的数据处理***的示例性实施例。所示出的实施例可以例如被实现为工作站、服务器或大型计算机。
如图所示,数据处理***6包括一个或多个处理节点8a-8n,如果实现了一个以上的处理节点8,则这些处理节点8a-8n通过节点互连22互相连接。处理节点8a-8n中每一个可包括一个或多个处理器10、本地互连16、及通过存储器控制器17被访问的***存储器18。处理器10a-10m优选(但不是必须)是相同的,并可包括可从纽约Armonk的国际商业机器(IBM)公司获得的PowerPCTM处理器系列中的处理器。除了通常被称为处理器内核12的寄存器、指令流逻辑和用于执行程序指令的执行单元之外,处理器10a-10m中的每个还包括用于将数据从***存储器18分级存放到相关处理器内核12的片上高速缓存层次结构14。
处理节点8a-8n中每一个进一步包括各自的在本地互连16和节点互连22之间连接的节点控制器20。每一个节点控制器20通过实现至少两个功能起到用于远程处理节点8的本地代理的作用。第一,每个节点控制器20探听相关联的本地互连16并助于将本地通信事务传输到远程处理节点8。第二,每个节点控制器20探听节点互连22上的通信事务,并控制相关联的本地互连16上的有关通信事务。每个本地互连16上的通信由仲裁器24来控制。仲裁器24根据处理器10生成的总线请求信号调节对本地互连16的访问,并编辑用于本地互连16上的所探听通信事务的一致性(coherency)响应。
本地互连16通过夹层(mezzanine)总线桥26与夹层总线30相连。夹层总线桥26提供低时延路径和高带宽路径两者,处理器10通过低时延路径可直接访问映射到总线存储器和/或I/O地址空间的I/O设备32和存储设备34中的设备,I/O设备32和存储设备34通过高带宽路径可访问***存储器18。I/O设备32可包括例如显示设备、打印机、键盘、图形指针(graphical pointer)、及用于连接外部网络或附加设备的串行和并行端口。存储设备34可包括例如光或磁盘,其为操作***、中间件、和应用软件提供非易失性存储。存储设备34可进一步存储显示为踪迹文件35的、与所模拟的或处于测试中的硬件***的操作相关的数据。
现在参照图2,其中示出了在模拟模型的模拟期间图1的数据处理***6的***存储器18的示例性内容的方框图。如图所示,***存储器18包括作为要被模拟的数字设计的逻辑表示的模拟模型200,以及包括测试工具(例如模拟器202)、模拟控制程序或Run Time eXecutive(RTX)204、及这里称作All Events Trace(AET)查看器206的查看工具的软件。
模拟器202将诸如模拟模型200的模拟模型加载到***存储器18中,并通过它的应用编程接口(API)直接与该模拟模型相交互。例如,在模拟运行期间,模拟器202通过各API 210对模拟模型200进行重置、计时、和评估。此外,模拟器202使用GETFAC() API 212读取在一个特定时间点模拟模型200中的值(例如,信号状态或锁存器值),而使用PUTFAC()API 214通常为单个模拟周期将值写到模拟模型200中。在所示的实施例中,模拟器202还提供STICKFAC()API 216和UNSTICKFAC()API 218,STICKFAC()API 216将模拟模型200中的信号(或锁存器)持久设置为所指定状态直到复位为止,UNSTICKFAC()API 218将模拟模型200内永久设置的信号复位。模拟器202还将模拟模型200随时间变化的状态存储在存储设备34内的踪迹文件35中,以便可对模拟模型200随时间变化的行为进行分析和可视化。虽然模拟器202在图2中完全以软件实现于,但本领域技术人员将理解,模拟器另外也可至少部分地以硬件来实现。
RTX 204控制诸如模拟模型200的模拟模型的模拟。例如,RTX 204加载测试用例以应用于模拟模型200。此外,RTX 204提供一组对模拟器202所提供的API的API调用,以初始化、配置和运行模拟模型200。在模拟期间及之后,RTX 204还调用由模拟器202所提供的API,以通过访问模拟模型200内的各信号和锁存器来检验模拟模型200的正确性。
AET查看器206通过呈现模拟模型200内的感兴趣信号(或锁存器)的状态以作为模拟时钟周期的函数,来支持模拟模型200的基于周期的分析。为了呈现这一数据,AET查看器206访问存储设备34内的踪迹文件35,并以选定格式呈现包含在其中的踪迹数据,其中选定格式例如为硬拷贝打印输出上或图形用户界面(GUI)呈现中的表格格式或图形格式。如本领域技术人员所理解的,以这一方式分析和可视化随时间变化的信号的状态的能力提供了强大的工具,用于对模拟模型200所表示的处于测试中的***进行调试。
如上面所简要讨论的,本发明认识到如果在踪迹数据的呈现中清楚地显示RTX 204对处于测试中的***(例如模拟模型200)的访问和操作,则AET查看器206在呈现和调试处于测试中的***随时间变化的状态方面的效用得以增强。以这一方式,由RTX 204所强加的***状态的改变可更容易地与模拟模型200内的错误区别开。为了允许AET查看器206呈现RTX 204对模拟模型200的访问,模拟器202优选地以有关RTX 204发出的API调用的信息注释踪迹文件35,如下面所详细描述的那样。
现在参照图3,其中示出了根据本发明优选实施例模拟器202处理由RTX 204发出的API调用的示例性过程的高级逻辑流程图。如图所示,该过程开始于块300,此后前进到块302,该块302示出模拟器202接收到来自RTX 204内的一例程的请求访问模拟模型200内的信号(或锁存器)状态的API调用。例如,如图2所示,RTX例程Write_Signal 230可发出对PUTFAC()API 214的调用,RTX例程Read_Signal 232可发出对GETFAC()API 212的调用,或RTX例程Pin_Signal 234可发出对STICKFAC()API216或UNSTICKFAC()API 218的调用。如图3的块302所示,这些API调用中的每个优选地在其参数列表中包括调用例程的名称(例如Write_Signal)、信号(或锁存器)名称、及如果是PUT型访问则还有所指定信号或锁存器将被强制到的信号(或锁存器)状态。
在块302之后,该过程前进到块304,该块304示出模拟器202执行所指示的对模拟模型200的访问。例如,对GETFAC()API 212的API调用使得GETFAC() API 212从模拟模型200读取所选定信号的状态,而对PUTFAC() API 214的API调用使得PUTFAC() API 214对于给定模拟周期将模拟模型200内所指定的信号设置为所指示的状态。接着,如块306所示,模拟器202在踪迹文件35中存储有关当前模拟周期的信息。例如,如块306内所示,模拟器202以与当前模拟周期关联的方式存储API调用的类型(PUT或GET)、RTX 204内调用例程的名称、响应于该API调用所访问的信号的信号名称、及信号状态。如块308所示,对于修改模拟模型200内的信号状态的PUT类型的访问,模拟器202可以可选地存储未修改过的信号状态,及再次可选地存储对于在该PUT类型API调用中指定的信号状态是否修改了该信号状态的进一步指示。如果在同一周期内对一特定信号进行了多个PUT类型访问,则以发出这些PUT类型API调用的顺序将各状态应用于该信号,从而最终信号状态为在对模拟模型200进行循环之前最后一次PUT类型API调用所指定的信号状态。
在块308之后,该过程前进到块310,该块310示出模拟器202提供响应,如果存在任何响应的话,给发出调用的RTX例程。例如,如果模拟器202从Read Signal例程232接收到对GETFAC()API 212的API调用,则模拟器202向Read Signal例程232返回所指定信号的状态。模拟器202可能不向其他RTX调用例程提供响应,或可能仅提供完成响应。在块310之后,该过程于块312终止。
现在参照图4,其中示出了根据本发明的由模拟器202创建的示例性踪迹文件35的逻辑表示。本领域的技术人员将理解所示出的数据结构只是示例性的,可使用多种用于踪迹文件35的其他格式。例如,在其他实施例中,可通过只记录对信号状态的改变或通过选择性地仅存储用户指定的对模拟模型的访问(例如,仅GET或仅PUT),获得更紧凑的踪迹文件。
如图所示,示例性踪迹文件35逻辑上被安排为一系列表400a-400n,其每一个存储在模拟运行中用于各自感兴趣信号的踪迹数据。每个表400逻辑上包含多行和多列,每一行对应于一特定模拟周期,而列用于存储与该些周期相关的跟踪数据。在所显示的实施例中,每一个表400中列包括:信号状态列404,用于存储所指定的模拟周期期间的信号状态;调用例程名称列406,用于存储在所指定的模拟周期期间访问该信号的RTX调用例程的名称,如果存在这样的例程的话;调用类型列408,用于存储RTX调用例程的类型(GET或PUT)指示;及未修改信号状态列410,如果是PUT类型例程请求访问模拟模型200则该列用于存储该信号的未修改状态。
使用以上踪迹文件35内的信息,AET查看器206可呈现踪迹数据的表格或图形表示,该表示以图形上有区别的方式指示出响应于RTX 204发出的API调用而对模拟模型200的访问。在本发明的一个优选实施例中,AET查看器206以图形形式(例如在硬拷贝打印输出内或显示设备上)呈现踪迹数据,并且响应于RTX 204发出的API调用而对模拟模型200的访问是以图形上有区别的方式显示的。
现在参照图5A,其中示出了图形用户界面(GUI)500的示例性实施例的第一视图,该图形用户界面是由AET查看器206根据踪迹文件35内的踪迹数据在I/O设备32中的显示设备的显示区内产生的。根据本发明,诸如RTX的模拟控制程序所访问的信号状态的图形表示以图形上有区别的方式呈现于GUI 500内。
如图所示,GUI 500包括常规的GUI部件,例如窗口502、控制按钮504、下拉菜单506、及由诸如鼠标的用户输入设备所控制的光标508。虽然未示出,但GUI 500当然可以包括其他附加的常规或非常规的GUI特征,例如工具栏、滚动条等,以有助于用户与GUI 500的交互和对其的操纵。
窗口502进一步包含帧510,在其中呈现了随时间变化的感兴趣信号的图形表示。例如,GUI 500在帧510内呈现了作为模拟周期的函数的、模拟模型200的信号X、Y和Z的状态的各自的图形信号表示520a、520b和520c。如图所示,每一图形信号表示520包括多个段,每一段表示在一个或多个模拟周期期间相关信号的状态。图形信号表示520a-520c的呈现可很容易地例如根据表400的信号状态列404而为感兴趣信号产生。
为了使用户能够在视觉上区别其中RTX 204发出API调用以访问信号状态的模拟周期,GUI 500以图形上有区别的方式呈现了响应于RTX API调用所访问的信号段。该有区别的显示可包括线型、线条粗细、颜色、反相显示、加下划线、文本或任何其他视觉上可辨别的参数。此外,显示参数可是用户可选择的,例如通过使用光标508在“视图”下拉菜单中作出适当选择。在所显示的实施例中,GUI 500使用下划线呈现段522a、522b和522c,这些段对应于响应于RTX API调用GETFAC() API 212从模拟模型200中读出的信号状态。以这一方式,用户一眼就可确定RTX 204在模拟周期0222期间调用了GETFAC()API 212以读取信号X的状态,并在模拟周期0223和0229期间读取信号Y的状态。
AET查看器206的GUI 500同样以图形上有区别的方式呈现了段524a、524b,这些段对应于由PUTFAC() API 214或STICKFAC()API 216在模拟模型200上所强加的信号状态。在所例示的实施例中,使用虚线来呈现这样的信号状态。这样,用户可容易地确定RTX 204在模拟周期227期间在信号X上强加了逻辑高状态,且在模拟周期0219到0223期间强加了为逻辑高状态。
如将理解的那样,AET查看器206可根据包含在表400的列408中的数据确定哪些段以图形上有区别的方式呈现,且将哪一种图形上有区别的特征应用到这样的段。
GUI 500还有利地向用户提供有关哪个RTX例程发出了每一API调用的信息。在所显示的实施例中,响应于用户将光标508置于环绕表示对模拟模型200的GET或PUT类型访问的信号段的限定区域内,将这一信息呈现为飞行文本(flyover text)。例如,GUI 500响应于光标508被置于段524a附近,而呈现飞行文本526,以指示由RTX 204的Write_Signal例程230发出了对PUTFAC()API 214的调用。类似地,在图5B中所示的GUI 500的第二视图中,GUI 500响应于光标508被置于段524b附近,而呈现飞行文本528,以指示由RTX 204的Pin_Signal例程234发出了对STICKFAC()API 216的调用。有利地,对于PUTFAC()API 214和STICKFAC() API 216发出的PUT类型的访问,飞行文本可进一步指示在没有该API调用时该信号本来会具有的状态(例如“0”或“1”)。可由AET查看器206例如从表400的列406和410内的踪迹数据获得RTX例程名称和未修改过的信号值。当在单个模拟周期内对一个信号执行多个PUT和/或GET的情况下,在GUI 500内呈现的信号值和例程名称是对于该模拟周期将最后一个被记录在记录中的。
如已经描述的,本发明支持使用响应于控制程序的请求而对处于测试中***的访问的指示来对踪迹数据进行注释。本发明进一步支持呈现已注释过的踪迹数据,从而以图形上有区别的方式呈现控制程序所访问的信号状态。
尽管本发明已显示为参照优选实施例所描述的那样,本领域的技术人员将理解,可在其中作出各种形式上和细节上变化,而不脱离本发明的精神和范围。例如,可以理解,尽管已针对一个其中采用软件模拟器的优选实施例描述了本发明,但这里所公开的发明构思同样可应用于由硬件模拟器实现的对处于测试中的***的***状态的调试和呈现。此外,本领域的技术人员将理解,本发明不仅可应用于基于周期的模拟器,还可应用于事件驱动的模拟器。
此外,尽管参照执行实现本发明的功能的软件的计算机***描述了本发明的各方面,应该理解,本发明也可以实现为用于与数据处理***一起使用的程序产品。可通过各种信号承载介质将定义本发明的功能的程序提供给数据处理***,这些介质包括但不限于不可重写存储介质(例如CD-ROM)、可重写存储介质(例如软盘或硬盘驱动器)、及诸如数字和模拟网络的通信介质。因此,应该理解,这种信号承载介质当承载或编码实现本发明的功能的计算机可读指令时,代表本发明的其他可选实施例。
Claims (34)
1.一种记录处于测试中的***的操作的方法,所述方法包括:
在存储设备内的踪迹文件中,存储在该处于测试中的***的多个操作周期中的每个周期期间该处于测试中的***内的感兴趣信号的信号状态;以及
在该踪迹文件中与该信号状态相关联地存储关于控制程序在所述多个周期之中的特定周期期间所请求的对所述信号状态的访问的信息。
2.权利要求1的方法,其中存储关于所请求的访问的信息的步骤包括:
存储请求所述访问的控制程序例程的标识。
3.权利要求1的方法,其中存储关于所请求的访问的信息的步骤包括:
存储所述访问是GET类型访问还是PUT类型访问的指示。
4.权利要求1的方法,其中存储关于所请求的访问的信息的步骤包括:
存储所述特定信号在没有所述访问时本来会具有的状态的指示。
5.权利要求1的方法,其中:
所述处于测试中的***是模拟模型;以及
所述存储关于所述请求的访问的信息的步骤包括模拟器存储关于模拟控制程序所请求的访问的信息。
6.权利要求1的方法,进一步包括:
对于处于测试中的***内的感兴趣信号,呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期的一个周期期间所述信号所具有的相应状态;以及
以图形上有区别的方式,指示至少一个其中控制程序请求对所述信号的状态进行访问的操作周期。
7.一种呈现处于测试中的***随时间变化的状态的方法,所述方法包括:
对于在该处于测试中的***内的至少一感兴趣信号,呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期中的一个周期期间所述信号所具有的相应状态;以及
以图形上有区别的方式,指示至少一个其中控制程序请求对所述信号的状态进行访问的操作周期。
8.权利要求7的方法,其中呈现多个信号状态指示的步骤包括:
呈现图形信号表示,该图形信号表示包括多个段,每一个段指示一特定信号状态。
9.权利要求8的方法,其中所述指示包括以图形上有区别的方式呈现所述多个段中的一个或多个。
10.权利要求7的方法,进一步包括:
与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述控制程序内调用例程的标识。
11.权利要求7的方法,进一步包括:
与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述信号在没有所述访问时本来会具有的信号状态。
12.一种用于记录处于测试中的***的操作的数据处理***,所述数据处理***包括:
处理器;以及
数据存储器,其连接到所述处理器且包含测试工具,该测试工具可由所述处理器执行以使所述数据处理***在该数据存储器内的踪迹文件中存储在该处于测试中的***的多个操作周期中的每个周期期间该处于测试中的***内的感兴趣信号的信号状态,并在踪迹文件中与该信号状态相关联地存储关于控制程序在所述多个周期之中的特定周期期间所请求的对所述信号状态的访问的信息。
13.权利要求12的数据处理***,其中所述信息包括请求所述访问的控制程序例程的标识。
14.权利要求12的数据处理***,其中所述信息包括所述访问是GET类型访问还是PUT类型访问的指示。
15.权利要求12的数据处理***,其中所述信息包括所述特定信号在没有所述访问时本来会具有的状态的指示。
16.权利要求12的数据处理***,其中:
所述处于测试中的***是模拟模型;
所述控制程序包括模拟控制程序;以及
所述测试工具包括模拟器。
17.权利要求12的数据处理***,进一步包括:
查看器工具,其在上述数据存储器之内,并可由所述数据处理***执行以使该数据处理***生成这样的呈现,该呈现对于处于测试中的***内的感兴趣信号呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期的一个周期期间所述信号所具有的相应状态,并以图形上有区别的方式指示其中控制程序请求对所述信号的状态进行访问的至少一个操作周期。
18.一种用于在呈现设备内生成处于测试中的***随时间变化的状态的呈现的数据处理***,所述数据处理***包括:
处理器;以及
数据存储器,其连接到所述处理器并包含可由所述处理器执行以生成这样的呈现的查看器工具,该呈现对于在该处于测试中的***内的至少一感兴趣信号呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期中的一个周期期间所述信号所具有的相应状态,并以图形上有区别的方式,指示其中控制程序请求对所述信号的状态进行访问的至少一个操作周期。
19.权利要求18的数据处理***,其中所述多个信号状态指示包括图形信号表示,该图形信号表示包括多个段,每一个段指示一特定信号状态。
20.权利要求19的数据处理***,其中所述呈现通过以图形上有区别的方式呈现所述多个段中的一个或多个来指示所述至少一个操作周期。
21.权利要求18的数据处理***,其中所述查看器工具的所述呈现进一步与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述控制程序内调用例程的标识。
22.权利要求18的数据处理***,其中所述查看器工具的所述呈现进一步与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述信号在没有所述访问时本来会具有的信号状态。
23.权利要求18的数据处理***,进一步包括连接到所述处理器的呈现装置。
24.一种用于记录处于测试中的***的操作的程序产品,所述程序产品包括:
计算机可用介质;以及
测试工具,其在所述计算机可用介质内并可由数据处理***执行以使所述数据处理***在数据存储器内的踪迹文件中存储在该处于测试中的***的多个操作周期中的每个周期期间该处于测试中的***内的感兴趣信号的信号状态,并在踪迹文件中与该信号状态相关联地存储关于控制程序在所述多个周期之中的特定周期期间所请求的对所述信号状态的访问的信息。
25.权利要求24的程序产品,其中所述信息包括请求所述访问的控制程序例程的标识。
26.权利要求24的程序产品,其中所述信息包括所述访问是GET类型访问还是PUT类型访问的指示。
27.权利要求24的程序产品,其中所述信息包括所述特定信号在没有所述访问时本来会具有的状态的指示。
28.权利要求24的程序产品,其中:
所述处于测试中的***是模拟模型;
所述控制程序包括模拟控制程序;以及
所述测试工具包括模拟器。
29.权利要求24的程序产品,进一步包括:
查看器工具,其在上述计算机可用介质之内,并可由数据处理***执行以使该数据处理***生成这样的呈现,该呈现对于处于测试中的***内的感兴趣信号呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期的一个周期期间所述信号所具有的相应状态,并以图形上有区别的方式指示其中控制程序请求对所述信号的状态进行访问的至少一个操作周期。
30.一种用于在呈现装置内生成处于测试中的***随时间变化的状态的呈现的程序产品,所述程序产品包括:
计算机可用介质;以及
查看器工具,其在所述计算机可用介质之内,并可由数据处理***执行以生成这样的呈现,该呈现对于处于测试中的***内的至少一个感兴趣信号呈现多个信号状态指示,每个信号状态指示指示在该处于测试中的***的多个操作周期的一个周期期间所述信号所具有的相应状态,并以图形上有区别的方式指示其中控制程序请求对所述信号的状态进行访问的至少一个操作周期。
31.权利要求30的程序产品,其中所述多个信号状态指示包括图形信号表示,该图形信号表示包括多个段,每一个段指示一特定信号状态。
32.权利要求31的程序产品,其中所述呈现通过以图形上有区别的方式呈现所述多个段中的一个或多个来指示所述至少一个操作周期。
33.权利要求30的程序产品,其中所述查看器工具的所述呈现进一步与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述控制程序内调用例程的标识。
34.权利要求30的程序产品,其中所述查看器工具的所述呈现进一步与其中控制程序请求对所述信号的状态进行访问的所述操作周期相关联地,呈现所述信号在没有所述访问时本来会具有的信号状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/880,730 | 2004-06-30 | ||
US10/880,730 US20060015314A1 (en) | 2004-06-30 | 2004-06-30 | Methods, systems and program products for annotating system traces with control program information and presenting annotated system traces |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1716264A true CN1716264A (zh) | 2006-01-04 |
CN1716264B CN1716264B (zh) | 2010-05-26 |
Family
ID=35600553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100699661A Expired - Fee Related CN1716264B (zh) | 2004-06-30 | 2005-05-11 | 利用控制程序信息注释并呈现***踪迹的方法和*** |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060015314A1 (zh) |
CN (1) | CN1716264B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101526915B (zh) * | 2009-04-28 | 2011-09-07 | 中国人民解放军国防科学技术大学 | 并行模拟中支持踪迹文件并行输入输出的方法 |
CN102204167A (zh) * | 2008-10-31 | 2011-09-28 | 电子湾有限公司 | 测试可执行指令的***和方法 |
CN104980313A (zh) * | 2008-10-31 | 2015-10-14 | 电子湾有限公司 | 测试可执行指令的***和方法 |
CN110794758A (zh) * | 2018-08-03 | 2020-02-14 | 发那科株式会社 | 追踪装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060015314A1 (en) * | 2004-06-30 | 2006-01-19 | International Business Machines Corporation | Methods, systems and program products for annotating system traces with control program information and presenting annotated system traces |
US7457671B2 (en) * | 2004-09-30 | 2008-11-25 | Rockwell Automation Technologies, Inc. | Systems and methods that facilitate management of add-on instruction generation, selection, and/or monitoring during execution |
US7443760B2 (en) * | 2005-09-29 | 2008-10-28 | Hynix Semiconductor Inc. | Multi-port memory device with serial input/output interface |
US7711537B2 (en) * | 2006-05-03 | 2010-05-04 | International Business Machines Corporation | Signals for simulation result viewing |
US9081900B2 (en) * | 2012-10-15 | 2015-07-14 | Toyota Motor Engineering & Manufacturing North America, Inc. | Systems and methods for mining temporal requirements from block diagram models of control systems |
US9223681B2 (en) * | 2013-02-15 | 2015-12-29 | International Business Machines Corporation | Automated debug trace specification |
US9355002B2 (en) | 2013-06-07 | 2016-05-31 | Globalfoundries Inc. | Capturing trace information using annotated trace output |
EP3265934A1 (en) * | 2015-03-05 | 2018-01-10 | The MathWorks, Inc. | Conditional-based duration logic |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5404504A (en) * | 1993-05-04 | 1995-04-04 | International Business Machines Corporation | Trace tool for serial, optical interface |
US5870316A (en) * | 1996-12-06 | 1999-02-09 | Quickturn Design Systems, Inc. | Methods of using simultaneous test verification software |
US6542844B1 (en) * | 2000-08-02 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
JP4783527B2 (ja) * | 2001-01-31 | 2011-09-28 | 株式会社ガイア・システム・ソリューション | データ処理システム、データ処理装置およびその制御方法 |
US20060015314A1 (en) * | 2004-06-30 | 2006-01-19 | International Business Machines Corporation | Methods, systems and program products for annotating system traces with control program information and presenting annotated system traces |
-
2004
- 2004-06-30 US US10/880,730 patent/US20060015314A1/en not_active Abandoned
-
2005
- 2005-05-11 CN CN2005100699661A patent/CN1716264B/zh not_active Expired - Fee Related
-
2008
- 2008-03-28 US US12/057,829 patent/US8296740B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102204167A (zh) * | 2008-10-31 | 2011-09-28 | 电子湾有限公司 | 测试可执行指令的***和方法 |
US9015532B2 (en) | 2008-10-31 | 2015-04-21 | Ebay Inc. | System and method to test executable instructions |
CN104980313A (zh) * | 2008-10-31 | 2015-10-14 | 电子湾有限公司 | 测试可执行指令的***和方法 |
US9477584B2 (en) | 2008-10-31 | 2016-10-25 | Paypal, Inc. | System and method to test executable instructions |
CN101526915B (zh) * | 2009-04-28 | 2011-09-07 | 中国人民解放军国防科学技术大学 | 并行模拟中支持踪迹文件并行输入输出的方法 |
CN110794758A (zh) * | 2018-08-03 | 2020-02-14 | 发那科株式会社 | 追踪装置 |
Also Published As
Publication number | Publication date |
---|---|
US8296740B2 (en) | 2012-10-23 |
CN1716264B (zh) | 2010-05-26 |
US20060015314A1 (en) | 2006-01-19 |
US20080178159A1 (en) | 2008-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1716264B (zh) | 利用控制程序信息注释并呈现***踪迹的方法和*** | |
US6513143B1 (en) | Method for automaticallly remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
US10541042B2 (en) | Level-crossing memory trace inspection queries | |
US8225140B2 (en) | Method and system for graphical user interface testing | |
US7844928B2 (en) | Method and apparatus for evaluating integrated circuit design performance using enhanced basic block vectors that include data dependent information | |
US20070168741A1 (en) | Method, system and program product for facilitating debugging of simulation results obtained for an optimized simulation model of a device design having hierarchically-connected components | |
CN100514341C (zh) | 断言测试程序及方法 | |
US7072820B1 (en) | Accessing state information in a hardware/software co-simulation | |
US20080184150A1 (en) | Electronic circuit design analysis tool for multi-processor environments | |
US7165201B2 (en) | Method for performing testing of a simulated storage device within a testing simulation environment | |
US6810508B1 (en) | Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches | |
US10816600B1 (en) | Protocol analysis and visualization during simulation | |
US7458043B1 (en) | Generation of tests used in simulating an electronic circuit design | |
US7340661B2 (en) | Computer program product for performing testing of a simulated storage device within a testing simulation environment | |
JP2007052783A (ja) | データ処理装置のシミュレーション | |
JP7116313B2 (ja) | 修正候補特定プログラム | |
JP5001126B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
US7454680B2 (en) | Method, system and computer program product for improving efficiency in generating high-level coverage data for a circuit-testing scheme | |
US20060129368A1 (en) | Object-oriented interface to RTL model signals | |
US8205186B1 (en) | Incremental modification of instrumentation logic | |
US20090259977A1 (en) | Assessing Resources Required to Complete a VLSI Design | |
Dandamudi et al. | An animation framework for improving the comprehension of TinyOS programs | |
JPH11250059A (ja) | 仕様書記載項目チェック方法及び装置 | |
JP2014160421A (ja) | ソフトエラー解析装置、エラー情報作成装置 | |
Hunter et al. | Ensuring functional closure of a multi-core soc through verification planning, implementation and execution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20110511 |