CN1706101A - 数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器 - Google Patents

Abstract

级联连接将非对称型数值串作为滤波器系数H1～H3、H4～H6的两个单元滤波器(1L10、2L10)构成对称型单元滤波器(L10”)，并通过将其级联连接来进行滤波器的设计，从而能够仅通过1种单元滤波器(L10”)的级联连接，自动获得求取的数字滤波器的系数。此外，通过作为非对称型的滤波器系数H1～H3、H4～H6，使用将对称型数值串{－1，0，9，16，9，0，－1}/32从其中央分出一半的数值串，从而减少必要的抽头数，并且不需要使用窗函数，所获得滤波器特性不致产生截尾误差。

Description

数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器

技术领域

本发明是关于数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器，特别是关于具备有由多个迟延器构成的带抽头的延迟线，并在将各抽头信号分别变为数倍之后，相加后输出的FIR滤波器及其设计方法。

背景技术

在提供给通信、测量、声音、影像信号处理、医疗、地震学等各种领域的各种电子机器中，经常要在其内部实施某种数字信号处理。数字信号处理的最重要基本操作中，有从混合着各种信号或噪声的输入信号之中，仅取出必要的某个频段信号的滤波处理。所以，在进行数字信号处理的电子机器中，经常采用数字滤波器。

作为数字滤波器，经常采用IIR(Infinire Impulse Response，无限脉冲响应)滤波器、或FIR(Finite Impulse Response，有限脉冲响应)滤波器。其中，FIR滤波器具有下述优点。第1，由于FIR滤波器的传递函数的极点仅在z平面的原点处才有，因此电路总处于稳定。第2，若滤波器系数为对称型，便可实现完全正确的直线相位特性。

若将滤波器根据通过区域与阻止区域的配置进行分类的话，主要可分为：低通滤波器、高通滤波器、带通滤波器、带阻滤波器这四种。基本用IIR滤波器与FIR滤波器构成的是低通滤波器，而其他的高通滤波器、带通滤波器、带阻滤波器，则通过进行频率变换等处理从低通滤波器导出。

但是，FIR滤波器，由有限时间长度表示的脉冲响应，直接当作滤波器的系数。所以，所谓设计FIR滤波器，是指决定滤波器系数以获得期望的频率特性。

以往，在设计构成基本的低通滤波器时，通过根据采样频率与截止频率的比率，进行利用窗函数与切比雪夫近似法等的卷积运算，求取与FIR滤波器的各抽头对应的滤波器系数。然后，通过用所求得滤波器系数进行模拟，一边确认频率特性，一边适当修正系数值，获得所需特性的低通滤波器。

另外，在设计高通滤波器、带通滤波器、带阻滤波器等其他滤波器时，首先按照上述次序设计多个基本的低通滤波器。然后，通过将其组合后进行频率变换等操作，设计出具有期望的频率特性的FIR滤波器。

然而，由于依现有设计方法所获得滤波器的频率特性，依赖于窗函数或切比雪夫近似式，因此若未将其良好设定，无法获得良好的频率特性。可是，一般来说难以适当设定窗函数与近似式。即，上述现有的滤波器设计方法，熟练的技术人员需要大量时间和精力进行设计，造成设计所需特性的FIR滤波器较为不便的问题。

再者，即便假设可设计出接近所需特性的滤波器，所设计的滤波器的抽头数也过于庞大，且其系数值为非常复杂随机的数值。因此问题就是，若要实现此抽头数与系数值，需要大规模的电路结构(加法器、乘法器)。此外，实际使用所设计的FIR滤波器时，运算量非常巨大，导致处理负荷过重的问题。

本发明正是为解决上述问题，其目的在于，能较为方便地设计具所需频率特性的FIR数字滤波器。

再者，本发明的目的在于，提供一种可用较小的电路规模高精度实现的FIR滤波器。

发明内容

本发明下的数字滤波器的设计方法，其特征在于：将具有数值被设定为数值串总和非零、且该数值串隔1相加之和为同号相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。

本发明的另一形态，其特征在于：将具有数值被设定为数值串总和为零、且该数值串隔1相加之和为异号且绝对值相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。

本发明的另一形态，其特征在于：通过在与构成上述第1及第2单元滤波器的非对称型的滤波器系数相对应的各抽头之间、***n时钟量的延迟，来调整滤波器的通过频带。

再者，本发明下的数字滤波器，其特征是是：具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号用通过上述的滤波器设计方法求得的滤波器系数分别变为数倍后，相加输出。

如上所述，根据本发明，由于通过将以给定的非对称型的数值串作为滤波器系数的2个单元滤波器级联连接构成基本滤波器，并将多个此基本滤波器级联连接来设计数字滤波器，因此仅通过该基本滤波器的级联连接，便可自动地获得具有期望频率特性的数字滤波器的滤波器系数，即便不是熟练的技术人员，也可非常简单地进行滤波器的设计。

另外，通过本发明，由于上述给定的非对称型的数值串，是将给定的对称型数值串从其中央分出的一半，因此设计的数字滤波器所需要的抽头数量非常少，且对于各抽头输出来说所需的滤波器系数种类也非常少。而且，无须采用窗函数，获得的滤波器系数中也不会产生截断误差。所以，可大幅削减电路元件数(特别是乘法器)从而削减电路规模，实现降低消耗功率、减轻运算负荷等效果，同时能高精度地实现数字滤波器的期望的频率特性。此外，由于设计的数字滤波器，为通过反复基本滤波器这个相同样式来构成具有极单纯的结构，因此在集成化时可减少工序数，便于IC化。

附图说明

图1，是表示5抽头单元滤波器L10、H10的电路结构及滤波器系数的数值串的图。

图2是表示5抽头单元滤波器L10、H10的滤波器系数的生成算法的图。

图3是用于说明5抽头低通单元滤波器L10的滤波器系数的意义的图。

图4是用于说明5抽头高通单元滤波器H10的滤波器系数的意义的图。

图5是表示5抽头低通单元滤波器L11的滤波器系数的生成算法的图。

图6是表示5抽头低通单元滤波器L10、L11的频率-增益特性的图。

图7是表示5抽头高通单元滤波器H11的滤波器系数的生成算法的图。

图8是表示5抽头高通单元滤波器H10、H11的频率-增益特性的图。

图9是表示5抽头低通单元滤波器(L10)^m的频率-增益特性的图。

图10是表示5抽头高通单元滤波器(H10)^m的频率-增益特性的图。

图11是用于说明频段的抽取的图。

图12是用于说明频段的抽取的图。

图13是表示用第1实施方式下的滤波器设计方法、构成最基本的2种3抽头单元滤波器的电路结构及滤波器系数数值串的图。

图14是表示将简单数值串{8、-9、0、1}/16作为滤波器系数的情况下、3抽头高通滤波器H10’的频率特性的图。

图15是表示当仅调整了滤波器系数H3时、3抽头高通单元滤波器H10’的频率特性的图。

图16是表示当调整了滤波器系数H2、H3时、3抽头高通单元滤波器H10’的频率特性的图。

图17是表示本实施方式下的单元滤波器L10”、H10”的电路结构及滤波器系数的数值串的图。

图18是表示本实施方式下的低通单元滤波器L10”的频率特性的图。

图19是表示本实施方式下的高通单元滤波器H10”的频率特性的图。

图20是表示根据第1实施方式设计的低通滤波器频率特性的图。

图21是表示根据第1实施方式设计的带通滤波器频率特性的图。

图22是表示第2实施方式下的低通滤波器的图。

图23是表示根据第2实施方式设计的低通滤波器频率特性的图。

图24是表示5抽头单元2次滤波器L20、H20的滤波器系数的生成算法的图。

具体实施方式

以下，参照附图对本发明一个实施方式进行说明。

本实施方式的数字滤波器，是具备由多个延迟器所构成的带抽头的延迟线，将各抽头的输出信号通过被赋给的滤波器系数分别变为数倍之后，相加输出类型的FIR滤波器。

(第1实施方式)

第1实施方式下的滤波器设计方法，制作下述所说明的单元滤波器L1n”、H1n”(本发明的基本滤波器)，并能仅用其中之一设计具期望频率特性的FIR滤波器。另外，在表示单元滤波器的符号后所附加的“n”字，是表示***于各抽头间的延迟的时钟数，即***于各滤波器系数间的“0”的数量(容后详述)。

首先，对作为用于理解上述单元滤波器L1n”、H1n”的参考的5抽头单元滤波器L1n、H1n进行说明。图1是表示5抽头单元滤波器L10、H10图，(a)表示其电路结构，(b)表示滤波器系数的数值串。

如图1(a)所示，5抽头单元滤波器L10、H10，是利用级联连接的6个D型触发器1_-1～1_-6，将输入信号逐个时钟CK依次延迟。然后，对于从各D型触发器1_-1～1_-6的给定抽头中抽取出的信号，将图1(b)所示的滤波器系数h1～h5分别与5个系数器2_-1～2_-5相乘，并将其乘法结果全部利用4个加法器3_-1～3_-4相加后输出。

上述2种5抽头单元滤波器L10、H10的电路结构，均如图1(a)所示，仅滤波器系数(系数器2_-1～2_-5的乘数值h1～h5)不同，如图1(b)所示。

由图1(b)得知，5抽头低通单元滤波器L10的的滤波器系数，是由极单纯的数值串{-1，0，9，16，9，0，-1}/32所构成(其中，数值为“0”的部分如图1(a)所示不是抽头输出，没有用作滤波器系数)。此种滤波器系数，是其数值串为对称型，具有数值串的总和非零、且数值串隔1相加之和同号且相等的性质(-1+9+9-1＝16，0+16+0＝16)。

另外，5抽头高通单元滤波器H10的滤波器系数，由极单纯的数值串{1，0，-9，16，-9，0，1}/32构成(其中，数值“0”的部分不是抽头输出，没有用作滤波器系数)。此种滤波器系数，其数值串为对称型，具有数值串的总和为零，且数值串隔1相加之和异号且绝对值相等的性质(1-9-9+1＝-16，0+16+0＝16)。

在此，对构成这些滤波器系数的数值串的涵义，用图2～4进行说明。

图2为，用于对构成5抽头单元滤波器L10、H10的滤波器系数的数值串的生成法进行说明的图。如图2(a)所示，构成5抽头低通单元滤波器L10的滤波器系数的数值串，通过对在每1时钟CK数据值变化为{-1，1，8，8，1，-1}/16的给定数字基本函数，进行1次移动平均运算求得。

另外，如图2(b)所示，构成5抽头高通单元滤波器H10的滤波器系数的数值串，通过对在每1时钟CK数据值变化为{1，-1，-8，8，-1，1}/16、和每1时钟CK数据值变化为{1，-1，8，-8，-1，1}/16的数字基本函数，进行移动平均运算求得。

图3是表示对构成5抽头低通单元滤波器L10的滤波器系数的数值串，实施4倍过采样与卷积(convolution)运算的结果图。另外，在此为了令说明便于理解，表示的是对将原数值串变为32倍的整数数值串{-1，0，9，16，9，0，-1}实施过采样与卷积运算的示例。

在图3(a)中，最左列所示的一串数值串，是对原数值串{-1，0，9，16，9，0，-1}实施4倍过采样后的数值。此外，从最左边起向右侧4列的数值串，将最左列所示数值串向下逐一移位。图3(a)的列方向表示时间轴，所谓将数值串向下移位，与将最左列所示数值串逐渐延迟相对应。

换句话说，左起第2列数值串，表示将最左列表示的数值串偏移4倍频率的时钟4CK的1/4相位的数值串。此外，左起第3列的数值串，表示将左起第2列所示的数值串偏移4倍频率的时钟4CK的1/4相位的数值串，左起第4列数值串，表示将左起第3列所示的数值串再偏移4倍频率的时钟4CK的1/4相位的数值串。

另外，左起第5列数值串，是将对应第1～4列的各数值串的各行相加后的数值。通过到左起第5列为止的处理，数字式地执行伴随4相卷积运算的4倍过采样。

从第5列起向右4列的数值串，将第5列所示数值串向下逐一移位。此外，左起第9列数值串，是将与第5～8列各数值串对应的各行相加后的数值。通过至左起第9列为止的处理，数字式地2次执行伴随4相卷积运算的4倍过采样。

另外，左起第10列的数值串，将第9列所示的数值串向下移1位。此外，左起第11列(最右列)数值串，是用对应第9列数值串与第10列数值串的各行相加后的数值。

将该图3(a)的最右列所示的最后获得的数值串图形化，则如图3(b)所示。具有此图3(b)所示波形的函数，是仅当沿横坐标轴的采样位置处于t1至t4间时，有“0”以外的有限数值，处此之外的区域的数值全部为“0”的函数，即、是在采样位置t1、t4中数值收敛于“0”的函数。将上述函数的数值在局部区域为“0”以外的有限数值、而在此外的区域中为“0”的情况，称之为“有限基(finitebase)”。

另外，图3(b)所示函数，是具有如下特征，即仅在中央的采样位置t5取得极大值，而在t1、t2、t3、t4这4个采样位置中数值为“0”的采样化函数，为了获得平滑的波形数据，通过全部必要的采样。

然后，图4是，表示对构成5抽头高通单元滤波器H10的滤波器系数的数值串，实施4倍过采样与卷积运算的结果的图。另外，这里也为了令说明便于理解，仅表示对将原数值串变为32倍的整数数值串{1，0，-9，16，-9，0，1}实施过采样与卷积运算的示例。

图4(a)表示与上述图3(a)相同的运算过程。将图4(a)的最右列所示的最终获得的数值串图形化，如图4(b)所示。此图4(b)所示的函数，也是仅在中央的采样位置t7’处取得极大值的采样化函数，是可在整个区域中进行1次微分，并且在采样位置t1’、t6’中收敛于0的有限基的函数。

下面，对将***各抽头间的延迟时钟数n设定为n≥1的情况进行说明。图5是，表示5抽头低通单元滤波器L11(n＝1的情况)的滤波器系数的图。如图5所示，5抽头低通单元滤波器L11的滤波器系数，是通过在上述5抽头低通单元滤波器L10的各滤波器系数之间，各***1个“0”生成。

同样的，5抽头低通单元滤波器L1n(n＝2，3，…)的滤波器系数，通过在上述5抽头低通单元滤波器L10的各滤波器系数之间，各***n个“0”生成。

图6是，表示将5抽头低通单元滤波器L10、L11的数值串，FFT变换(Fast Fourier Transfer：高速傅立叶变换)后的结果的频率-增益特性的图。这里，将增益与频率用“1”标准化。

由此图6可知，5抽头低通单元滤波器L10、L11可获得良好的低通滤波器特性，即中心频率处增益为0.5，且不存在低频区域下的超调量(overshoot)或高频区域下的振铃(ringing)。此外，若令***各滤波器系数之间的“0”的数量为n，其频率-增益特性的频率坐标轴(频率方向对应的周期)为1/n。

作为实现此种低通滤波器特性的基础的、上述图2(a)的数值串，构成图3(b)所示的有限基的采样化函数的基础。与现在一般所采用的采样化函数在t＝±∞的采样位置收敛于“0”不同，图3(b)所示的采样化函数，是在t＝t1、t4的有限采样位置处收敛于“0”。

因此，当对上述图2(a)的数值串实施FFT变换时，仅相当于t＝t1～t4范围内的数据有意义。由于对于相当于t＝t1～t4范围外的数据来说，本来应当考虑并不是要忽略，但因为理论上并无考虑的必要，因此不会发生截尾误差。所以，若将上述图2(a)所示的数值串使用作为滤波器系数，不必用窗函数进行系数的截尾，能够获得良好的低通滤波器特性。

图7是，表示5抽头高通单元滤波器H11的滤波器系数的图。如图7所示，5抽头高通单元滤波器H11的滤波器系数，通过在上述5抽头高通单元滤波器H10的各滤波器系数之间，各***1个“0”生成。

同样，5抽头高通单元滤波器H1n(n＝2，3，…)的滤波器系数，通过在上述5抽头高通单元滤波器H10的各滤波器系数之间，各***n个“0”生成。

图8是，表示5抽头高通单元滤波器H10、H11的频率-增益特性的图。这里，也将增益与频率利用“1”标准化。由此图8可知，5抽头高通单元滤波器H10、H11可获得良好的高通滤波器特性，即在中心频率处增益为0.5，且不存在高频区域下的超调量或低频区域下的振铃。此外，若令***各滤波器系数间的“0”的数量为n，其频率-增益特性的频率坐标轴(频率方向对应的周期)为1/n。

作为实现此种高通滤波器特性的基础、上述图2(b)的数值串，也构成图4(b)所示的有限基采样化函数的基础。所以，通过将此数值串使用作为滤波器系数，无需用窗函数进行系数截尾，并可获得良好的高通滤波器特性。

下面，对5抽头单元滤波器的级联连接进行说明。通过将5抽头单元滤波器级联连接，在各单元滤波器的系数间进行乘法·加法生成新的滤波器系数。以下，例如将5抽头低通单元滤波器L10的级联数设定为m时，并将其记为(L10)^m。

图9是，表示5抽头低通单元滤波器L10、(L10)²、(L10)⁴、(L10)⁸的频率-增益特性的图。此图9也是将增益及频率用“1”标准化。当只有1个5抽头低通单元滤波器L10时，振幅为0.5的位置的时钟为0.25。与此相对，若级联数m变多，滤波器的带通宽度变窄。例如，当m＝8时，振幅为0.5的位置的时钟为0.125。

图10表示的是，5抽头高通单元滤波器H10、(H10)²、(H10)⁴、(H10)⁸的频率-增益特性。此图10也将增益及频率用“1”标准化。当只有1个5抽头高通单元滤波器H10时，振幅为0.5的位置的时钟为0.25。与此相对，若级联数m变多，滤波器的带通宽度变窄。例如当m＝8时，振幅为0.5的位置的时钟为0.375。

下面，对期望频带的抽取进行说明。图11是用于对频带抽取进行说明的图。频带的抽取，用级联连接4个以上上述单元滤波器的产物来进行。图11(a)是，将5抽头低通单元滤波器(L10)⁴、(L11)⁴、(L13)⁴、(L17)⁴的频率-增益特性，整合在1个图形上表示的图。此图11(a)也将增益及频率用“1”标准化。

将这多种5抽头低通单元滤波器(L10)⁴、(L11)⁴、(L13)⁴、(L17)⁴组合后，各特性值之间相互抵消结合来进行频带抽取。此外，通过将这些波形作为基本来组合、并根据需要向反转频率坐标轴方向移动，从而能够作成仅期望频带为通过频段的滤波器。

图11(b)是，将这4种5抽头低通单元滤波器(L10)⁴、(L11)⁴、(L13)⁴、(L17)⁴级联连接时所获得的频率特性。据此，获得低频的极窄区域为通过频段、具有基本良好的衰减特性的低通滤波器。虽然发生些许振铃，但是因为此振铃发生在落入-106dB以上的部分，因此几乎可忽视。

图12是，表示频带的抽取的另一个示例的图。如图12(a)所示，将5抽头高通单元滤波器(H10)⁸、与5抽头低通单元滤波器(L11)⁸、(L13)⁸、(L17)⁸组合并将其级联连接后，可获得给定频带为通过频段的高通滤波器。

再者，如图12(b)所示，将5抽头低通单元滤波器(L10)⁸、(L11)⁸、(L13)⁸组合并将其级联连接后，可获得给定频带为通过频段的低通滤波器。此外，如图12(c)所示，将5抽头高通单元滤波器(H11)⁸、与5抽头低通单元滤波器(L13)⁴、(L17)⁴、(L115)⁸组合并将其级联连接后，可获得给定频带为通过频段的带通滤波器。

如上述，通过用将给定的基本数值串设定为滤波器系数的5单元滤波器并将其任意组合，仅由单元滤波器的组合，便可自动生成具有期望的频率特性的FIR滤波器的滤波器系数。所以，简化了滤波器设计方法，即便不是熟练的技术者，也能很容易地进行滤波器设计。

再者，因为在采用上述手法所设计的滤波器电路中，所需要的抽头数量非常少，且对各抽头输出所需的滤波器系数种类也极少，因此能够简化滤波器电路的运算部的结构。所以，能够大幅削减电路元件数(特别是乘法器)、缩小滤波器电路的规模，而且可实现降低消耗功率、减轻运算负荷等。

再者，因为采用上述手法所设计的滤波器电路，通过反复基本相同的样式形成、具有极简单的结构，因此在集成化时可缩短工序数量，且具有便于IC化的优点。此外，在特性面上，截止特性可获得极大的改善，相位特性也为直线、能够获得良好的滤波器特性。

对于上述所说明的内容，本案申请人已然提出专利申请案(日本专利特愿2001-321321号)。本实施方式，是对此已提出申请的内容进行进一步改良，如上所述，能够仅通过1种单元滤波器L1n”或H1n”的级联连接，便可设计出具有期望频率特性的FIR滤波器。

首先，对作为上述单元滤波器L1n”、H1n”的构成要素的3抽头单元滤波器L1n’、H1n’进行说明。此3抽头单元滤波器L1n’，H1n’的滤波器系数，是将上述5抽头单元滤波器L1n、H1n的滤波器系数的数值串从其中央处分为两半，并对其中一侧更进一步进行调整。

图13是，表示3抽头单元滤波器L10’、H10’的图，(a)表示其电路结构，(b)表示滤波器系数数值串。如图13(a)所示，3抽头单元滤波器L10’、H10’，通过级联连接的3个D型触发器11_-1～11_-3，将输入信号依次逐个时钟CK延迟。然后，对从各D型触发器11_-1～11_-3的给定抽头中抽取出的信号，将图13(b)所示的滤波器系数H1～H3，用3个系数器12_-1～12_-3分别相乘，并将其全部乘法结果用2个加法器13_-1～13_-2相加后再输出。

上述2种3抽头单元滤波器L10’、H10’的电路结构，均如图13(a)所示，仅滤波器系数(系数器12_-1～12_-3的乘数值H1～H3)不同，如图13(b)所示。

3抽头低通单元滤波器L10，的滤波器系数，其数值串为非对称型，该数值串的总和非零，且具有该数值串隔1相加之和同号相等的性质。此外，3抽头高通单元滤波器H10的滤波器系数，其数值串为非对称型，数值串的总和为零，且具有该数值串隔1相加之和异号且绝对值相等的性质。

如上所述，这3抽头单元滤波器L10’、H10’的滤波器系数，除了非对称型这点之外，其它性质均与上述5抽头单元滤波器L10、H10相同。但是，与5抽头单元滤波器L10、H10的滤波器系数相比，数值变得有些复杂。以下，说明此理由。

图14，是表示将5抽头高通单元滤波器H10的滤波器系数{1，0，-9，16，-9，0，1}/32，从其中央处分为两半，并将相当于其单侧的简单数值串{8，-9，0，1}/16作为滤波器系数时(其中，数值为“0”部分不是抽头输出，不作为滤波器系数使用)的频率特性的图。在此，将增益及频率用“1”标准化。

如该图14所示，若将5抽头高通单元滤波器H10的数值串仅简单分出一半的数值串作为滤波器系数使用，在其频率特性中构成通过频段的部分的峰值将波动并产生多个极大值，且其极大值会超过“1”。具有此种频率特性的单元滤波器，不适用于将其多个级联连接来对期望的FIR滤波器进行设计的方式。

因此，调整上述简单的数值串{8，-9，0，1}/16。首先，缩小决定高频区域侧的频率特性的滤波器系数H3的绝对值。换句话说，通过将其系数值从“1”变更为“1-N/8”(N＝1，2，…，8之一)来减少高频区域成分，从而仅令通过频段的正中央为增益最大值。

图15是，表示在滤波器系数H3设定为N＝3时的频率特性的图。由此图15可知，通过频段的波动现象获得改善，且仅中央部分为增益最大值。但是，最大值仍然超过“1”。所以，接着进一步调整系数值，以令此增益的最大值恰好为“1”。

最大值的调整，可用与高频区域成分的调整所用的滤波器系数H3符号相反的滤波器系数H2来进行。这里，将滤波器系数H2的绝对值减小，从“-9”变为“-(9-N/8)”(N＝1，2，…，8之一)。

此时，通过将增益调整用的N值(滤波器系数H2的N值)，设定为与上述的高频区域调整用的N值(滤波器系数H3的N值)相同，令调整后的数值串的总和与调整前的数值串的总和相同(调整前：8-9+0+1＝0，调整后：8-(9-N/8)+0+(1-N/8)＝0)。此外，令数值串的隔1相加之和也在调整前后不发生改变。

图16，是表示对于滤波器系数H2、H3设定为N＝3时的频率特性的图，(a)将增益用直线刻度表示，(b)将增益用对数刻度表示。此图16中，也将增亦及频率用“1”标准化。

由此图16中可知，调整滤波器系数H2、H3后，通过频段中的波动消失且仅有中央部分为增益最大值，同时其最大值恰好为“1”。此外，还获得约-55dB的良好的衰减量。具此种频率特性的3抽头高通单元滤波器H10’，适用于将其级联连接来设计期望的FIR滤波器的方式。

再者，与上述5抽头高通单元滤波器H1n(n＝1，2，…)相同，通过在3抽头高通单元滤波器H10’的各滤波器系数之间***n个“0”，可生成3抽头高通单元滤波器H1n’。

与上述3抽头高通单元滤波器H10’相同，对3抽头低通单元滤波器L10’的滤波器系数也进行适当调整。换句话说，对于将5抽头低通单元滤波器L10的数值串仅简单分出一半的数值串{8，9，0，-1}/16，减小绝对值，以令决定高频区域侧的频率特性的滤波器系数H3的数值从“-1”变为“-(1-N/8)”。

另外，用符号与此滤波器系数H3相反的滤波器系数H2，调整增益最大值。换句话说，将滤波器系数H2值从“9”减小为“9-N/8”。此时，通过将高频区域调整用的N值设定为与增益调整用的N值相同，令调整后的数值串的总和与调整前的数值串的总和为相同数值(调整前：8+9+0-1＝16，调整后：8+(9-N/8)+0-(1-N/8)＝16)。另外，令数值串的隔1相加之和也在调整前后不发生改变。

如上所述，当对3抽头低通单元滤波器L10’的滤波器系数进行调整后，消除了通过频段中的波动、且仅中央部分为增益最大值，并且，能够获得其最大值恰好为“1”的低通滤波器特性。具有此种频率特性的3抽头低通单元滤波器L10’，也适用于将其级联连接来对期望的FIR滤波器进行设计的方式。

另外，与上述5抽头低通单元滤波器L1n(n＝1，2，…)相同，通过在3抽头低通单元滤波器L10’的各滤波器系数之间***n个“0”，生成3抽头低通单元滤波器L1n’。

再者，3抽头单元滤波器L10’、H10’的滤波器系数，也可对将5抽头单元滤波器L10、H10的滤波器系数的数值串、从其中央分出的另一半的数值串{-1，0，9，8}/16、{1，0，-9，8}/16进行调整来产生。

通过将如上述所说明的3抽头单元滤波器L1n’或H1n’直接级联连接，也可设计具有期望频率特性的FIR滤波器系数。但是，因为其滤波器系数均为非对称型，因此无法保证相位的直线性。所以，在本实施方式中，还用减少抽头数的3抽头单元滤波器L1n’、H1n’，更进一步调整以实现直线相位特性。

图17是，表示本实施方式下的单元滤波器L10”、H10”的图，(a)表示其电路结构，(b)表示滤波器系数的数值串。

如图17(a)所示，本实施方式的单元滤波器L10”、H10”均具有相同结构。换句话说，低通单元滤波器L10”，级联连接2个3抽头低通单元滤波器1L10、2L10构成。另外，高通单元滤波器H10”，级联连接2个3抽头高通单元滤波器1H10、2H10构成。

如图17(b)所示，构成低通单元滤波器L10”的一个3抽头低通单元滤波器2L10，将上述5抽头低通单元滤波器L10的滤波器系数数值串{-1，0，9，16，9，0，-1}/32分为两半，再进一步调整其中一半的数值串{8，9，0，-1}/16后，将其设定为滤波器系数H4～H6。即，与上述3抽头低通单元滤波器L10’相同。此外，另一个3抽头低通单元滤波器1L10，再进一步调整如上述分为两半的另一半的数值串{-1，0，9，8}/16后，将其设定为滤波器系数H1～H3。

另外，构成高通单元滤波器H10”的一个3抽头高通单元滤波器2H10，将上述5抽头高通单元滤波器H10的滤波器系数的数值串{1，0，-9，16，-9，0，1}/32分为两半，再进一步调整其中一半的数值串{8，-9，0，1}/16后，将其设定为滤波器系数H4～H6。即，与上述3抽头高通单元滤波器H10’相同。另外，另一个3抽头高通单元滤波器1H10，再进一步调整如上述分为两半的另一半的数值串{1，0，-9，8}/16后，将其设定为滤波器系数H1～H3。

再者，上述两个3抽头低通单元滤波器1L10、2L10的连接关系、和上述两个3抽头高通单元滤波器1H10、2H10的连接关系，可与图17(a)所示的形态左右相反。

由于若如上述构成单元滤波器L10”、H10”，滤波器系数变为对称型，因此相位特性呈直线。图18是表示低通单元滤波器L10”的频率特性的图，图19是表示高通单元滤波器H10”的频率特性图，并将增益用对数刻度表示。此图18与图19，也将增益及频率用“1”标准化。

由这些图可知，频率-增益特性中、通过频段下没有波动，且最大值恰好为“1”。此外，获得约-55dB的良好的衰减量。还有，频率-相位特性获得非常好的直线相位特性。所以，通过将具有此种频率特性的单元滤波器L1n”、H1n”级联连接，能够用非常少的抽头数构成系数对称的直线相位滤波器。

但是，图17所示单元滤波器L10”、H10”，总共具备6个抽头，抽头数比5抽头单元滤波器L10、H10多。可是，相对于5抽头单元滤波器L10、H10由1段构成，单元滤波器L10”、H10”由两个3抽头单元滤波器级联连接构成。所以，带宽已然比5抽头单元滤波器L10、H10窄。

因此本实施方式，特别适用于要设计带宽较窄的FIR滤波器的情况。换句话说，为了实现期望的窄带宽，整体所需要的单元滤波器级联数，比采用5抽头单元滤波器L10、H10的情况大幅减少。因此，从整体来看能够缩小电路规模。

接下来，表示几个本实施方式下的数字滤波器的设计例。首先，表示采用低通单元滤波器L10”的低通滤波器设计例。所设计的低通滤波器的目标规格如下。即，信号的采样频率Fs为48KHz，-3dB带宽为3.5kHz，-80dB带宽为8kHz，带域外衰减量为-80dB以上。

实现此目标规格的低通滤波器，可例如通过将设定为N＝2.6的低通单元滤波器L10”级联连接64个构成(此时的结构用{1L(2.6)10*2L(2.6)10}⁶⁴表示)。

目标规格中为了配合特性，必须调整通过频段的带宽与斜率。对于带宽来说，可通过增加单元滤波器的纵连接段数来变窄。此外，对于倾斜来说，可通过变更参数值N来进行调整。此参数值N以3为标准，若N＞3的话则倾斜变小，若N＜3的话则倾斜变大。这里，通过令N＝2.6，并令级联段数为64个，可获得满足上述目标规格的低通滤波器的特性。

图20为，表示如此构成的低通滤波器的频率特性的图，并将增益用对数刻度表示。图20(b)是图20(a)所示的特性的部分放大图。由此图20可知，低通滤波器{1L(2.6)10*2L(2.6)10}⁶⁴，满足上述目标规格。此外，因为滤波器系数为对称型，因此相位特性为直线。

另外，如此构成的低通滤波器所需的相当于1位的D型触发器数为49个，抽头数为49个，滤波器系数种类(运算的值的种类)仅为23种。若将具有6抽头的单元滤波器L10”级联连接64个，D型触发器和抽头数会比原来的49个多。但是，此低通滤波器的滤波器系数根据上述有限基的函数生成，在级联连接的二侧附近，系数值小至可忽略的程度。由于根据有限基的性质，即便忽略此部分也不会产生截尾误差，因此将此部分去除。

经去除后的剩余部分，构成对于满足目标规格的低通滤波器来说求得的最终滤波器系数。所以实际上，可将此滤波器系数作为硬件构成，并且所需要的D型触发器与抽头均为49个。这样，可将整体所需的D型触发器数量与抽头数量变得非常少，并能显著简化滤波器电路的结构。

下面，表示采用高通单元滤波器H11”的带通滤波器设计例。要设计的带通滤波器的目标规格如下所述。即，信号的采样频率Fs为1.8KHz，-3dB的带宽为100KHz，-80dB的带宽为200KHz，带域外衰减量为-80dB以上。

实现此目标规格的带通滤波器，可例如通过将设定为N＝2.7的高通单元滤波器H11”级联连接704个构成。

图21，是表示如上述构成的带通滤波器的频率特性的图，将增益用对数刻度表示。图21(b)是图21(a)所示特性的部分放大图。由该图21可知，带通滤波器{1H(2.7)11*2H(2.7)11}⁷⁰⁴，满足上述目标规格。此外，相位特性也为直线。

再者，如此构成的带通滤波器所需的相当于1位的抽头数，若除去系数值小至可忽略程度的部分仅为77个抽头，滤波器系数的种类仅为31种。此外，相当于1位的D型触发器数仅为161段。

另外，虽在此为省略了图示，但通过多个高通单元滤波器H10”级联连接，也可构成期望特性的高通滤波器。

另外，虽然上述图20与图21，是将处理位数设为16位的情况下的示例，但是通过增加处理位数，可获得具有更深衰减的特性。换言之，可获得衰减量依赖于处理位数的数字滤波器。

如上所详述，依照本实施方式，通过级联连接将给定的基本数值串设定为滤波器系数的1种单元滤波器L1n”或H1n”，能够仅以此级联连接获得具有期望频率特性的FIR滤波器的滤波器系数。所以，简化了滤波器的设计方法，即便不是熟练的技术人员，也可非常简单地进行滤波器的设计。

再者，因为采用上述手法设计的滤波器电路中所需要的抽头数非常少，且对于各抽头输出来说必须的滤波器系数的种类也很少，所以可显著地简化滤波器电路的运算部的结构。所以，可大幅削减电路元件数来缩小滤波器电路规模。此外，由于采用上述手法设计的滤波器电路，具备由反复完全相同的样式构成的极简单的结构，因此在集成化时可缩短工序数量，并具有容易IC化的优点。

再者，对于已经提出申请的5抽头单元滤波器L1n、H1n来说，也能仅通过1种级联连接设计期望特性的数字滤波器。但是，在设计较窄带宽的数字滤波器时，与本实施方式相比，需要非常多的级联连接段数，使用的抽头和D型触发器的数量也会非常多。

因此，仅通过1种5抽头单元滤波器L1n、H1n设计数字滤波器不现实，必须组合多种单元滤波器来抽取频带。与此相对，由于本实施方式中，能通过单元滤波器L1n”或H1n”以较少的级联数实现较窄的带宽，因此可仅用1种单元滤波器L1n”或H1n”的级联连接设计数字滤波器。

(第2实施方式)

下面，对本发明的第2实施方式进行说明。图22，是表示上述低通滤波器{1L(2.6)10*2L(2.6)10}⁶⁴的图，(a)表示其电路结构，(b)表示所使用的时钟。

图22所示的低通滤波器，具备：依照基准时钟CK动作的D型触发器51、56；依照16倍频率的时钟16CK动作的D型触发器53及4段处理部54；以及，依照1/16倍频率的时钟CK1动作的多路转换开关52及数据选择器55。上述4段处理部54，由低通滤波器{1L(2.6)116*2L(2.6)116}⁴构成。

输入给初段D型触发器51的数据，被输入到多路转换开关52的端子A侧。此多路转换开关52的端子B侧，输入由数据选择器55的端子B输出的低通滤波器处理结果的数据。多路转换开关52，将输入到端子A、B中的数据之一选择性地输出给下一段的D型触发器53。

在此例子中，在多路转换开关52中获取时钟CK1的时刻选择端子A，而此外的时刻选择端子B，将此选择的数据输出给D型触发器53。D型触发器53，暂时保持由多路转换开关52提供的数据，并输出给4段处理部54。

4段处理部54，对由D型触发器53提供的数据，实施{1L(2.6)116*2L(2.6)116}⁴的低通滤波器处理。由此4段处理部54输出的数据，被输入于数据选择器55中。数据选择器55，将由4段处理部54提供的数据，选择性地输出给D型触发器56或多路转换开关52之一。

即，数据选择器55，在获得CK1的时刻选择端子A侧，将由4段处理部54提供的数据输出给D型触发器56。另外，在此外的时刻选择端子B侧，并将由4段处理部54提供的数据输出给多路转换开关52。

通过上述结构，通过D型触发器51输入的数据，被在4段处理部54中反复进行16次{1L(2.6)116*2L(2.6)116}⁴的低通滤波器处理，最后获得的数据通过D型触发器56输出。这样，来对输入的数据实施与{1L(2.6)10*2L(2.6)10}⁶⁴相同处理。

在上述第1实施方式中，可仅通过将1种单元滤波器级联连接来构成数字滤波器，此数字滤波器通过反复完全相同的样式构成。第2实施方式中，通过将此相同样式的反复部分用循环电路构成，可更进一步削减所使用的抽头数量。在上述第1实施方式中，每1位所需的抽头数量为49个，抽头种类为23个，与此相对在第2实施方式中，抽头数减为21个，抽头种类减为11个。

图23，是表示图22所示结构下的低通滤波器的频率特性的图，将增益用对数刻度表示。图23(b)是图23(a)所示特性的部分放大图。若将此图23与上述图20相比较可知，当如图22所示构成低通滤波器时，也能获得与图20程度基本相同的频率特性。

再者，这里虽然表示的是关于低通滤波器的结构示例，但是对于高通滤波器或带通滤波器等来说，也可同样采用循环电路来构成，这样可进一步减少所使用的抽头数量。

用以实现上述说明的第1及第2实施方式下的数字滤波器的设计方法的装置，可通过硬件结构、DSP、软件之一实现。例如当用软件实现时，滤波器设计装置由CPU或MPU、RAM、ROM等构成，并通过运行存储于RAM、ROM或硬盘等中的程序来实现。

所以，可通过将会被运行以令计算机具有上述本实施方式的功能的程序，储存于例如CD-ROM之类的记录媒体中，并将其读入计算机来实现。作为记录上述程序的记录媒体，除CD-ROM之外，还可采用例如：软盘、硬盘、磁带、、光盘、光磁盘、DVD、非易失性存储卡等。此外，还可通过将上述程序通过互联网等网路，下载到计算机中实现。

即，将与各种单元滤波器的滤波器系数作为信息，储存于RAM或ROM等存储器中，用户指示与单元滤波器相关的任意组合后，CPU用上述存储器中储存的滤波器系数的信息，运算指示的组合所对应的滤波器系数，求得FIR滤波器。

例如，可预先将各种单元滤波器图标化(对应各图标将滤波器系数作为信息储存)，用户通过在显示器画面上任意组合配置这些图标，CPU自动运算并求取对应该排列的滤波器系数。此外，若将所求得的滤波器系数自动地进行FFT变换，并将其结果显示为频率-增益特性图，能够确认所设计的滤波器的特性，更方便地进行滤波器设计。

再者，除了通过计算机执行被提供的程序，实现上述实施方式的功能，还可用该程序与电脑中运行的OS(操作***)或其他应用程序软件等共同实现上述实施方式的功能，或者将被提供的程序的处理的全部或一部分，用计算机的功能扩展口或功能扩展单元实施，来实现上述实施方式的功能，此时相关的程序也包含于本发明的实施方式。

再者，虽然在上述第1及第2实施方式中，将图2(a)及(b)所示的对称型数值串分出一半作为非对称型3抽头单元滤波器的滤波器系数，但是基础对称型数值串并不仅限于此。也可使用如图24(a)所示生成的5抽头低通单元2次滤波器L20、或如图24(b)所示生成的5抽头高通单元2次滤波器H20的对称型数值串。

再者，除上述图2及图24所示之外，还可用绝对值为“1”和“8”的数值，形成不同于上述数值串的数值串作为5抽头单元滤波器的滤波器系数，并将此数值串分出一半作为3抽头单元滤波器的滤波器系数。

此外，上述实施方式，不过是表示实施本发明的具体化的一例，不可用来对本发明的技术范围作限定解释。即，本发明在不脱离其精神或主要特征的前提下，可用各种形式实施。

本发明适用于：具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号分别变为数倍后，相加输出类型的FIR数字滤波器。

Claims (22)

1.一种数字滤波器的设计方法，是对将由多个延迟器构成的带抽头的延迟线中的各抽头信号、用获取的滤波器系数分别变为数倍后、相加输出的数字滤波器进行设计的方法，其特征在于：

将具有数值被设定为数值串总和非零、且该数值串隔1相加之和为同号相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。

2.根据权利要求1所述的数字滤波器的设计方法，其特征在于：

构成上述第1及第2单元滤波器的非对称型的滤波器系数，通过将给定的对称型数值串从中央分为两半、并进一步调整两半的数值串构成；

上述给定的对称型的数值串，将数值设定为该数值串的总和非零，且该数值串的隔1相加之和为同号相等。

3.根据权利要求2所述的数字滤波器的设计方法，其特征在于：

上述给定的对称型数值串，由-1，0，9，16，9，0，-1的比率构成；

上述非对称型的滤波器系数，其数值串由-(1-N/8)，0，(9-N/8)，8、以及8，(9-N/8)，0，-(1-N/8)的比率构成，其中，N是0≤N≤8。

4.一种数字滤波器的设计方法，是对将由多个延迟器构成的带抽头的延迟线中的各抽头信号、用获取的滤波器系数分别变为数倍后、相加输出的数字滤波器进行设计的方法，其特征在于：

将具有数值被设定为数值串总和为零、且该数值串隔1相加的总和异号且绝对值相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型的基本滤波器，通过将多个该基本滤波器级联连接来进行滤波器的设计。

5.根据权利要求4所述的数字滤波器的设计方法，其特征在于：

构成上述第1及第2单元滤波器的非对称型的滤波器系数，通过将给定的对称型数值串从中央分为两半、并进一步调整两半的数值串构成；

上述给定的对称型的数值串，将数值设定为该数值串的总和为零，且该数值串的隔1相加之和为异号且绝对值相等。

6.根据权利要求5所述的数字滤波器的设计方法，其特征在于：

上述给定的对称型数值串，由1，0，-9，16，-9，0，1的比率构成；

上述非对称型的滤波器系数，其数值串由(1-N/8)，0，-(9-N/8)，8、以及8，-(9-N/8)，0，(1-N/8)的比率构成，其中，N是0≤N≤8。

7.根据权利要求1～6的任一项所述的数字滤波器的设计方法，其特征在于，通过在与构成上述第1及第2单元滤波器的非对称型的滤波器系数相对应的各抽头之间、***n时钟量的延迟，来调整滤波器的通过频带。

8.一种数字滤波器的设计装置，具备：

基本滤波器储存机构，储存着与基本滤波器相关的信息，该基本滤波器，通过将具有将数值设定为数值串总和非零、且该数值串隔1相加之和同号相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型来构成；

级联连接机构，指示上述基本滤波器的级联连接数；以及，

滤波器系数运算机构，用由上述基本滤波器储存机构所储存的信息，求取与由上述级联连接机构所指示的级联数相对应的滤波器系数。

9.一种数字滤波器的设计装置，具备：

基本滤波器储存机构，储存着与基本滤波器相关的信息，该基本滤波器，通过将具有将数值设定为数值串总和为零、且该数值串隔1相加之和异号且绝对值相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型来构成；

级联连接机构，指示上述基本滤波器的级联连接数；以及，

滤波器系数运算机构，用由上述基本滤波器储存机构所储存的信息，求取与由上述级联连接机构所指示的级联数相对应的滤波器系数。

10.根据权利要求8或9所述的数字滤波器的设计装置，其特征在于：具备延迟机构，其通过在与构成上述第1及第2单元滤波器的非对称型的滤波器系数相对应的各抽头之间、***n时钟量的延迟，来调整滤波器的通过频带。

11.一种数字滤波器，其特征在于：具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号用通过权利要求1～7的任一项所述的滤波器设计方法求得的滤波器系数分别变为数倍后，相加输出。

12.一种数字滤波器，具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号通过获得的滤波器系数分别变为数倍后，相加输出，其特征在于：

将具有将数值设定为数值串总和非零、且该数值串隔1相加之和同号相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型，来构成基本滤波器，并通过级联连接多个该基本滤波器形成。

13.根据权利要求12所述的数字滤波器，其特征在于：

构成上述第1及第2单元滤波器的上述非对称型的滤波器系数，通过将给定的对称型数值串从中央分为两半、并进一步调整两半的数值串构成；

上述给定的对称型的数值串，将数值设定为该数值串的总和非零，且该数值串的隔1相加之和为同号相等。

14.根据权利要求13所述的数字滤波器，其特征在于，上述给定的对称型数值串，由-1，0，9，16，9，0，-1的比率构成。

15.根据权利要求14所述的数字滤波器，其特征在于，构成上述第1及第2单元滤波器的上述非对称型的滤波器系数，其数值串由-(1-N/8)，0，(9-N/8)，8、及8，(9-N/8)，0，-(1-N/8)的比率构成，其中，N是0≤N≤8。

16.一种数字滤波器，具备由多个延迟器构成的带抽头的延迟线，并将各抽头的信号通过获得的滤波器系数分别变为数倍后，相加输出，其特征在于：

将具有将数值设定为数值串总和为零、且该数值串隔1相加之和为异号且绝对值相等的非对称型的滤波器系数的第1及第2单元滤波器，级联连接成整体的数值串为对称型，来构成基本滤波器，并通过级联连接多个该基本滤波器形成。

17.根据权利要求16所述的数字滤波器，其特征在于：

构成上述第1及第2单元滤波器的上述非对称型的滤波器系数，通过将给定的对称型数值串从中央分为两半、并进一步调整两半的数值串构成；

上述给定的对称型的数值串，将数值设定为该数值串的总和为零，且该数值串的隔1相加之和为异号且绝对值相等。

18.根据权利要求17所述的数字滤波器，其特征在于，上述给定的对称型数值串，由1，0，-9，16，-9，0，1的比率构成。

19.根据权利要求18所述的数字滤波器，其特征在于，构成上述第1及第2单元滤波器的上述非对称型的滤波器系数，由(1-N/8)，0，-(9-N/8)，8、以及8，-(9-N/8)，0，(1-N/8)的比率构成，其中，N是0≤N≤8。

20.根据权利要求12～19的任一项所述的数字滤波器，具备延迟机构，用于在与构成上述第1及第2单元滤波器的上述非对称型的滤波器系数相对应的各抽头之间，***n时钟量的延迟。

21.一种数字滤波器设计用程序，其特征在于，在计算机中执行与权利要求1～7的任一项所述的滤波器设计方法相关的处理顺序。

22.一种数字滤波器设计用程序，其特征在于，令计算机具备权利要求8～10的任一项所述的各机构的功能。

Images