CN1704940A - 基于主机板分隔平面层上的布线检查***及方法 - Google Patents
基于主机板分隔平面层上的布线检查***及方法 Download PDFInfo
- Publication number
- CN1704940A CN1704940A CN 200410027407 CN200410027407A CN1704940A CN 1704940 A CN1704940 A CN 1704940A CN 200410027407 CN200410027407 CN 200410027407 CN 200410027407 A CN200410027407 A CN 200410027407A CN 1704940 A CN1704940 A CN 1704940A
- Authority
- CN
- China
- Prior art keywords
- wiring
- line segment
- motherboard
- information
- violation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种基于主机板分隔平面层(Split Plane)上的布线检查***及方法,该***包括一计算机、一数据库及一连接。该计算机包括一可程序化布线检查装置,其用于创建一初步违规布线区域,获取该初步违规布线区域内的线段信息,将获取的线段按照该线段的起点及终点坐标进行排序,计算线段总长度,判断该线段总长度是否超过规格值,及返回一违规布线的错误信息及该违规布线的修改信息。该可程序化布线检查装置包括一违规布线区域创建模块、一线段信息获取模块、一线段排序模块、一线段长度计算模块及一标准布线判定模块。实施本发明,其可利用计算机***对主机板分隔平面层上的布线情况自动进行检查。
Description
【技术领域】
本发明涉及一种检查主机板布线正确性的***及方法,特别是关于一种检查基于主机板分隔平面层上布线的***及方法。
【背景技术】
印刷电路板(Printed Circuit Board,PCB)几乎会出现于每一种电子设备当中。如果在某件设备中有电子零件,那么它们都是镶嵌于大小各异的PCB上。PCB除了固定各种小零件外,其主要功能是提供各种零件的相互电气连接。随着电子设备越来越复杂,需要的零件也越来越多,PCB上的线路与零件也越来越密集。印刷电路板本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在其表面可以看到的细小线路材料是铜箔,原本铜箔是覆盖于整个电路板上的,而在制造过程中部份被蚀刻处理掉,留下部份就变成网状的细小线路。这些线路被称作导线(Conductor Pattern)或称布线(Layout),其用于提供PCB上零件的电路连接。
主机板一般是由多层PCB粘合组成,为了让主机板上各零件都能够拥有较合理的布线,其放置的位置应解决电磁兼容(EMC)问题。若没有按照EMC规格设计的电子设备,则很可能会散发出电磁能量,从而干扰附近电器。EMC对电磁干扰(EMI),电磁场(EMF)和射频干扰(RFI)等都有规定。这项规定可以确保该电器与附近其它电器的正常运作。EMC对一项设备散射或传导到另一项设备的能量有严格的限制,并且设计时要减少对外来EMF、EMI及RFI等的磁化率。也就是说,这项规定的目的就是要防止电磁能量进入或由装置散发出去。主机板内部的EMI相当于导体间的电流耗损,会随着频率上升而增强。由于主机板上回路电流不能穿过分隔平面层(Split Plane),在回路电流遇到Split时会避开Split而返回,在布线极为密集的主机板上,这种情况就可能会因为回路电流散发能量而引起EMI的问题。因此在设计主机板布线时应避免类似情况的发生。由于主机板是层分结构,而且在电源层(VCC)上存在着大量的Splits,因此对参照层面上Splits的考量是必不可少的。
为了减少主机板上的电磁干扰,保证主机板电子零件能够正常运作,因此需对主机板布线进行测试与检查。传统对主机板布线的检查一般都采用人工操作的方法,然而人工检查主机板布线存在着检查不精确的弊端,造成无法彻底解决主机板上的EMI问题,且需要花费大量的人力成本。为克服上述先前技术之不足,须提供一种主机板布线检查***及方法,其可针对在主机板分隔平面层上布线中可能引发EMI问题的各种因素通过计算机***自动进行检查,避免在主机板设计布线阶段可能存在引发EMI问题的各种隐患。从而提高对主机板布线检查的精确性,节约大量人力及生产成本,提升主机板的品质。
【发明内容】
本发明的主要目的在于提供一种基于主机板分隔平面层上的布线检查***及方法,其可利用计算机***对主机板上的布线情况自动进行检查,提高检查主机板布线的合理性,从而避免主机板上因高频电路中回路电流而引发EMI问题。
为达成上述发明目的,本发明提供一种基于主机板分隔平面层上的布线检查***。该***包括:一计算机、一数据库及一连接。其中,所述的计算机包括一可程序化布线检查装置。所述的可程序化布线检查装置是用于创建一初步违规布线区域,获取该初步违规布线区域内的一条违规线(Net)的线段(Segment)信息,根据该线段的起点及终点坐标将所获取的线段排序,计算线段总长度,判断线段总长度是否超过规格值,以及返回一违规布线的错误信息(DRC)及该违规线(Net)的修改信息。该可程序化布线检查装置包括:一违规布线区域创建模块是用于从布线规格储存区中获取布线的标准信息,并根据该布线标准信息在布线信息储存区中创建一初步违规布线区域;一线段信息获取模块是用于从初步违规布线区域内获取线段信息,例如该线段的ID号、布线间距、布线宽度、起点坐标及终点坐标等信息;一线段排序模块是用于根据所获取的线段起点及终点坐标将线段排序;一线段长度计算模块是用于将线段的长度相加得一线段总长度;及一标准布线判定模块是用于将线段总长度与储存于布线规格储存区中的布线规格值进行比对,判断该违规布线区域内的布线是否合格。所述的数据库在逻辑上被分割为一布线规格储存区及一布线信息储存区。布线规格储存区是用于储存预先规定主机板布线的标准规格信息;布线信息储存区是用于储存在主机板布线设计阶段定义的布线信息。所述的连接是为计算机与数据库提供一本地链接,其为布线信息提供一信息流通道。
本发明还提供一种基于主机板分隔平面层上的布线检查方法,其通过计算机***中一可程序化布线装置对主机板分隔平面层(Split Plane)上的布线情况自动进行检查,该方法包括如下步骤:(a)违规布线区域创建模块获取布线的标准信息,并根据该布线标准信息创建初步违规布线区域;(b)线段信息获取模块从违规布线区域内获取一条违规线(Net)上的线段信息;(c)线段排序模块根据线段的起点及终点坐标将该线段排序;(d)线段信息获取模块判断该条线(Net)上的线段是否获取完毕;(e)线段长度计算模块计算每一条线段长度,并将所有计算出的线段长度相加得一线段总长度;(f)标准布线判定模块判断该线段总长度是否超过布线规格值,若线段总长度小于或等于布线规格值,则***接受该布线信息;若线段总长度大于布线规格值,则***返回一布线错误信息或该条违规线(Net)的修改信息。
通过实施本发明,其可利用计算机***对主机板分隔平面层上的布线情况自动进行检查,提高检查主机板布线的合理性,从而避免主机板上因高频电路中回路电流而引发EMI问题。
【附图说明】
图1是本发明基于主机板分隔平面层上的布线检查***的硬件架构图。
图2是主机板分隔平面层上的布线结构示意图。
图3是本发明基于主机板分隔平面层上的布线检查***的可程序化布线检查装置的功能模块图。
图4是本发明基于主机板分隔平面层上的布线检查方法的作业流程图。
【具体实施方式】
如图1所示,是本发明基于主机板分隔平面层上的布线检查***的硬件架构图。该基于主机板分隔平面层上的布线检查***包括一计算机1、一数据库2及一连接3,计算机1通过连接3与数据库2相连接。该计算机1主要包括一可程序化布线检查装置10,其用于检查主机板分隔平面层(Split Plane)上的布线信息,创建一初步违规布线区域,获取线段信息,根据线段的起点坐标及终点坐标将线段排序,计算线段总长度,以及判断线段总长度是否超过规格值。数据库2在逻辑上分割为一布线规格储存区21及一布线信息储存区22。其中,布线规格储存区21是用于储存预先规定主机板布线的标准规格信息,例如标准布线的布线间距、布线宽度、起点坐标及终点坐标等信息;布线信息储存区22是用于储存在主机板布线设计阶段定义的对各布线的信息,该布线信息是由设计人员在设计主机板布线时便给布线信息的一个定义,其包括布线的ID号、布线间距、布线宽度、起点坐标及终点坐标等信息。连接3是一种数据库连接,如开放式数据库连接(Open Database Connectivity,ODBC),或者Java数据库连接(Java Database Connectivity,JDBC)等。连接3为计算机1与数据库2之间提供一布线信息流通道。
如图2所示,是主机板分隔平面层上的布线结构示意图。主机板4由多层PCB板40粘合组成。在检查主机板4的布线情况时一般需检查的对象为PCB板40上的多条线(Net)401、分隔平面层(Split Plane)402及电压相同区域(Shape)403。每一条线(Net)401由多条线段(Segment)4010组成,其一般存在于信号层。检查分隔平面层(Split Plane)402一般需检查的对象为两个Shape间缝隙(Moat)4021、PCB板上蚀刻区域(Void)4022及PCB板边缘(Board Edge)4023。布线间距是指PCB板40上的线401与PCB板上各检查对象:两个Shape间缝隙(Moat)4021、PCB板上蚀刻区域(Void)4022及PCB板边缘(Board Edge)4023之间的距离。一般不合格的PCB板40上被分化为合格布线区域及违规布线区域。所述的合格布线区域是指PCB板40的布线401符合布线标准,例如布线的布线间距、布线宽度、起点坐标及终点坐标均符合布线标准;反之,所述的违规布线区域是指PCB板40的布线401不符合布线标准,其可能会由高频电路的回路电流而引发EMI问题,从而影响主机板4的品质。
如图3所示,是本发明基于主机板分隔平面层上的布线检查***的可程序化布线检查装置的功能模块图。可程序化布线检查装置10是用于根据布线标准信息创建初步违规布线区域,获取初步违规布线区域内的线段信息,根据获取的线段起点坐标及终点坐标将线段排序,计算线段总长度,判断线段总长度是否超过规格值,以及返回一违规布线的错误信息及该布线的修改信息。该可程序化布线检查装置10包括一违规布线区域创建模块101、一线段信息获取模块102、一线段排序模块103、一线段长度计算模块104及一标准布线判定模块105。其中,违规布线区域创建模块101是用于从数据库2的布线规格储存区21中获取布线的标准信息,并根据该布线标准信息在布线信息储存区22中创建初步违规布线区域;线段信息获取模块102是用于从违规布线区域内获取违规线(Net)401的线段(Segment)4010的ID号,然后根据该ID号获取该线段(Segment)4010的其它信息,例如该线段的布线间距、布线宽度、起点坐标及终点坐标等信息;线段排序模块103是用于对所获取的线段(Segment)4010按其起点坐标及终点坐标进行排序,以便获取连续的下一段线段(Segment)4010;线段长度计算模块104是用于根据线(Net)401上的每一段线段(Segment)4010的起点坐标及终点坐标计算线该线段(Segment)4010长度,并将该线(Net)401上所有线段(Segment)4010长度相加得一线段总长度;以及标准布线判定模块105是用于将线段总长度与储存于布线规格储存区21中的布线规格值进行比对。若线段总长度小于或等于布线规格值,说明该违规布线区域内的该条线(Net)401为合格布线,则***接受该布线信息;若线段总长度大于布线规格值,说明该违规布线区域内的该条线(Net)401为不合格布线,则***返回该违规线(Net)401的错误信息(DRC)及该条违规线(Net)401的修改信息。
如图4所示,是本发明基于主机板分隔平面层上的布线检查方法的作业流程图。可程序化布线检查装置10通过计算每一条违规线(Net)401上线段总长度,并将线段总长度与储存于布线规格储存区21中的布线规格值进行比对来确定主机板4上PCB板40的各个检查对象与每一条线(Net)401之间的布线间距是否合格,从而达到检查主机板4上PCB板40布线是否合格的目的。该PCB板40上各个检查对象包括分隔平面层(Split Plane)402及电压相同区域(Shape)403。该分隔平面层(Split Plane)402的检查对象还包括两个Shape间缝隙(Moat)4021、PCB板上蚀刻区域(Void)4022及PCB板边缘(Board Edge)4023。可程序化布线检查装置10的违规布线区域创建模块101从数据库2的布线规格储存区21中获取布线的标准信息(步骤S100)后,根据该布线标准信息在布线信息储存区22中创建一初步违规布线区域(步骤S101)。线段信息获取模块102从初步违规布线区域内获取一条违规线(Net)401上的线段(Segment)4010的ID号,并根据该ID号获取该违规线段的其它信息,例如该线段的布线间距、布线宽度、起点坐标及终点坐标等信息(步骤S102)。线段排序模块103将所获取的线段(Segment)4010按该线段的起点及终点坐标进行排序(步骤S103),以便线段信息获取模块102从该条违规线(Net)401上获得下一段连续的线段(Segment)4010。线段信息获取模块102根据违规线段的ID号判断该条违规线(Net)401上的所有线段(Segment)4010是否获取完毕(步骤S104),若该条Net上的线段未获取完毕,则转向步骤S102,线段信息获取模块102继续从违规布线区域内获取该条线(Net)401上线段(Segment)4010的信息;若该条Net上的违规线段已获取完毕,则线段长度计算模块104根据线段(Segment)4010的起点坐标及终点坐标计算每一段线段的长度,并将计算出的该条违规线(Net)401上所有线段(Segment)4010的长度相加得一线段总长度(步骤S105)。标准布线判定模块105判断线段总长度是否超过规格值(步骤S106),即将线段总长度与储存于布线规格储存区21中的布线规格值进行比对。若线段总长度小于或等于布线规格值,说明该违规布线区域内的该条线(Net)401为合格布线,则***接受该布线信息;若线段总长度大于布线规格值,说明该违规布线区域内的该条线(Net)401为不合格布线,则***返回一布线错误信息(DRC)及该条线(Net)401的修改信息(步骤S107),从而检查完主机板4分隔平面层上的一条线(Net)401的布线情况。接着可程序化布线检查装置10按照上述流程作业方法继续检查分隔平面层上其它线(Net)的布线情况。
Claims (10)
1.一种基于主机板分隔平面层上的布线检查***,其通过一计算机连接一数据库,该基于主机板分隔平面层上的布线检查***可利用计算机***对主机板分隔平面层(Split Plane)上的布线情况自动进行检查,其特征在于:
所述的数据库在逻辑上分割为:
一布线规格储存区,其用于储存预先规定主机板布线的标准规格信息;及
一布线信息储存区,其用于储存在主机板布线设计阶段定义的布线信息;
所述的计算机包括一可程序化布线检查装置,该可程序化布线检查装置包括:
一违规布线区域创建模块,其用于从数据库的布线规格储存区中获取布线的标准信息,并根据该布线标准信息于布线信息储存区中创建一初步违规布线区域;
一线段信息获取模块,其用于从所述的初步违规布线区域内获取线段信息;
一线段排序模块,其用于对所获取的线段按照该线段的起点及终点坐标进行排序;
一线段长度计算模块,其是用于计算获取的每一线段的长度,并将所有计算出的线段长度相加得一线段总长度;
一标准布线判定模块,其是用于将上述线段总长度与储存于数据库的布线规格储存区中的布线规格值进行比对;
所述的连接,其为所述的计算机与数据库提供一本地连接,为布线信息提供一信息流通道。
2.如权利要求1所述的基于主机板分隔平面层上的布线检查***,其特征在于,所述的主机板是由多层印刷电路板(PCB)粘合组成。
3.如权利要求1所述的基于主机板分隔平面层上的布线检查***,其特征在于,所述的线段信息是指线段的ID号、布线间距、布线宽度、起点坐标及终点坐标信息。
4.如权利要求1所述的基于主机板分隔平面层上的布线检查***,其特征在于,所述的主机板分隔平面层(Split Plane)上的检查对象包括两个电压相同区域之间的缝隙(Moat)、PCB板上蚀刻区域(Void)及PCB板边缘(Board Edge)。
5.一种基于主机板分隔平面层上的布线检查方法,可利用计算机***对主机板的分隔平面层(Split Plane)上的布线情况自动进行检查,其特征在于,该方法包括如下步骤:
获取布线的标准信息;
根据获取的布线标准信息创建一初步违规布线区域;
在上述初步违规布线区域内获取每一条违规线(Net)的线段(Segment)信息;
将获取的线段按照该线段的起点坐标及终点坐标进行排序;
计算获取的每一线段长度,并将所有计算出的线段长度相加得一线段总长度;
判断线段总长度是否超过一布线规格值。
6.如权利要求5所述的基于主机板分隔平面层上的布线检查方法,其特征在于,所述的判断线段总长度是否超过布线规格值还包括一步骤:若线段总长度小于或等于布线规格值,则***接受该布线信息。
7.如权利要求5所述的基于主机板分隔平面层上的布线检查方法,其特征在于,所述的判断线段总长度是否超过布线规格值还包括一步骤:若线段总长度大于布线规格值,则***返回一布线错误信息(DRC)以及该条违规线(Net)的修改信息。
8.如权利要求5所述的基于主机板分隔平面层上的布线检查方法,其特征在于,所述的线段信息是指线段的ID号、布线间距、布线宽度、起点坐标及终点坐标信息。
9.如权利要求5所述的基于主机板分隔平面层上的布线检查方法,其特征在于,所述的计算获取的每一线段长度的方法为:根据该违规线段的起点坐标及终点坐标来计算出每一违规线段长度。
10.如权利要求5所述的基于主机板分隔平面层上的布线检查方法,其特征在于,所述的检查布线间距的方法为:通过判断计算出的线段总长度是否超过所述的布线规格值来检查布线间距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410027407 CN1704940A (zh) | 2004-05-26 | 2004-05-26 | 基于主机板分隔平面层上的布线检查***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410027407 CN1704940A (zh) | 2004-05-26 | 2004-05-26 | 基于主机板分隔平面层上的布线检查***及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1704940A true CN1704940A (zh) | 2005-12-07 |
Family
ID=35577263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410027407 Pending CN1704940A (zh) | 2004-05-26 | 2004-05-26 | 基于主机板分隔平面层上的布线检查***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1704940A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789033A (zh) * | 2009-01-26 | 2010-07-28 | 新思科技有限公司 | 用于在物理验证期间管理违例和错误分类的方法和设备 |
CN111353270A (zh) * | 2020-02-26 | 2020-06-30 | 上海柏楚数控科技有限公司 | 自动检查走线的处理方法、装置、电子设备与存储介质 |
-
2004
- 2004-05-26 CN CN 200410027407 patent/CN1704940A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789033A (zh) * | 2009-01-26 | 2010-07-28 | 新思科技有限公司 | 用于在物理验证期间管理违例和错误分类的方法和设备 |
CN101789033B (zh) * | 2009-01-26 | 2014-06-04 | 新思科技有限公司 | 用于在物理验证期间管理违例和错误分类的方法和设备 |
CN111353270A (zh) * | 2020-02-26 | 2020-06-30 | 上海柏楚数控科技有限公司 | 自动检查走线的处理方法、装置、电子设备与存储介质 |
CN111353270B (zh) * | 2020-02-26 | 2023-08-11 | 上海柏楚数控科技有限公司 | 自动检查走线的处理方法、装置、电子设备与存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6564355B1 (en) | System and method for analyzing simultaneous switching noise | |
CN111278227B (zh) | 一种SMT32***主板PCB Layout布局布线的方法 | |
Labussière-Dorgan et al. | Modeling the electromagnetic emission of a microcontroller using a single model | |
US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
US20080022252A1 (en) | Method of designing semiconductor integrated circuit, designing apparatus, semiconductor integrated circuit system, semiconductor integrated circuit mounting substrate, package and semiconductor integrated circuit | |
WO2005081142A1 (ja) | 素子配置チェック装置とプリント基板設計装置 | |
US7657853B2 (en) | Verification apparatus, design verification method, and computer aided design apparatus | |
US7533005B2 (en) | System and method for checking a reference plane of a signal trace in a PCB | |
CN114266219B (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
US20070180420A1 (en) | Designing a circuit apparatus with multiple propagation speeds of signals | |
CN101430722A (zh) | 测试点布设检测方法 | |
CN1704940A (zh) | 基于主机板分隔平面层上的布线检查***及方法 | |
Blackwell | Circuit boards | |
CN1707484A (zh) | 主机板上横跨裂缝的布线检查***及方法 | |
TW200538919A (en) | System and method for checking split plane of motherboard layout | |
JP2004157889A (ja) | 電子回路特性解析コンピュータプログラム及び特性解析方法 | |
JPH06203102A (ja) | プリント配線基板の設計方法 | |
Silvestre Bergés et al. | Printed Circuit Board (PCB) design process and fabrication | |
CN117151032B (zh) | 基于Kelvin的ATE检测PCB板的测试方法 | |
JPH10326300A (ja) | 配線板設計装置 | |
CN114567973B (zh) | 一种cqfp芯片自带非金属化通孔的pcb封装方法 | |
OKANO et al. | EMC Design Evaluation and Simulation Technologies to Support Noise-Tolerant Semiconductor Product Design | |
CN111929495B (zh) | 一种内存功耗测试装置、***及其应用方法 | |
JPH11259551A (ja) | プリント基板部品配置・配線cad装置 | |
CN114355153A (zh) | 芯片性能测试治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |