CN1700313A - 可扩展晶片连接脚位的方法及晶片、记忆体晶片 - Google Patents
可扩展晶片连接脚位的方法及晶片、记忆体晶片 Download PDFInfo
- Publication number
- CN1700313A CN1700313A CN 200410042445 CN200410042445A CN1700313A CN 1700313 A CN1700313 A CN 1700313A CN 200410042445 CN200410042445 CN 200410042445 CN 200410042445 A CN200410042445 A CN 200410042445A CN 1700313 A CN1700313 A CN 1700313A
- Authority
- CN
- China
- Prior art keywords
- wafer
- interface
- command
- pin position
- connecting pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明是关于一种可扩展晶片连接脚位的方法及晶片、记忆体晶片,是应用第一晶片的第一接口,来传送将由其第二接口传送的命令,并在第二晶片接收第一接口所传送的命令时,将命令解码后自第二晶片的连接脚位传送,达成扩展第一晶片脚位的目的。由于第二晶片是为低脚位的晶片,因此,可在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路封装成本。
Description
技术领域
本发明涉及一种***单晶片(system on chip,简称SOC),特别是涉及一种可扩展晶片连接脚位的方法及晶片(METHOD AND CHIPS BEING ABLE TOEXPAND I/O PINS OF CHIP)、记忆体晶片。
背景技术
随着***单晶片设计理念的发展盛行,集成电路的功能也随之日趋强大而复杂。为了将诸多功能集合在同一晶片(晶片即为芯片,以下均称为晶片)上,使得晶片的输出入接脚(I/O pins)数目也日益地增加。由于高脚位集成电路的封装成本十分昂贵,以致集成电路封装所占制造成本的比例也日益上升,因此不得不将集成电路的封装成本重新列入设计成本来考量。
为了要克服接脚不足的问题,除了可以增加接脚数目之外,通常是在特定接口上,应用多功能接脚来降低晶片所需的接脚数目。例如,英特尔(Intel)便提出一种LPC(low pin count)接口,因为能够有效地减少闪存(闪存即为快闪记忆体,以下均称为闪存)接口的接脚数目,而广为业界所采用。然而,此种作法虽然可以减少特定接口上所需的接脚数目,但是却无法解决新增接口所需扩展脚位的问题,以致仍得选择高脚位的集成电路的封装,而无法降低成本。
由此可见,上述现有的可扩展晶片连接脚位的方法及晶片在方法与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决可扩展晶片连接脚位的方法及晶片存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,此显然是相关业者急欲解决的问题。
有鉴于上述现有的可扩展晶片连接脚位的方法及晶片、记忆体晶片存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新的可扩展晶片连接脚位的方法及晶片,能够有效改进一般现有的可扩展晶片连接脚位的方法及晶片、记忆体晶片,使其更具有实用性。经过不断的研究、设计,并经反复试作及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有的可扩展晶片连接脚位的方法及晶片存在的缺陷,而提供一种新的可扩展晶片连接脚位的方法及晶片,所要解决的技术问题是使其可将第一晶片所需扩展的脚位,移至第二晶片上,以在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路封装成本,从而更加适于实用,且具有产业上的利用价值。
本发明的另一目的在于,克服现有的记忆体晶片存在的缺陷,而提供一种新型结构的记忆体晶片,所要解决的技术问题是解决新增界面需要扩展脚位的问题,以在微幅或不增加集成电路封装成本的条件下,大幅地降低集成电路封装成本,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种可扩展晶片连接脚位的方法,其适于利用一第一晶片的一第一接口,来将该第一晶片的一第二接口的连接脚位,移至一第二晶片上,其包括以下步骤:该第一晶片使将由该第二接口传送的一第二接口命令,编码为可由该第一接口传送的一第一接口命令,以自该第一接口传送;以及该第二晶片接收该第一接口命令,并将该第一接口命令解码为该第二接口命令,以自该第二晶片的连接脚位传送。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可扩展晶片连接脚位的方法,其中所述的第一晶片为一影音光碟(影音光碟即为激光视盘,以下均称为影音光碟)播放晶片。
前述的可扩展晶片连接脚位的方法,其中所述的第二晶片为一记忆体晶片。
前述的可扩展晶片连接脚位的方法,其中所述的第一接口为一地址/资料总线。
前述的可扩展晶片连接脚位的方法,其中所述的第二接口为一通用输出入埠。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种可扩展晶片连接脚位的晶片,其包括:一核心逻辑;一多工电路(多工电路即为多任务电路,以下均称为多工电路);一控制器,耦接于该核心逻辑及该多工电路,用以接收该核心逻辑的要求(要求即为指令,以下均称为要求),以传送一第一接口命令;一命令编码器,耦接该核心逻辑及该多工电路,用以接收该核心逻辑的一第二接口命令,并将该第二接口命令编码为该第一接口命令传送;以及一仲裁器,耦接该核心逻辑及该多工电路,用以控制该多工电路,以选择传送该控制器或该命令编码器的该第一接口命令。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可扩展晶片连接脚位的晶片,其中所述的核心逻辑是为一影音光碟播放逻辑。
前述的可扩展晶片连接脚位的晶片,其中所述的控制器是为一记忆体控制器。
前述的可扩展晶片连接脚位的晶片,其中所述的第一接口命令是为一记忆体存取命令。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种记忆体晶片,其包括:一记忆电路;一位址解码器(位址解码器即为地址解码器,以下均称为位址解码器),耦接该记忆电路,用以接收一记忆体存取命令,并依据该记忆体存取命令的存取地址,来传送该记忆体存取命令;以及一命令解码器,耦接该位址解码器,用以解码该记忆体存取命令,以自一第二接口传送。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体晶片,其中所述的第二接口为一通用输出入埠。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,为了达到前述发明目的,本发明的主要技术内容如下:
本发明提供一种可扩展晶片连接脚位的方法,其可适于利用第一晶片的第一接口,来将第一晶片的第二接口的连接脚位,移至第二晶片上。此可扩展晶片连接脚位的方法包括以下步骤:第一晶片将欲由第二接口传送的第二接口命令,编码为可由第一接口传送的第一接口命令,以自第一接口传送;以及第二晶片接收第一接口命令,并将第一接口命令解码为第二接口命令,以自第二晶片的连接脚位传送。
其中,第一晶片为影音光碟播放晶片,而第二晶片为记忆体晶片。
其中,第一接口为地址/资料总线,而第二接口为通用输出入端口。
应用前述方法,本发明也提供一种可扩展晶片连接脚位的晶片,其包括:核心逻辑、多工电路、控制器、命令编码器及仲裁器。其中,控制器耦接核心逻辑及多工电路,用以接收核心逻辑的要求,以传送第一接口命令。命令编码器耦接核心逻辑及多工电路,用以接收核心逻辑的第二接口命令,并将第二接口命令编码为第一接口命令传送。而仲裁器也耦接核心逻辑及多工电路,用以控制多工电路,以选择传送控制器或命令编码器的第一接口命令。
在一实施例中,此可扩展晶片连接脚位的晶片的核心逻辑,为影音光碟播放逻辑。
在一实施例中,此可扩展晶片连接脚位的晶片的控制器,为记忆体控制器。
在一实施例中,此可扩展晶片连接脚位的晶片的第一接口命令,是记忆体存取命令。
此外,本发明还提供一种记忆体晶片,其包括:记忆电路、位址解码器及命令解码器。其中,位址解码器耦接记忆电路,用以接收记忆体存取命令,并依据记忆体存取命令的存取地址,来传送记忆体存取命令。而命令解码器则耦接位址解码器,用以解码记忆体存取命令,以自第二接口来传送。
在一实施例中,此记忆体晶片的第二接口,是为通用输出入埠。
由上述说明中可知,应用本发明所提供的一种可扩展晶片连接脚位的方法及晶片,则可将第一晶片所需扩展的脚位,移至第二晶片上。因此,可在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路的封装成本。
经由上述可知,本发明是关于一种可扩展晶片连接脚位的方法及其晶片,其是应用第一晶片的第一接口,来传送将由其第二接口传送的命令,并在第二晶片接收第一接口所传送的命令时,将命令解码后自第二晶片的连接脚位传送,达成扩展第一晶片脚位的目的。由于第二晶片是为低脚位的晶片,因此可在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路封装成本。
借由上述技术方案,本发明可扩展晶片连接脚位的方法及晶片、记忆体晶片至少具有下列优点:
(1)本发明可扩展晶片连接脚位的方法及晶片、记忆体晶片可达成扩展第一晶片脚位的目的。
(2)本发明可扩展晶片连接脚位的方法及晶片、记忆体晶片可在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路封装成本。
(3)本发明可扩展晶片连接脚位的方法及晶片、记忆体晶片可例如是适用于影音光碟播放机中。
综上所述,本发明特殊的可扩展晶片连接脚位的方法及晶片、记忆体晶片,可将第一晶片所需扩展的脚位,移至第二晶片上,以在微幅或不增加第二晶片所需集成电路封装成本的条件下,大幅地降低第一晶片所需集成电路封装成本。其具有上述诸多的优点及实用价值,并在同类方法及结构中未见有类似的设计公开发表或使用而确属创新,其不论在方法上、结构上或功能上皆有较大的改进,在技术上有较大进步,并产生了好用及实用的效果,且较现有的可扩展晶片连接脚位的方法及晶片、记忆体晶片具有增进的多项功效,从而更加适于实用,而具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是一种典型的影音光碟播放机***的方块示意图。
图2是根据本发明较佳实施例的影音光碟播放机***的方块示意图。
110、210:影音光碟播放晶片 120:动态随机存取记忆体
130:只读存储器 140:光碟控制器(光盘控制器)
150:微处理器 160:电视讯号编码器
170:音讯数位类比转换器 180:前面板
211:核心逻辑 212:多工电路(多任务电路)
213:控制器 214:命令编码器
215:仲裁器 220:记忆体晶片(内存芯片)
221:记忆电路 222:位址解码器
223:命令解码器
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的可扩展晶片连接脚位的方法及晶片其具体实施方式、方法、步骤、结构、特征及其功效,详细说明如后。
例如在影音光碟播放机***中,除了有担任主要功能的***单晶片之外,通常也会有如ROM与DRAM等记忆体,或是有如液晶显示器与步进马达驱动晶片等其它装置的***辅助晶片,来实现整个***的功能。这是因为高密度或特殊记忆体、高电压大电流等的集成电路,与一般***单晶片设计中最常用的标准逻辑集成电路制造程序,是难以整合在同一片晶圆上的。
由于***的***辅助晶片通常有接脚数少、封装成本便宜等特性,因此,本发明所提供的一种可扩展晶片连接脚位的方法及晶片,是在***主要晶片及***辅助晶片上,各置入一份编/解码电路,并通过例如是地址/资料总线等典型的接口,来传输扩展晶片连接脚位所需要的命令与数据,以将***主要晶片所需扩展的脚位,移至***辅助晶片上,达成在微幅或不增加***辅助晶片所需集成电路封装成本的条件下,大幅地降低***主要晶片所需的集成电路封装成本的目的。以下将以一实例来说明,以利于了解其主要原理。
请参阅图1所示,是典型的影音光碟播放机***方块示意图。图中,该典型的影音光碟播放机***,除了担任主要功能的影音光碟播放晶片(激光视盘播放芯片)110之外,也包括经由地址/资料总线或通用输出入端口(GPIO)等不同接口连接的动态随机存取记忆体(DRAM)(动态随机存取内存)120、只读存储器(ROM)130、光碟控制器140(光碟控制器即为光盘控制器,以下均称为光碟控制器)、微处理器150、电视讯号编码器160、音讯数位类比转换器170(音讯数位类比转换器即为音讯数字模拟转换器,以下均称为音讯数位类比转换器)及前面板180等***辅助晶片。由于影音光碟播放晶片110必须同时提供与动态随机存取记忆体(DRAM)120、只读存储器(ROM)130、光碟控制器140、微处理器150、电视讯号编码器160、音讯数位类比转换器170及前面板180等***辅助晶片的连接脚位,导致其连接脚位数量庞大,而大幅提高了封装成本。
请参阅图2所示,是根据本发明较佳实施例的影音光碟播放机***方块示意图。图中,该影音光碟播放机***除了担任主要功能的影音光碟播放晶片210之外,也示出了经由地址/资料总线230连接的记忆体晶片(内存芯片)220,并将图1中例如是连接前面板180的通用输出入埠(GPIO)的连接脚位移至记忆体晶片220上,以减少影音光碟播放晶片210所需的脚位数,降低影音光碟播放晶片210的集成电路封装成本。
例如,假设影音光碟播放晶片210采用的包装是为256脚位的QFP包装,而记忆体晶片220采用的包装为32脚位的TSOP包装,且影音光碟播放晶片210的通用输出入埠(GPIO)的连接脚位共16根接脚,则重新安排的包装型式为影音光碟播放晶片210采用240脚位的QFP包装,而记忆体晶片220采用48脚位的TSOP包装。虽然整体的接脚总数没有下降,但是由于总体的封装成本降低了,所以可以达到降低集成电路封装成本的效果。其中,记忆体晶片220可以是动态随机存取记忆体(DRAM)、SDRAM、只读存储器(ROM)、OTP RAM、MTP RAM、EPROM、或闪存等非挥发型记忆体。
为参阅图2所示,该影音光碟播放晶片210,其包括:具有影音光碟播放逻辑功能的核心逻辑211、多工电路(多任务电路)212、具有记忆体控制功能的控制器213、命令编码器214以及仲裁器215。其中,控制器213耦接核心逻辑211及多工电路212,用以接收核心逻辑211的要求,以经由如地址/资料总线230的接口,来传送例如是记忆体存取命令的第一接口命令。命令编码器214耦接核心逻辑211及多工电路212,用以接收核心逻辑211欲经由通用输出入埠(GPIO)传送的第二接口命令,并将第二接口命令编码为记忆体存取命令经由地址/资料总线230传送。而仲裁器215也耦接核心逻辑211及多工电路212,用以控制多工电路212,选择经由地址/资料总线230,来传送控制器213或命令编码器214产生的记忆体存取命令。
另外,图2中的记忆体晶片220,其包括记忆电路221、位址解码器(地址译码器)222以及命令解码器(命令译码器)223。其中,位址解码器222耦接记忆电路221,用以接收来自地址/资料总线230的记忆体存取命令,并依据记忆体存取命令的存取地址,来传送记忆体存取命令。例如,当记忆体存取命令的存取地址是落在记忆电路221的寻址范围内时,将记忆体存取命令传送至记忆电路221,以存取记忆电路221中的数据。而当记忆体存取命令的存取地址没有落在记忆电路221的寻址范围时,则将记忆体存取命令传送至命令解码器223,此时,命令解码器223会解码所接收的记忆体存取命令,并将解所得的命令经由如图中的通用输出入端口(GPIO)的接口来传送。
综上所述,本发明所提供的一种可扩展晶片连接脚位的方法,是适于利用例如是影音光碟播放晶片的第一晶片的地址/资料总线接口,来将影音光碟播放晶片的通用输出入端口接口的连接脚位,移至例如是记忆体晶片的第二晶片上,以在微幅或不增加记忆体晶片所需集成电路封装成本的条件下,大幅地降低影音光碟播放晶片所需集成电路的封装成本。此可扩展晶片连接脚位的方法归纳如下:第一晶片将欲由通用输出入端口接口传送的第二接口命令,编码为可由地址/资料总线接口传送的第一接口命令,以自地址/资料总线接口传送;以及第二晶片接收第一接口命令,并将第一接口命令解码为第二接口命令,以自第二晶片的连接脚位传送。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (11)
1、一种可扩展晶片连接脚位的方法,适于利用一第一晶片的一第一接口,来将该第一晶片的一第二接口的连接脚位,移至一第二晶片上,其特征在于其包括以下步骤:
该第一晶片使将由该第二接口传送的一第二接口命令,编码为可由该第一接口传送的一第一接口命令,以自该第一接口传送;以及
该第二晶片接收该第一接口命令,并将该第一接口命令解码为该第二接口命令,以自该第二晶片的连接脚位传送。
2、根据权利要求1所述的可扩展晶片连接脚位的方法,其特征在于其中所述的第一晶片为一影音光碟播放晶片。
3、根据权利要求1所述的可扩展晶片连接脚位的方法,其特征在于其中所述的第二晶片为一记忆体晶片。
4、根据权利要求1所述的可扩展晶片连接脚位的方法,其特征在于其中所述的第一接口为一地址/资料总线。
5、根据权利要求1所述的可扩展晶片连接脚位的方法,其特征在于其中所述的第二接口为一通用输出入埠。
6、一种可扩展晶片连接脚位的晶片,其特征在于其包括:
一核心逻辑;
一多工电路;
一控制器,耦接于该核心逻辑及该多工电路,用以接收该核心逻辑的要求,以传送一第一接口命令;
一命令编码器,耦接该核心逻辑及该多工电路,用以接收该核心逻辑的一第二接口命令,并将该第二接口命令编码为该第一接口命令传送;以及
一仲裁器,耦接该核心逻辑及该多工电路,用以控制该多工电路,以选择传送该控制器或该命令编码器的该第一接口命令。
7、根据权利要求6所述的可扩展晶片连接脚位的晶片,其特征在于其中所述的核心逻辑是为一影音光碟播放逻辑。
8、根据权利要求6所述的可扩展晶片连接脚位的晶片,其特征在于其中所述的控制器是为一记忆体控制器。
9、根据权利要求6所述的可扩展晶片连接脚位的晶片,其特征在于其中所述的第一接口命令是为一记忆体存取命令。
10、一种记忆体晶片,其特征在于其包括:
一记忆电路;
一位址解码器,耦接该记忆电路,用以接收一记忆体存取命令,并依据该记忆体存取命令的存取地址,来传送该记忆体存取命令;以及
一命令解码器,耦接该位址解码器,用以解码该记忆体存取命令,以自一第二接口传送。
11、根据权利要求10所述的记忆体晶片,其特征在于其中所述的第二接口为一通用输出入埠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100424452A CN100454395C (zh) | 2004-05-21 | 2004-05-21 | 可扩展芯片连接脚位的方法及其芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100424452A CN100454395C (zh) | 2004-05-21 | 2004-05-21 | 可扩展芯片连接脚位的方法及其芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1700313A true CN1700313A (zh) | 2005-11-23 |
CN100454395C CN100454395C (zh) | 2009-01-21 |
Family
ID=35476340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100424452A Expired - Fee Related CN100454395C (zh) | 2004-05-21 | 2004-05-21 | 可扩展芯片连接脚位的方法及其芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100454395C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116303191A (zh) * | 2023-05-15 | 2023-06-23 | 芯耀辉科技有限公司 | 一种晶片到晶片接口互联的方法、设备及介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62158356A (ja) * | 1986-01-07 | 1987-07-14 | Toshiba Corp | 機能拡張用lsi |
CN2582295Y (zh) * | 2002-11-22 | 2003-10-22 | 青岛海信电器股份有限公司 | 电视机用端口扩展电路 |
-
2004
- 2004-05-21 CN CNB2004100424452A patent/CN100454395C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116303191A (zh) * | 2023-05-15 | 2023-06-23 | 芯耀辉科技有限公司 | 一种晶片到晶片接口互联的方法、设备及介质 |
CN116303191B (zh) * | 2023-05-15 | 2023-09-15 | 芯耀辉科技有限公司 | 一种晶片到晶片接口互联的方法、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN100454395C (zh) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200341838A1 (en) | Encoding data in a modified-memory system | |
US7379380B2 (en) | Low power multi-chip semiconductor memory device and chip enable method thereof | |
CN1519853A (zh) | 用于降低单片直流电流的片上终接电路、方法及存储*** | |
CN1825479A (zh) | 改进的双数据速率ⅱ型动态随机存取存储器数据通路 | |
CN1113365C (zh) | 实现数据的读修改写操作的方法和电路以及半导体存储器 | |
CN1555561A (zh) | 电力装置间安全数据沟通的概念 | |
CN1591683A (zh) | 数据输出驱动器 | |
CN1777293A (zh) | 移动广播接收机的视频解码*** | |
CN1917079A (zh) | 非混合型存储器控制器和混合型存储器间的封装电路和方法 | |
CN1707664A (zh) | 显示设备、方法和计算机*** | |
CN1819554A (zh) | 数据处理***及其数据接口连接方法 | |
CN1700313A (zh) | 可扩展晶片连接脚位的方法及晶片、记忆体晶片 | |
CN1234116C (zh) | 具有共用存储器存取装置的光盘控制芯片与其存储器存取方法 | |
CN1534684A (zh) | 非易失性存储器 | |
CN1767065A (zh) | 用于减低噪声的数据输出驱动器 | |
CN1725841A (zh) | 数字视频储存装置及储存数字视频数据的方法 | |
CN1148249A (zh) | 具有低功率消耗的同步半导体存贮装置 | |
US7296102B2 (en) | Method and chip to expand pins of the chip | |
CN1914807A (zh) | 编码解码装置 | |
CN1098528A (zh) | 并行数据传送电路 | |
CN2842656Y (zh) | 具有转为mp3文件功能的cd播放机 | |
CN1787110A (zh) | 一种实现接口的方法和装置 | |
CN1734670A (zh) | 同步动态随机存取存储器的数据交换电路与方法 | |
CN1889031A (zh) | 一种支持外部存储器接口模式转换的装置和方法 | |
CN1873910A (zh) | ***芯片封装单元及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090121 Termination date: 20160521 |
|
CF01 | Termination of patent right due to non-payment of annual fee |