CN1674154B - 时钟停止检测器 - Google Patents
时钟停止检测器 Download PDFInfo
- Publication number
- CN1674154B CN1674154B CN2005100592433A CN200510059243A CN1674154B CN 1674154 B CN1674154 B CN 1674154B CN 2005100592433 A CN2005100592433 A CN 2005100592433A CN 200510059243 A CN200510059243 A CN 200510059243A CN 1674154 B CN1674154 B CN 1674154B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- signal
- capacitor
- clock
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000004044 response Effects 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000009849 deactivation Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 3
- 238000004891 communication Methods 0.000 description 8
- 238000004321 preservation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920001690 polydopamine Polymers 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
一种存储器的时钟停止检测器，其包括会响应于时钟信号的第一逻辑位准而关闭以充电电容器的第一开关、响应于该时钟信号的第二逻辑位准而关闭以放电电容器的第二开关、以及基于反相时钟信号及在该电容器的电荷而输出控制信号的逻辑电路。
Description
技术领域
本申请涉及一种时钟停止检测器。
背景技术
在该技艺中已知的一种存储器型式为低功率同步动态随机存取存储器(SDRAM)，其亦已知为移动随机存取存储器(移动-RAM)。移动-RAM为一种特别设计用于移动应用，如手机、个人数字辅助(PDAs)、手提式计算机、等的低功率同步DRAM。移动-RAMs藉由利用提取多位及接着同步化输出数据为***时钟的芯片结构而达到高速度转移速率。
减少携带式电子装置的功率消耗及因而增加这些携带式电子装置的电池寿命持续为携带式电子装置发展的焦点领域。典型上，携带式电子装置的功率消耗，包括由这些携带式电子装置所使用的存储器的电力消耗为设计着重处因为电池寿命为携带式电子装置的重要特性。在许多携带式电子装置，存储器消耗电力即使当该存储器未由该携带式电子装置存取时。
发明内容
本发明的一个具体实施例提供一种用于存储器的时钟停止检测器。该时钟停止检测器包括关闭以响应时钟信号的第一逻辑位准以充电电容器的第一开关，关闭以响应该时钟信号的第二逻辑位准以放电该电容器的第二开关，及基于反相时钟信号及在该电容器的充电输出控制信号的逻辑电路。
附图说明
本发明具体实施例可由参考图式更容易了解，图式组件并不必要彼此比例绘制，相似参考数字表示相对应类似部份。
图1为说明存储器***的一个具体实施例的方块图。
图2为说明存储器的一个具体实施例的方块图。
图3为说明时钟停止检测器的一个具体实施例的示意图。
图4为说明该时钟停止检测器信号的时序的一个具体实施例的时序图。
图5为说明包括根据本发明存储器***的手机的一个具体实施例的图。
具体实施方式
图1为说明存储器***30的一个具体实施例的方块图。存储器***30包括控制器32及存储器36。控制器32经由通讯连结34电耦合至存储器36。
控制器32包括逻辑、韧体、及/或软件以控制存储器36的操作。在一个具体实施例中，控制器32为能够将时钟信号、地址信号、指令信号、及数据信号经由通讯连结34送至存储器36以自存储器36读取数据及写入数据至存储器36的微处理机或其它合适装置。控制器32经由通讯连结34将时钟信号、地址信号、指令信号、及数据信号送至存储器36以自存储器36读取数据及写入数据至存储器36。控制器32起始及停止送至存储器36的时钟信号以分别激活及去激活部份存储器36，当未使用存储器36时，停止该时钟以去激活部份存储器36以保存电力。
存储器36包括经由通讯连结34与控制器32通信的电路及读取与写入数据于存储器36的电路。存储器36包括随机存取存储器(RAM)，如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据率同步动态随机存取存储器(DDR SDRAM)、低功率同步动态随机存取存储器(移动-RAM)、或其它合适存储器。存储器36响应于来自控制器32的存储器读取要求及将该所要求数据送至控制器32，存储器36亦响应以来自控制器32的写入要求及将自控制器32传送的数据储存于存储器36。
为保存电力，控制器32藉由停止经由通讯连结34传送至存储器36的时钟信号而去激活未使用的部份存储器36，存储器36检测停止的时钟信号及去激活部份存储器36。控制器32藉由起动经由通讯连结34传送至存储器36的时钟信号而激活要使用的部份存储器36，存储器36检测操作的时钟信号及激活先前去激活的部份存储器36。
图2为说明存储器36的一个具体实施例的方块图。存储器36包括时钟接收器40、地址接收器42、指令接收器44、数据接收器及驱动器46、时钟停止检测器52、***电路48、及存储器组数组50。
时钟接收器40经由信号路径56电耦合至时钟停止检测器52及***电路48，地址接收器42经由信号路径58电耦合至***电路48，指令接收器44经由信号路径60电耦合至***电路48，数据接收器及驱动器46经由信号路径62电耦合至***电路48，***电路48经由地址信号路径64、控制信号路径66、及数据信号路径68电耦合至存储器组数组50，时钟停止检测器52经由时钟停止(CLKSTOP)信号路径54电耦合至地址接收器42、指令接收器44、数据接收器及驱动器46、及***电路48。
通讯连结34包括时钟信号路径34a、地址信号路径34b、指令信号路径34c、及数据信号路径34d，时钟信号路径34a电耦合至时钟接收器40，地址信号路径34b电耦合至地址接收器42，指令信号路径34c电耦合至指令接收器44，数据信号路径34d电耦合至数据接收器及驱动器46。
时钟接收器40经由信号路径34a接收来自控制器32的时钟信号(CLK)及反相时钟信号(/CLK)，为响应该CLK信号及/CLK信号，时钟接收器40经由信号路径56输出内部时钟信号(iCLK)及反相内部时钟信号(/iCLK)至时钟停止检测器52及***电路48。
时钟停止检测器52接收来自时钟接收器40的iCLK信号及/iCLK信号，若iCLK信号为有效的，亦即iCLK信号于指定频率持续在逻辑高位准及逻辑低位准之间变化，则时钟停止检测器52在CLKSTOP信号路径54输出逻辑低。若iCLK信号为不有效的，亦即iCLK信号维持在逻辑高位准或逻辑低位准，时钟停止检测器52在CLKSTOP信号路径54输出逻辑高信号。
地址接收器42经由信号路径34b接收来自控制器32的地址(显示于数据要储存或数据要回复的存储器组数组50中的位置)，地址接收器42亦经由CLKSTOP信号路径54接收来自时钟停止检测器52的CLKSTOP信号。若该CLKSTOP信号为在逻辑高位准，则地址接收器42由关闭其电路而去激活以保存电力。若该CLKSTOP信号为在逻辑低位准，则地址接收器42由开启其电路而激活以进行操作。
指令接收器44经由指令信号路径34c接收来自控制器32的存储器组数组50的读取及写入指令，指令接收器44亦经由CLKSTOP信号路径54接收来自时钟停止检测器52的CLKSTOP信号。若该CLKSTOP信号为在逻辑高位准，则指令接收器44由关闭其电路而去激活以保存电力。若该CLKSTOP信号为在逻辑低位准，则指令接收器44由开启其电路而激活以进行操作。
数据接收器及驱动器46经由信号路径34d接收来自控制器32的数据信号以写至存储器组数组50，数据接收器及驱动器46亦经由***电路48接收数据以将数据自存储器组数组50传送至控制器32。此外，数据接收器及驱动器46经由CLKSTOP信号路径54接收来自时钟停止检测器52的CLKSTOP信号。若该CLKSTOP信号为在逻辑高位准，则数据接收器及驱动器46由关闭其电路而去激活以保存电力。若该CLKSTOP信号为在逻辑低位准，则数据接收器及驱动器46由开启其电路而激活以进行操作。
***电路48经由信号路径56接收来自时钟接收器40的iCLK信号及/iCLK信号，经由信号路径58接收来自地址接收器42的存储器地址，及经由信号路径60接收来自指令接收器44的存储器读取及存储器写入指令。***电路48经由信号路径62传送及接收来自数据接收器及驱动器46的数据信号。***电路48经由数据信号路径68传送及接收来自存储器组数组50的数据，经由地址信号路径64传送存储器组地址至存储器组数组50，及经由控制信号路径66传送控制信号至存储器组数组50。
***电路48经由地址信号路径64、控制信号路径66、及数据信号路径68执行至存储器组数组50的读取及写入操作。***电路48亦经由CLKSTOP信号路径54接收来自时钟停止检测器52的CLKSTOP信号。若该CLKSTOP信号为在逻辑高位准，则***电路48由关闭其电路而去激活以保存电力。若该CLKSTOP信号为在逻辑低位准，则***电路48由开启其电路而激活以进行操作。
该存储器组数组50包括存储胞元数组、感应放大器及译码器以读取及写入数据至在该存储器组数组50的存储胞元。存储器36包括RAM、DRAM、SDRAM、DDR SDRAM、移动-RAM、或其它合适存储器。
图3为说明时钟停止检测器52的一个具体实施例的示意图。时钟停止检测器52包括晶体管104、晶体管108、电源112、电容器120、及NOR栅极126。信号路径56包括iCLK信号路径56a及/iCLK信号路径56b。
该/iCLK信号路径56b电耦合至晶体管104的低有效栅极及晶体管108的高有效栅极。晶体管104的源极-漏极路径的一侧经由路径102电耦合至电源供应电压(VDD)100及晶体管104的源极-漏极路径的另一侧经由节点A路径118电耦合至晶体管108的源极-漏极路径的一侧、电容器120、及NOR栅极126的第一输入。晶体管108的源极-漏极路径的另一侧经由路径110电耦合至电源112，电源112经由路径114电耦合至共同或接地116。电容器120经由路径122电耦合至共同或接地116。该iCLK信号路径56a电耦合至NOR栅极126的第二输入，NOR栅极126的输出电耦合至CLKSTOP信号路径54。
晶体管104为一种p-型式金属氧化物半导体场效晶体管(MOSFET)或其它合适晶体管或开关。晶体管108为一种n-型式MOSFET或其它合适晶体管或开关。
在操作时，使用在逻辑低位准的/iCLK信号，晶体管104被开启(传导)及晶体管108被关断(非传导)，随着晶体管104开启，VDD 100经由路径102、晶体管104、及节点A路径118充电电容器120。随着在逻辑高位准的/iCLK信号，晶体管108被开启(传导)及晶体管104被关断(非传导)，随着晶体管108开启，电源112经由节点A路径118、晶体管108、及路径110放电电容器120。电容器120的充电及放电速率基于iCLK信号频率及由选择电容器120及电源112的不同值而调整。在一个具体实施例中，电容器120在少于一个iCLK信号循环充电及在超过一个iCLK信号循环放电。
NOR栅极126在CLKSTOP信号路径54输出逻辑高位准，若在iCLK信号路径56a的该iCLK信号为在逻辑低位准及在节点A路径118的信号亦在逻辑低位准。在所有其它情况，NOR栅极126在CLKSTOP信号路径54输出逻辑低位准。所以，若iCLK信号在逻辑低位准及电容器120放电至在节点A的信号变化至逻辑低位准的点，则停止时钟被检测。
若该iCLK信号为活动的，电容器120不具足够时间以在电容器120再次充电前放电至在节点A路径118的信号变化至逻辑低位准的点，在CLKSTOP信号路径54的CLKSTOP信号维持在逻辑低位准。随着该CLKSTOP信号在逻辑低位准，地址接收器42、指令接收器44、数据接收器及驱动器46、及***电路48被激活。
然而，若该iCLK信号不为活动的，则电容器120可放电至在节点A路径118的信号变化至逻辑低位准的点，随着该iCLK信号亦在逻辑低位准，在CLKSTOP信号路径54的CLKSTOP信号变化至逻辑高位准。随着该CLKSTOP信号在逻辑高位准，地址接收器42、指令接收器44、数据接收器及驱动器46、及***电路48被去激活。
图4为说明时钟停止检测器52的信号时序的一个具体实施例的时序图150。时序图150包括在/iCLK信号路径56b的/iCLK信号、在iCLK信号路径56a的iCLK信号、在节点A路径118的节点A信号、及在CLKSTOP信号路径54的CLKSTOP信号。时序图150分为区段152、154、156、158，及160。
在区段152，该iCLK信号为激活的及变化至逻辑高位准及/iCLK信号变化至逻辑低位准。藉由该/iCLK信号的逻辑低位准，晶体管108被关断及晶体管104被开启，电容器120被充电，产生在节点A的逻辑高位准，随着该iCLK信号在逻辑高位准及在节点A的信号在逻辑低位准，该CLKSTOP信号在逻辑低位准。
在区段154，该iCLK信号维持为激活的及变化至逻辑低位准及该/iCLK信号变化至逻辑高位准。藉由该/iCLK信号的逻辑高位准，晶体管104被关断及晶体管108被开启，电容器120开始放电，如在170的节点A信号所示。然而，容器120未放电该节点A信号变化至逻辑低位准的点。所以，该CLKSTOP信号维持在逻辑低位准。
在区段156，该iCLK信号维持为激活的及变化至逻辑高位准及该/iCLK信号回到逻辑低位准。藉由该/iCLK信号的逻辑低位准，晶体管108被关断及晶体管104被开启，电容器120被充电，产生在节点A的逻辑高位准，随着该iCLK信号在逻辑高位准及在节点A的信号在逻辑高位准，该CLKSTOP信号维持在逻辑低位准。
在区段158，该iCLK信号在逻辑低位准变为不活化的及该/iCLK信号在逻辑高位准变为不活化的。藉由/iCLK信号的逻辑高位准，晶体管104被关断及晶体管108被开启，电容器120放电如在162的节点A信号所示。电容器120放电至该节点A信号变化至逻辑低位准的点。在该节点A信号变化至逻辑低位准的点，该C1KSTOP信号在164变化至逻辑高位准，该CLKSTOP信号164维持在逻辑高位准只要该iCLK信号为不活化的。
在区段160，该iCLK信号回到激活状态，该iCLK信号变化至逻辑高位准及该/iCLK信号变化至逻辑低位准。藉由该/iCLK信号的逻辑低位准，晶体管108被关断及晶体管104被开启，电容器120被充电及于166在该节点A信号变化至逻辑高位准。随着该iCLK信号在逻辑高位准及在节点A的信号在逻辑高位准，该CLKSTOP信号在168变化至逻辑低位准。
图5为说明根据本发明包括控制器32及存储器36的手机的一个具体实施例的图。手机200包括外壳202、天线206、显示204、按钮208、控制器32、及存储器36。控制器32经由通讯连结34电耦合至存储器36。在其它具体实施例中，手机200可为任何携带式电子装置，如个人数字辅助(PDAs)、手提式计算机、音乐播放器、数字相机、携带式电玩***等。
手机200经由按钮208接收使用者指令及数据，手机200储存由使用者输入的数据及由其它方法(如在制造时手机200的起始程序化或经由计算机或无线接口)输入的用于手机200操作的数据于存储器36。
手机200藉由去激活部份存储器36(当未使用这些部份时)以保存电力及由此延长其电池寿命。在一个具体实施例中，控制器32构型为输出时钟信号至存储器36，此时钟信号起始及停止以响应使用者指令，如关断手机或将手机置于低电力模式的使用者指令。存储器36的时钟停止检测器52去激活部份存储器36以保存电力若该时钟信号为不活动的及激活部份存储器36以用于操作若该时钟信号为活动的。
Claims (29)
1.一种存储器的时钟停止检测器，其包括：
响应于时钟信号的第一逻辑位准而关闭以充电电容器的第一开关；
响应于该时钟信号的第二逻辑位准而关闭以放电电容器的第二开关；及
基于反相时钟信号及在该电容器的电荷而输出控制信号的逻辑电路，
其中，所述逻辑电路包括逻辑或(NOR)栅极。
2.根据权利要求1所述的时钟停止检测器，其中该第一开关包括第一晶体管及该第二开关包括第二晶体管。
3.根据权利要求2所述的时钟停止检测器，其中该第一晶体管为一种p-型式金属氧化物半导体场效晶体管及该第二晶体管为一种n-型式金属氧化物半导体场效晶体管。
4.根据权利要求1所述的时钟停止检测器，其中该第一逻辑位准低于该第二逻辑位准。
5.根据权利要求1所述的时钟停止检测器，其更进一步包括：
一种电源，耦合至该第二开关以在该第二开关为关闭时放电该电容器。
6.根据权利要求1所述的时钟停止检测器，其更进一步包括：
一种电源供应电压，耦合至该第一开关以在该第一开关为关闭时充电该电容器。
7.根据权利要求1所述的时钟停止检测器，其中若该第一开关为关闭的该第二开关为打开的及若该第二开关为关闭的该第一开关为打开的。
8.一种存储器，其包括：
时钟停止检测器，其用以接收时钟信号及响应于该时钟信号输出控制信号；及
***电路，用以读取及写入数据至存储器组，
其中该***电路用于为接收该控制信号及响应于该控制信号而激活与去激活，并且
其中，所述存储器进一步包括时钟接收器、地址接收器、指令接收器以及数据接收器及驱动器中的至少一个，其中，
时钟接收器用以接收外部时钟信号及将该时钟信号送至该时钟停止检测器，
地址接收器用于接收该控制信号及响应于该控制信号而激活与，
指令接收器用于接收该控制信号及响应于该控制信号而激活与去激活，以及
数据接收器及驱动器用于接收该控制信号及响应于该控制信号而激活与。
9.根据权利要求8所述的存储器，其中该时钟停止检测器包括：
响应于该时钟信号的第一逻辑位准而关闭以充电电容器的第一开关；
响应于该时钟信号的第二逻辑位准而关闭以放电电容器的第二开关；及
基于反相时钟信号及在该电容器的电荷而输出控制信号的逻辑电路。
10.根据权利要求9所述的存储器，其中该第一开关包括第一晶体管及该第二开关包括第二晶体管。
11.根据权利要求8所述的存储器，其中该存储器包括随机存取存储器。
12.根据权利要求8所述的存储器，其中该存储器包括动态随机存取存储器。
13.根据权利要求8所述的存储器，其中该存储器包括双倍数据速率同步动态随机存取存储器。
14.根据权利要求8所述的存储器，其中该存储器包括移动随机存取存储器。
15.一种存储器的时钟停止检测器，包括：
接收时钟信号及反相时钟信号的装置；
响应于该反相时钟信号的第一逻辑位准而充电电容器的装置；
响应于该反相时钟信号的第二逻辑位准而放电电容器的装置；及
基于时钟信号及在该电容器的电荷的NOR组合而提供控制信号的装置。
16.根据权利要求15所述的时钟停止检测器，其更进一步包括：
提供该控制信号至存储器电路以响应于该控制信号而去激活及激活该存储器电路的装置。
17.一种用以检测存储器中停止时钟信号的方法，其包括：
接收时钟信号及反相时钟信号；
响应于该反相时钟信号的第一逻辑位准而充电电容器；
响应于该反相时钟信号的第二逻辑位准而放电该电容器；及
基于时钟信号及在该电容器的电荷的NOR组合而检测停止时钟信号。
18.根据权利要求17所述的方法，其中充电该电容器包括关闭第一开关以供应电压至该电容器。
19.根据权利要求18所述的方法，其中该第一开关包括晶体管。
20.根据权利要求17所述的方法，其中放电该电容器包括关闭第二开关以自该电容器汲入电流。
21.根据权利要求20所述的方法，其中该第二开关包括晶体管。
22.根据权利要求20所述的方法，其更进一步包括：
响应于检测该停止时钟信号而提供控制信号。
23.根据权利要求22所述的方法，其更进一步包括：
响应于该控制信号而去激活存储器电路。
24.一种携带式电子装置，其包括：
一种控制器，其用于将响应于使用者指令而起始及停止的时钟信号输出一至携带式电子装置；及
接收时钟信号的存储器，该存储器包括：
时钟停止检测器，响应于该时钟信号而其输出时钟停止信号；
***电路，其用于接收该时钟停止信号及响应于该时钟停止信号而激活与去激活；及
存储器组，其用于自该***电路接收地址信号、控制信号及数据信号以读取及写入数据至该存储器组，
其中，该时钟停止检测器包括：
响应于该时钟信号的第一逻辑位准而关闭以充电电容器的第一开关；
响应于该时钟信号的第二逻辑位准而关闭以放电电容器的第二开关；及
基于反相时钟信号及在该电容器的电荷而输出时钟停止信号的逻辑电路，其中该逻辑电路包括NOR栅极。
25.根据权利要求24所述的携带式电子装置，其中该携带式电子装置包括手机、个人数字助理、音乐播放器、电玩***、数字相机及计算机中的其一。
26.一种存储器的时钟停止检测器，用于检测预定时间内没有激活的时钟信号，该时钟停止检测器包括：
第一开关，其响应于反相时钟信号的第一逻辑位准而关闭以为电容器无电；
第二开关，其响应于该反相时钟信号的第二逻辑位准而关闭以使得该电容器放电；
逻辑电路，其具有接收时钟信号的第一输入和基于电容器上的电荷接收充电信号的第二输入以及输出当时钟信号在超过该预定时间没有激活时所显示的控制信号的输出；
其中，当该反相时钟信号处于第一逻辑位准时，该电容器被充电至第二逻辑位准，并且，
其中，当该反相时钟信号处于第二逻辑位准超过该预定时间时，该电容器被放电至第一逻辑位准。
27.一种存储器，包括：
根据权利要求26所述的时钟停止检测器；以及
***电路，用于读取及写入数据至存储器组，其中，该***电路用于接收控制信号及响应于该控制信号而激活与去激活。
28.一种携带式电子装置，其包括：
一种控制器，其用于将响应于使用者指令而起始及停止的时钟信号输出至携带式电子装置；及
根据权利要求27所述的存储器。
29.一种用以检测存储器中停止时钟信号的方法，其包括：
接收时钟信号及反相时钟信号，响应于该反相时钟信号的第一逻辑位准而充电电容器；
响应于该反相时钟信号的第二逻辑位准而放电该电容器；以及
基于该时钟信号及在该电容器上的电荷而检测停止时钟信号，
其中，检测停止时钟信号的步骤包括：接收时钟信号和基于电容器上的电荷的充电信号；以及基于所接收的时钟信号检测停止时钟信号以及基于电容器上的电荷检测充电信号，
其中，当反相时钟信号处于第一逻辑位准时，该电容器被充电至第二逻辑位准，
其中，当反相时钟信号处于第二逻辑位准超过预定时间时，该电容器被放电至第一逻辑位准。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/804840 | 2004-03-19 | ||
| US10/804,840 US7142478B2 (en) | 2004-03-19 | 2004-03-19 | Clock stop detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1674154A CN1674154A (zh) | 2005-09-28 |
| CN1674154B true CN1674154B (zh) | 2010-05-26 |
Family
ID=34983122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100592433A Expired - Fee Related CN1674154B (zh) | 2004-03-19 | 2005-03-19 | 时钟停止检测器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7142478B2 (zh) |
| KR (1) | KR100645648B1 (zh) |
| CN (1) | CN1674154B (zh) |
| DE (1) | DE102005011424B4 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7477244B2 (en) | 2004-10-18 | 2009-01-13 | Genesis Microchip Inc. | Automatic activity detection in a display controller |
| US7995043B2 (en) * | 2004-10-18 | 2011-08-09 | Tamiras Per Pte. Ltd., Llc | Arbitration for acquisition of extended display identification data (EDID) |
| KR101258877B1 (ko) * | 2009-11-26 | 2013-04-29 | 한국전자통신연구원 | 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로 |
| US8564332B2 (en) * | 2011-07-20 | 2013-10-22 | Stmicroelectronics International N.V. | Automatic clock-activity based chip/IO ring design—a novel architecture to reduce standby consumption |
| CN102439534A (zh) * | 2011-10-25 | 2012-05-02 | 华为技术有限公司 | 降低数据类芯片外挂ddr功耗的方法及数据类芯片*** |
| US10303235B2 (en) | 2015-03-04 | 2019-05-28 | Qualcomm Incorporated | Systems and methods for implementing power collapse in a memory |
| US10303203B2 (en) | 2016-01-25 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system and method for operating semiconductor device |
| US10296065B2 (en) | 2016-01-25 | 2019-05-21 | Samsung Electronics Co., Ltd. | Clock management using full handshaking |
| US10248155B2 (en) | 2016-01-25 | 2019-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device including clock generating circuit and channel management circuit |
| KR102467172B1 (ko) | 2016-01-25 | 2022-11-14 | 삼성전자주식회사 | 반도체 장치 |
| DE102017110823A1 (de) | 2016-01-25 | 2018-07-26 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung |
| US10429881B2 (en) | 2016-01-25 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device |
| US10141044B2 (en) * | 2016-02-02 | 2018-11-27 | Mediatek Inc. | Memory interface circuit having signal detector for detecting clock signal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606531A (en) * | 1994-10-27 | 1997-02-25 | Sgs-Microelectronics, S.R.L. | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements |
| CN1261965A (zh) * | 1997-05-06 | 2000-08-02 | 艾利森电话股份有限公司 | 具有集成加电复位电路与瞬变干扰检测器的芯片的电子*** |
| CN1353504A (zh) * | 2000-11-10 | 2002-06-12 | 日本电气株式会社 | 时钟中断检测电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4230958A (en) | 1978-08-09 | 1980-10-28 | Bell Telephone Laboratories, Incorporated | Loss of clock detector circuit |
| JP3277410B2 (ja) * | 1993-06-25 | 2002-04-22 | ソニー株式会社 | パワーオンリセット回路 |
| US5841299A (en) * | 1997-02-06 | 1998-11-24 | Intel Corporation | Method and apparatus for implementing an adiabatic logic family |
| KR100355226B1 (ko) * | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
| JP4748828B2 (ja) * | 1999-06-22 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US6649476B2 (en) * | 2001-02-15 | 2003-11-18 | Micron Technology, Inc. | Monotonic dynamic-static pseudo-NMOS logic circuit and method of forming a logic gate array |
| JP2003177834A (ja) | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | Ｐｌｌ内蔵マイクロコンピュータ |
| US6552578B1 (en) * | 2002-06-10 | 2003-04-22 | Pericom Semiconductor Corp. | Power down circuit detecting duty cycle of input signal |
| US7707621B2 (en) * | 2002-12-02 | 2010-04-27 | Silverbrook Research Pty Ltd | Creation and usage of mutually exclusive messages |
-
2004
- 2004-03-19 US US10/804,840 patent/US7142478B2/en not_active Expired - Fee Related
-
2005
- 2005-03-11 DE DE102005011424.5A patent/DE102005011424B4/de not_active Expired - Fee Related
- 2005-03-18 KR KR1020050022754A patent/KR100645648B1/ko not_active IP Right Cessation
- 2005-03-19 CN CN2005100592433A patent/CN1674154B/zh not_active Expired - Fee Related
-
2006
- 2006-08-16 US US11/504,923 patent/US7545192B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606531A (en) * | 1994-10-27 | 1997-02-25 | Sgs-Microelectronics, S.R.L. | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements |
| CN1261965A (zh) * | 1997-05-06 | 2000-08-02 | 艾利森电话股份有限公司 | 具有集成加电复位电路与瞬变干扰检测器的芯片的电子*** |
| CN1353504A (zh) * | 2000-11-10 | 2002-06-12 | 日本电气株式会社 | 时钟中断检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005011424B4 (de) | 2016-08-25 |
| US20050206410A1 (en) | 2005-09-22 |
| KR100645648B1 (ko) | 2006-11-14 |
| US20060274599A1 (en) | 2006-12-07 |
| US7142478B2 (en) | 2006-11-28 |
| US7545192B2 (en) | 2009-06-09 |
| CN1674154A (zh) | 2005-09-28 |
| DE102005011424A1 (de) | 2005-10-13 |
| KR20060044419A (ko) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1674154B (zh) | 时钟停止检测器 | |
| US20060072268A1 (en) | Power supply circuit and method for stable system turn-off | |
| US20070171745A1 (en) | BLEQ driving circuit in semiconductor memory device | |
| US7272065B2 (en) | Compensated refresh oscillator | |
| US7084762B2 (en) | Electronic device including motion sensitive power switching integrated circuit and related methods | |
| TW200414196A (en) | Semiconductor memory device having a DRAM cell structure and handled as a SRAM | |
| US20060119406A1 (en) | Flip-flop with additional state storage in the event of turn-off | |
| CN104620232A (zh) | 对专用非易失性阵列的具体功能可用性的控制 | |
| US9575663B2 (en) | Solid state drive and operation method thereof | |
| WO2001078079A1 (fr) | Dispositif memoire a semi-conducteur | |
| CN102074268A (zh) | 当存取存储器中的储存单元时控制施加于存取装置的电压电平 | |
| US20100277282A1 (en) | Radio frequency identification tag | |
| WO2004034440A3 (en) | Current integrating sense amplifier for memory modules in rfid | |
| KR101330483B1 (ko) | Ｒｆｉｄ 태그 장치 | |
| WO2005050655A1 (en) | Latch scheme with invalid command detector | |
| KR20030071783A (ko) | 반도체 기억 장치 및 리프레시 제어 회로 | |
| CN103069497B (zh) | 减少内容可寻址存储器的电力使用的***和方法 | |
| ATE318444T1 (de) | Flash gerät mit im-gerät-leistungsversorgung oder on-chip-leistungsversorgung | |
| CN100501867C (zh) | 半导体存储器件 | |
| US7042774B2 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor | |
| US8194484B2 (en) | Circuit precharging DRAM bit line | |
| US6990033B2 (en) | Buffer device for a clock enable signal used in a memory device | |
| US7366012B2 (en) | Synchronous memory device with reduced power consumption | |
| US20030002354A1 (en) | Device for driving a memory cell of a memory module | |
| CN211529188U (zh) | 一种基于单片机的rfid读写器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120920 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151230 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20160319 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |