CN1661793A - 导体图形的制造方法 - Google Patents

导体图形的制造方法 Download PDF

Info

Publication number
CN1661793A
CN1661793A CN2005100519669A CN200510051966A CN1661793A CN 1661793 A CN1661793 A CN 1661793A CN 2005100519669 A CN2005100519669 A CN 2005100519669A CN 200510051966 A CN200510051966 A CN 200510051966A CN 1661793 A CN1661793 A CN 1661793A
Authority
CN
China
Prior art keywords
conductor
resist layer
resist
nesa coating
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100519669A
Other languages
English (en)
Other versions
CN100334710C (zh
Inventor
筱原英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1661793A publication Critical patent/CN1661793A/zh
Application granted granted Critical
Publication of CN100334710C publication Critical patent/CN100334710C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/26Devices for calling a subscriber
    • H04M1/27Devices whereby a plurality of signals may be stored simultaneously
    • H04M1/274Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
    • H04M1/2745Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31User authentication
    • G06F21/32User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00Speech recognition
    • G10L15/02Feature extraction for speech recognition; Selection of recognition unit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/42Systems providing special services or facilities to subscribers
    • H04M3/487Arrangements for providing information services, e.g. recorded voice services or time announcements
    • H04M3/493Interactive information services, e.g. directory enquiries ; Arrangements therefor, e.g. interactive voice response [IVR] systems or voice portals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M2215/00Metering arrangements; Time controlling arrangements; Time indicating arrangements
    • H04M2215/62Called party billing, e.g. reverse billing, freephone, collect call, 0800 or 0900

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

提供一种导体图形的制造方法,没有抗蚀剂材料的制约,并且可以重复利用一次形成的光掩模,生产率高。该导体图形制造方法包括:在透明基板(1)的一面(1a)侧形成了遮光膜(2)而成的掩模基板(3)上形成透明导电膜(4)的工序;在透明导电膜(4)上叠层抗蚀剂层(5)的工序;通过从掩模基板(3)的另一面(1b)侧照射光而对抗蚀剂层(5)进行曝光、显影,从而形成具有抗蚀剂除去部(6a)的图形化抗蚀剂层(6)的工序;在从抗蚀剂除去部(6a)露出的透明导电膜(4)上,镀敷并形成导体图形的工序;以及在导体图形上装载布线基板而将导体图形转移到布线基板的工序。

Description

导体图形的制造方法
技术领域
本发明涉及导体图形的制造方法,特别涉及生产率高的导体图形的制造方法。
背景技术
以往,为了降低在半导体基板等上形成的微细布线的布线电阻,尝试将构成布线的导体的截面形状的纵横比(aspect ratio)增大。即,在形成微细布线的关系上,由于在扩宽导体宽度有限制,所以必然通过增大导体的厚度来增大宽高比,从而增加导体截面的截面积。作为这种情况下的导体的形成方法,通过旋转涂敷法等在基板上形成厚的抗蚀剂层,接着在抗蚀剂层上重叠光掩模后照射光来对抗蚀剂层进行曝光、显影,并通过在抗蚀剂层被除去的部分上进行镀敷,形成厚度比较大的导体。
但是,在上述方法中,由于难以将高粘度的抗蚀剂溶液平滑地涂敷得厚,所以抗蚀剂层表面难以是完全的平坦面。因此,在抗蚀剂层和抗蚀剂层上重叠的光掩模之间局部地产生间隙,在抗蚀剂层的曝光时在这种间隙的周围有时引起衍射现象。通过对抗蚀剂层进行曝光、显影而形成的抗蚀剂除去部的壁面本来垂直于基板面时,而如果产生所述的衍射现象,则该壁面变为锥形面,应该形成的导体的导体宽度扩宽,存在难以形成微细的布线构造的问题。
因此,在目前,例如,如下述非专利文献1所记载的那样,提出通过举离(lift off)而形成光掩模,并在该光掩模上形成抗蚀剂层后从光掩模侧照射光来对抗蚀剂层进行曝光、显影的方法。如果更详细地说明在该非专利文献1所记载的方法,则如该文献的图3(a)至图3(1)所示,预先制备在一面上形成了其他电路用的透明布线的图形的玻璃板等构成的透明基板,在这种ITO构成的透明布线上,构图形成负型和正型的抗蚀剂层,接着在所述各抗蚀剂层上形成铬金合金膜,接着仅除去正型抗蚀剂层而将铬金合金膜局部地举离来作为光掩模。接着,在光掩模上形成厚的负型的抗蚀剂层,并从透明基板的另一面侧照射光而进行负型抗蚀剂层的曝光、显影,接着除去负型抗蚀剂层,以光掩模作为电极进行镍镀敷,形成镍构成的导体。根据该方法,由于作为掩模的铬金合金膜与正型抗蚀剂层粘结,所以具有可以避免上述衍射现象造成的问题的优点。
[非专利文献1]Part of the Conference on Design,Characterization,and Packaging for MEMS and Microelectronics、1999年10月、p.486-493
但是,在上述非专利文献1中记载的方法中,在抗蚀剂层的材质上存在限制,有只能使用负型的抗蚀剂的制约。负型抗蚀剂一般在清晰度和剥离性方面劣于正型抗蚀剂,所以存在不利于形成微细的布线构造的缺点。此外,在非专利文献1中记载的方法中,还存在需要每次形成作为光掩模的铬金合金膜的问题。
发明内容
本发明是鉴于上述情况提出的发明,其目的在于,提供一种导体图形的制造方法,没有抗蚀剂材料的制约,并且可以重复利用一次形成的光掩模,生产率高。
为了实现上述目的,本发明采用以下结构。
本发明的导体图形的制造方法的特征在于,包括:制备在透明基板的一面侧上具有构图形成了遮光膜的掩模部的掩模基板,在该掩模部的整个面上形成透明导电膜的工序;在所述透明导电膜上叠层正型或负型的抗蚀剂层的工序;通过从所述掩模基板的另一面侧照射光而对所述抗蚀剂层曝光,并对曝光后的抗蚀剂层进行显影,从而将所述抗蚀剂层形成为具有与所述遮光膜的图形对应形成的抗蚀剂除去部的图形化抗蚀剂层的工序;在所述抗蚀剂除去部的底面露出的所述透明导电膜上,镀敷并形成导体图形的工序;以及在形成的所述导体图形上装载布线基板而将所述导体图形转移到所述布线基板的工序。
根据上述结构,由于将在掩模部的整个面上形成的透明导电膜用作镀敷形成导体图形时的电极,所以可以使用正型、负型的抗蚀剂层的任意一个。即,在使用正型的情况下,曝光过的部分成为抗蚀剂除去部,在那里形成导体图形,另一方面,在使用负型的情况下,未曝光的部分成为抗蚀剂除去部,在那里形成导体图形。无论哪种情况,由于在抗蚀剂除去部的底面上露出透明导电膜,所以都可以将该透明导电膜用作镀敷的电极。
此外,由于将形成的导体图形转移到布线基板,所以可以将掩模基板再次利用。
而且,通过透明导电膜而在掩模基板上叠层抗蚀剂层,从而掩模基板和抗蚀剂层的间隔大致保持一定,由此没有发生衍射现象的危险,垂直地形成抗蚀剂除去部的壁面,可以防止导体图形的扩宽。
此外,本发明的导体图形的制造方法,是前面记载的导体图形的制造方法,其特征在于,所述遮光膜由Cr或Al形成。Cr或Al构成的遮光膜在遮光性上优良,所以可以高精度地进行抗蚀剂层的曝光、显影,可以形成微细的导体图形。
此外,本发明的导体图形的制造方法,是前面记载的导体图形的制造方法,其特征在于,在将所述导体图形转移到所述布线基板上时腐蚀并除去所述透明导电膜。根据该结构,可以将导体图形从掩模基板中剥离而不损伤掩模基板,可以实现掩模基板的再利用。
此外,本发明的导体图形的制造方法,是前面记载的导体图形的制造方法,其特征在于,所述透明导电膜是非晶质的ITO膜。由于非晶ITO膜在硝酸中容易溶解,所以在将导体图形转移到布线基板时进行硝酸腐蚀,从而可将导体图形从掩模基板中容易地剥离。
此外,本发明的导体图形的制造方法,是前面记载的导体图形的制造方法,其特征在于,在将所述导体图形转移到所述布线基板上之前,除去所述图形化抗蚀剂层。根据该结构,可以将导体图形从掩模基板中剥离而不损伤掩模基板,可以实现掩模基板的再利用。
根据本发明的导体图形的制造方法,可以提供一种没有抗蚀剂材料的制约、并且可以重复利用一次形成的光掩模、生产率高的导体图形的制造方法。
附图说明
图1A~图1D说明本发明的第1实施方式的导体图形的制造方法的制造工序的剖面示意图。
图2A~图2D说明本发明的第1实施方式的导体图形的制造方法的制造工序的剖面示意图。
图3A~图3D说明本发明的第2实施方式的导体图形的制造方法的制造工序的剖面示意图。
图4A~图4D说明本发明的第2实施方式的导体图形的制造方法的制造工序的剖面示意图。
具体实施方式
以下,参照附图来说明本发明的实施方式。再有,以下的实施方式的说明中使用的附图是用于说明本发明的导体图形的制造方法的工序的图,图示的各部的大小、厚度和尺寸等与实际的制造工序的各部的大小、厚度和尺寸有所不同。
[第1实施方式]
以下,参照图1及图2来说明本发明的第1实施方式。
本实施方式的导体图形的制造方法,大致包括:在掩模基板上形成透明导电膜的工序;叠层抗蚀剂层的工序;形成图形化抗蚀剂层的工序;镀敷工序;以及将导体图形转移到布线基板上的工序。
首先,在掩模基板上形成透明导电膜的工序中,如图1A所示,制备在透明基板1的一面1a上形成了遮光膜2…而成的掩模基板3。透明基板1例如由玻璃等透明材料构成。而遮光膜2由Cr或Al等的遮光性高的金属膜构成。这种遮光膜2…从图1A的面前侧向里侧形成为带状。此外,形成了遮光膜2…的区域被作为掩模部M。在图1A的例子中,在透明基板1的一面1a的大致整个面上形成遮光膜2,所以一面1a的整个面成为掩模部M。再有,在遮光膜2…被限定性地形成在一面1a的一部分上的情况下,掩模部M成为占有该被限定的区域的部分。
遮光膜2…之间的间隔d1最好是设定得大于等于1μm,例如10μm左右较好。此外,遮光膜2本身的宽度w1最好是设定得大于等于1μm,例如10μm左右较好。而且,遮光膜2的厚度最好是设定在大于等于90nm、小于等于300nm的范围内,例如100nm左右较好。
接着,如图1B所示,在掩模部M的整个面、即在透明基板1的整个一面1a上成膜透明导电膜4。透明导电膜4例如由非晶质的ITO(铟锡氧化物)等形成较好。此外,透明导电膜4的厚度为0.15μm就可以。再有,在掩模部M只形成在透明基板1的一面1a的一部分区域的情况下,透明导电膜4也限定成膜在该掩模部M的形成区域就可以。
下面说明叠层抗蚀剂层的工序和形成图形化抗蚀剂层的工序。
在叠层抗蚀剂层的工序中,如图1C所示,在透明导电膜4的整个面上叠层正型的抗蚀剂层5。抗蚀剂层5的厚度在大于等于10μm、小于等于100μm的范围较好,在30μm更好。此外,抗蚀剂层5不限于正型,也可以是负型。
在形成抗蚀剂层5后,从透明基板1的另一面1b侧照射紫外光UV。紫外光UV的一部分被遮光膜2…遮挡,另外的一部分通过遮光膜2…之间而使抗蚀剂层5被曝光。
然后,如图1D所示,通过湿法腐蚀来除去(显影)抗蚀剂层5的被曝光的部分,从而形成具有抗蚀剂除去部6a的图形化抗蚀剂层6。在抗蚀剂除去部6a的底面上露出透明导电膜4。此外,如本实施方式那样,在使用正型的抗蚀剂层5的情况下,如图1D所示,与遮光膜2对应的部分成为抗蚀剂除去部,而在使用负型的抗蚀剂层的情况下,没有形成遮光膜2的部分成为抗蚀剂除去部。无论哪种情况,都在抗蚀剂除去部的底面上露出透明导电膜4。
下面说明镀敷工序。如图2A所示,通过以透明导电膜4作为电极的镀敷法,在图形化抗蚀剂层6的抗蚀剂除去部6a上以镀敷方式形成Cu等构成的导体图形7。具体地说,例如,在使包含硫酸铜的镀敷液与抗蚀剂除去部6a内的透明电极膜4接触后,在透明导电膜4上施加直流电流而使Cu敷层生长。导体图形7的厚度比图形化抗蚀剂层6的厚度薄较好,例如20μm左右就可以。
接着,如图2B所示,通过湿法腐蚀而除去图形化抗蚀剂层6。这样,在掩模基板1上得到以规定的形状构图形成的导体图形7。
下面说明将导体图形转移到布线基板上的工序。在该工序中,首先,如图2C所示,在导体图形7上重合布线基板8。布线基板8可以使用普通的玻璃环氧树脂板、挠性印刷基板、陶瓷基板等。在与布线基板8的导体图形7的对接面8a中,为了提高布线基板8和导体图形7的粘结性,也可以预先涂敷粘结剂等。
接着,如图2D所示,从掩模基板3中缓慢地拉开布线基板8而使导体图形7与布线基板8一起从掩模基板3中剥离。这样可以将导体图形7转移到布线基板8上。此时,对透明导电膜4进行湿法腐蚀除去后使导体图形7剥离,在可进行剥离而不损伤导体图形7方面较好。在透明导电膜4是光掩模状态的ITO膜的情况下,作为腐蚀液,可以使用硝酸水溶液。
此外,即使是能够容易地剥离导体图形7而不腐蚀透明导电膜4的情况,也最好是在剥离导体图形7后湿法腐蚀除去透明导电膜4。
导体图形7剥离后的掩模基板3可作为下个导体图形形成的掩模基板3而再次利用。
如以上说明那样,根据本实施方式的导体图形的制造方法,通过透明导电膜4而在掩模基板3上叠层抗蚀剂层5,从而掩模基板3和抗蚀剂层5的间隔大致保持一定,所以在抗蚀剂层的曝光时没有引起衍射现象的危险,抗蚀剂除去部6a的壁面被垂直地形成。由此,导体图形7的侧壁面垂直于掩模基板3而形成,没有导体图形7的导体宽度扩宽的危险,与以往相比,可以明显提高导体图形7的厚度。由此,可以容易地形成宽高比大、电阻低并且微细的布线构造。
此外,由于将在掩模部M的整个面上形成的透明导电膜4用作镀敷形成导体图形7时的电极,所以可以使用正型、负型的任一抗蚀剂层。即,在使用正型的情况下,被曝光的部分成为抗蚀剂除去部,在那里形成导体图形7,另一方面,在使用负型的情况下,没有被曝光的部分成为抗蚀剂除去部,在那里形成导体图形7。无论哪种情况,透明导电膜4都从抗蚀剂除去部的底面露出,所以可以将该透明导电膜4用作镀敷的电极。
[第2实施方式]
下面参照图3及图4来说明本发明的第2实施方式。本实施方式的导体图形的制造方法,与第1实施方式同样,大致由在掩模基板上形成透明导电膜的工序、叠层抗蚀剂层的工序、形成图形化抗蚀剂层的工序、镀敷工序、以及将导体图形转移到布线基板的工序构成。本实施方式与第1实施方式的不同点在于,掩模基板的截面形状有所不同。再有,在图3和图4所示的结构元件中,对与图1和图2所示的结构元件相同的结构元件,附以与图1和图2所示的标号相同的标号并省略其说明,或简单地进行说明。
首先,在掩模基板上形成透明导电膜的工序中,如图3A所示,制备在透明基板11的一面11a上形成了遮光膜2…而成的掩模基板13。透明基板11例如由玻璃等透明材料构成,在其一面11a上形成截面大致梯形形状的凹部11c。此外,遮光膜2从图3A的眼前侧向里侧形成为带状。另外,遮光膜2的一部分被形成在凹部11c的整个面上。遮光膜2的厚度比凹部11c的深度小,凹部11c中形成的遮光膜2大致为沿着凹部11c的截面形状的形状。形成了遮光膜2…的区域为掩模部M。
接着,如图3B所示,在掩模部的整个面上形成非晶质的ITO膜构成的透明导电膜4。这种情况下透明导电膜4的厚度也比凹部11c的深度小,所以凹部11c中形成的透明导电膜4为大致顺着凹部11c的截面形状的形状。
下面说明对叠层抗蚀剂层的工序和形成图形化抗蚀剂层的工序。
在叠层抗蚀剂层的工序中,如图3C所示,在透明导电膜4的整个面上通过旋转涂敷法等来叠层正型的抗蚀剂层15。形成抗蚀剂层15,以完全填埋凹部11c,而且抗蚀剂层15的上表面15a大致平坦就可以。抗蚀剂层15的厚度,将凹部11c的非形成部位的厚度设定在大于等于10μm、小于等于100μm的范围内就可以,达到30μm更好。此外,抗蚀剂层15不限于正型,也可以是负型。
在形成了抗蚀剂层15后,从透明基板11的另一面11b侧照紫外光UV。紫外光UV的一部分被遮光膜12…遮挡,另外的一部分通过遮光膜12…之间而使抗蚀剂层15被曝光。
然后,如图3D所示,通过湿法腐蚀而除去(显影)抗蚀剂层15的被曝光的部分,从而形成了具有抗蚀剂除去部16a的图形化抗蚀剂层16。透明导电膜4从抗蚀剂除去部16a的底面露出。
下面说明镀敷工序。如图4A所示,通过以透明导电膜4作为电极的镀敷法,在图形化抗蚀剂层16的抗蚀剂除去部16a上以镀敷方式形成Cu等构成的导体图形17。此时导体图形17在透明导电膜4上形成大致均匀的厚度。因此,凹部11c中形成的导体图形17a被形成为沿着凹部11a的截面形状的形状。由此,在导体图形17a的上表面上形成了图形凹部17a1。导体图形17的厚度比图形化抗蚀剂层16的厚度薄就可以,例如为20μm左右较好。
接着,如图4B所示,通过湿法腐蚀来除去图形化抗蚀剂层16。
接着,在将导体图形转移到布线基板的工序中,与第1实施方式的情况同样,如图4C所示,在导体图形17上重合布线基板8后,如图4D所示,从掩模基板13中缓慢地拉开布线基板8而将导体图形17连同布线基板8一起从掩模基板13中剥离。这样,可以将导体图形17转移到布线基板8上。
再有,如上述那样,在凹部11c上形成的导体图形17a中形成图形凹部17a1,在导体图形17被转移到布线基板8上时,形成该图形凹部17a1产生的空隙部17a2。只要在那里预先在布线基板8的一面8a上形成其他布线,在该其他布线上重叠空隙部17a2,则可在布线基板8上容易地形成立体布线构造。
导体图形17的剥离后的掩模基板13与第1实施方式同样,可以用作下次的导体图形形成的掩模基板13。
如以上说明那样,根据本实施方式的导体图形的制造方法,可以容易地形成立体布线构造。

Claims (5)

1.一种导体图形的制造方法,其特征在于,该方法包括以下工序:
制备掩模基板,上述掩模基板在透明基板的一面侧上具有构图形成了遮光膜的掩模部,在该掩模部的整个面上形成透明导电膜的工序;
在所述透明导电膜上叠层正型或负型的抗蚀剂层的工序;
通过从所述掩模基板的另一面侧照射光而对所述抗蚀剂层曝光,并对曝光后的抗蚀剂层进行显影,由此将所述抗蚀剂层形成为具有与所述遮光膜的图形对应形成的抗蚀剂除去部的图形化抗蚀剂层的工序;
在所述抗蚀剂除去部的底面露出的所述透明导电膜上,镀敷并形成导体图形的工序;以及
在形成的所述导体图形上装载布线基板而将所述导体图形转移到所述布线基板的工序。
2.如权利要求1所述的导体图形的制造方法,其特征在于,所述遮光膜由Cr或Al形成。
3.如权利要求1所述的导体图形的制造方法,其特征在于,在将所述导体图形转移到所述布线基板上时,腐蚀并除去所述透明导电膜。
4.如权利要求1或3所述的导体图形的制造方法,其特征在于,所述透明导电膜是非晶质的ITO膜。
5.如权利要求1所述的导体图形的制造方法,其特征在于,在将所述导体图形转移到所述布线基板上之前,除去所述图形化抗蚀剂层。
CNB2005100519669A 2004-02-23 2005-02-23 导体图形的制造方法 Expired - Fee Related CN100334710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004046179A JP2005236188A (ja) 2004-02-23 2004-02-23 導体パターンの製造方法
JP046179/2004 2004-02-23

Publications (2)

Publication Number Publication Date
CN1661793A true CN1661793A (zh) 2005-08-31
CN100334710C CN100334710C (zh) 2007-08-29

Family

ID=35010980

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100519669A Expired - Fee Related CN100334710C (zh) 2004-02-23 2005-02-23 导体图形的制造方法

Country Status (3)

Country Link
JP (1) JP2005236188A (zh)
KR (1) KR100602912B1 (zh)
CN (1) CN100334710C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496140B (zh) * 2006-07-28 2012-01-18 东京毅力科创株式会社 衬底处理方法、衬底处理***

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773588B1 (ko) * 2006-06-29 2007-11-05 한국과학기술원 폴리머 패턴 형성방법 및 이를 이용한 금속 박막 패턴,금속 패턴, 마이크로셔터, 마이크로렌즈 어레이 스탬퍼,플라스틱 몰드의 형성방법
US9293402B2 (en) 2012-04-13 2016-03-22 Lapis Semiconductor Co., Ltd. Device with pillar-shaped components
JP6021399B2 (ja) * 2012-04-13 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5941737B2 (ja) * 2012-04-13 2016-06-29 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5647966A (en) * 1994-10-04 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method for producing a conductive pattern and method for producing a greensheet lamination body including the same
JP2002062638A (ja) * 2000-08-21 2002-02-28 Semiconductor Leading Edge Technologies Inc マスクブランクス、フォトマスク、パターン形成方法および半導体装置の製造方法
JP3760927B2 (ja) * 2003-05-09 2006-03-29 凸版印刷株式会社 パターン転写方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496140B (zh) * 2006-07-28 2012-01-18 东京毅力科创株式会社 衬底处理方法、衬底处理***

Also Published As

Publication number Publication date
JP2005236188A (ja) 2005-09-02
KR100602912B1 (ko) 2006-07-19
KR20060045328A (ko) 2006-05-17
CN100334710C (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
CN102017071B (zh) 图案化基底上的导体的方法
CN1256620C (zh) 在基板上形成图案化薄膜导电结构的方法
TWI282261B (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
CN1923532A (zh) 印版,印版的制造方法及使用印版制造平板显示器的方法
CN1917743A (zh) 形成金属板图形以及电路板的方法
CN1849856A (zh) 两面配线玻璃基板的制造方法
CN1661793A (zh) 导体图形的制造方法
CN112331703B (zh) 一种显示面板及显示装置
CN1106029C (zh) 用由假图形所形成的光刻胶掩模将层精确构图成目标图形的方法
CN1705092A (zh) 芯片内置基板的制造方法
CN1268975C (zh) 构图铟锡氧化物的蚀刻剂和制造液晶显示装置的方法
KR20110016962A (ko) 스크린판, 층간 절연막, 회로 기판, 액티브 매트릭스 회로 기판, 및 화상 표시 장치
JP2011154080A (ja) 透明基材両面へのパターン形成方法
CN114975477A (zh) 显示面板、显示面板的制造方法以及显示装置
CN1296286A (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN102280407B (zh) 元器件侧壁图形化的制作方法
CN101055886A (zh) 发光设备及其制造方法
CN111863857A (zh) Led显示基板及其制备方法显示面板
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
CN109803490A (zh) 一种导电银浆连接上下层的双面柔性线路板及其制备方法
CN101065704A (zh) 改进的用于精密切割和对齐液晶显示器(lcd)面板的氧化铟锡(ito)的制定图案
CN1942056B (zh) 柔性电路板的制造方法
CN1212753C (zh) 在有纤基板上形成高密度超细线路的方法
CN1157634C (zh) 半导体装置与其制造方法及应用该半导体装置的液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070829

Termination date: 20100223