CN1658181A - 转换装置及其方法 - Google Patents
转换装置及其方法 Download PDFInfo
- Publication number
- CN1658181A CN1658181A CN2005100640969A CN200510064096A CN1658181A CN 1658181 A CN1658181 A CN 1658181A CN 2005100640969 A CN2005100640969 A CN 2005100640969A CN 200510064096 A CN200510064096 A CN 200510064096A CN 1658181 A CN1658181 A CN 1658181A
- Authority
- CN
- China
- Prior art keywords
- data
- transmission format
- dtu
- transfer unit
- foreword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
Abstract
在转换方法中,可以不需要软件处理就改变协议和数据格式中的至少一个。提供了一种数据转换装置,该装置可以不需要软件处理就在至少一个协议和数据格式之间进行转换。提供了一种包括该数据转换装置的数据处理***。
Description
技术领域
本发明一般涉及转换装置及其方法,特别涉及一种用于在格式和协议之间转换数据的转换装置及其方法。
背景技术
图1示出了以8比特位单元发送和接收32位数据的时序图。
参考图1,当以8比特位单元传送32位数据DATA D[31:0]时,大序法(big-endian)***可以根据地址ADD[1:0],以从D[31:24](即,8个最高有效位)到D[7:0](即,8个最低有效位)的顺序,传送或接收数据,而小序法(little-endian)***可以根据地址ADD[1:0],以从D[7:0]到D[31:24]的顺序,传送或接收数据。
图2示出了以16比特位单元发送和接收32位数据的时序图。
参考图2,当以16比特位单元传送32位数据D[31:0]的时候,大序方法可以根据地址ADD[1:0],以从16位数据D[31:16](即,16个最高有效位)到16位数据D[15:0](即,16个最低有效位)的顺序,传送或接收数据,而小序法***可以根据地址ADD[1:0],以从16位数据D[15:0]到16位数据D[31:16]的顺序,传送或接收数据D[31:0]。当具有16位宽度的存储器用于数据传送的时候,每个小和/或大序法***可以根据地址ADD[1:0]如图2所示储存数据。
图3示出了以8比特位单元发送和接收16位数据的时序图。
参考图3,当以8比特位单元传送16位数据的时候,大序方法可以根据地址ADD[1:0],从D[15:8]到D[7:0]传送数据,而小序法***可以根据地址ADD[1:0]从D[7:0]到D[15:8]传送数据。
当将用在大序法***中的数据或用在小序法***中的数据用在大序法***中的时候,需要利用软件在两个格式之间转换。随着更多数据需要在大/小序格式之间转换,可能增加软件的负担(即规模和处理需求)。因此,数据格式转换所需的附加软件的负荷可能会使执行软件数据转换的***的速度变慢。
发明内容
本发明的一个典型实施例是一种数据转换装置,包括协议转换设备,用于在一个或多个输入端接收第一协议的第一数据,并且不需要软件处理将接收的第一数据转换到第二协议。
本发明的另一个典型实施例是一种数据转换装置,包括:第一顺序(endian)转换器,用于响应于一控制信号将第一数据格式和第一协议的第一数据转换成为第二数据格式;第二顺序转换器,用于响应于所述控制信号将第二数据格式和第一协议的第二数据转换成为第一数据格式;和协议转换器,用于将第一和第二数据中的至少一个从第二协议转换为第一协议。
本发明的另一个典型实施例是一种数据转换装置,包括:第一顺序转换器,用于根据控制信号执行至少下列操作之一,将大序法数据转换成为小序法数据,以及不执行数据格式转换;第二顺序转换器,用于根据所述控制信号执行至少下列操作之一,将小序法数据转换成大序法数据,以及不执行数据格式转换;和协议转换器,用于将遵循第一协议的第一大序法数据转换成为遵循第二协议的第一大序法数据,将转换过的第一大序法数据输出到第一顺序转换器,将遵循第二协议的第二小序法数据转换成为遵循第一协议的第二小序法数据,并且将转换过的第二小序法数据输出到第二顺序转换器。
本发明的另一个典型实施例是一种数据处理***,包括数据转换装置,用于输出第一数据,该第一数据至少包括第一数据传输格式和第二数据传输格式之一;和外部***,用于与数据转换装置传送第二数据,该第二数据至少包括第一数据传输格式和第二数据传输格式之一。
本发明的另一个典型实施例是一种转换数据传输格式的方法,该方法包括根据外部***使用的数据传输格式产生控制信号,以及配置第一数据传输格式转换电路,以响应于控制信号而将接收到的包括第一数据传输格式的第一数据转换到第二数据传输格式。
本发明的另一个典型实施例是一种数据格式转换方法,包括接收第一数据格式的数据,以及不需要软件处理就将该数据转换成第二数据格式。
本发明的另一个典型实施例是一种数据协议转换方法,包括接收第一数据协议的数据,以及不需要软件处理就将该数据转换成第二数据协议。
附图说明
通过参考相关的附图对实施例的详细说明,本发明将变得更加清楚,其中:
图1示出了以8比特位单元发送和接收32位数据的时序图。
图2示出了以16比特位单元发送和接收32位数据的时序图。
图3示出了以8比特位单元发送和收据16位数据的时序图。
图4示出了根据本发明的典型实施例的数据处理***的方框图。
图5示出了根据本发明的另一个典型实施例的数据转换装置的方框图。
图6示出了根据本发明的另一个典型实施例的用于在顺序格式之间转换数据的方法的流程图。
具体实施方式
以下,将参考相关附图详细说明本发明的典型实施例。
在这些附图中,相同的附图标记自始至终在附图中表示相同的元件。
图4示出了根据本发明的典型实施例的数据处理***450的方框图。
在本发明的另一个典型实施例中,数据处理***450可以包括一个小序法***200、一个数据处理装置400、和一个大序法***300。
在本发明的另一个典型实施例中,数据处理装置400可以包括在数字电视和/或机顶盒内。
在本发明的另一个典型实施例中,数据处理装置400可以被实现为芯片上***(system-on-chip,SOC)。
在本发明的另一个典型实施例中,小序法***200和数据处理装置400可以处理遵循小序法格式的数据(以下称为小序法数据),大序法***300可以处理遵循大序法格式的数据(以下称为大序法数据)。
在本发明的另一个典型实施例中,大序法***300和/或小序法***200可以连接到模块410-1/410-2/410-3/410-4/410-5/410-6中的至少一个和/或连接到至少一个***设备(例如***设备137/138/139/140等等),而该***设备连接到数据处理装置400。
在本发明的另一个典型实施例中,数据处理装置400可以包括一个存储器114、第一***总线120、存储器控制器122、桥124、第二***总线126、协议转换设备130、模块410-1/410-2/410-3/410-4/410-5/410-6、和/或多个***设备137/138/139/140。每一个模块410-1/410-2/410-3/410-4/410-5/410-6可以是一个主设备或者一个从设备。数据处理装置400可以包括多个总线协议(例如,开放核心协议(OCP)、高级微控制器总线体系结构(AMBA)协议、等等......)。
在本发明的另一个典型实施例中,多个模块410-1/410-2/410-3/410-4/410-5/410-6中的至少一个模块可以在存储器114中的存储小序法数据。
在本发明的另一个典型实施例中,参考图4,第一***总线120可以包括OCP。在本发明的另一个典型实施例中,第一***总线120可以是SONIC OCP总线。
在本发明的另一个典型实施例中,存储器控制器122可以控制多个模块410-1/410-2/410-3/410-4/410-5/410-6和/或多个***设备137/138/139/140中的每一个,以与存储器114来往传送小序法数据。
在本发明的另一个典型实施例中,第一和第二***总线120和126可以通过桥124彼此连接。
在本发明的另一个典型实施例中,第二***总线126可以包括AMBA协议。
在本发明的另一个典型实施例中,协议转换设备130可以将遵循第一***总线120支持的第一协议的信号转换成为遵循第二***总线126支持的第二协议的信号。
在本发明的另一个典型实施例中,协议转换设备130可以将遵循第二协议的信号转换成为遵循第一协议的信号。
在一个例子中,每个模块410-1/410-2/410-3/410-4、桥124、和多个***设备中的每一个都可以使用AMBA协议,而每个模块410-5/410-6可以使用OCP。
在本发明的另一个典型实施例中,每个模块410-1/410-2/410-3/410-4/410-5/410-6可以通过多个数据转换装置420中的至少一个与从外部连接到数据处理装置400的***传送数据。
在本发明的另一个典型实施例中,多个***设备137/138/139/140可以通过至少一个数据转换装置420与外部连接的***传送数据。
在本发明的另一个典型实施例中,模块410-3/410-4/410-5和桥124可以包括各自的核心(未示出)和至少一个协议转换设备。协议转换设备的例子可以包括绕接器(wrapper)。
图5示出了根据本发明的另一个典型实施例的数据转换装置420的方框图。
在本发明的另一个典型实施例中,参考图5,数据转换装置420可以包括一个协议转换设备710、一个控制器720、第一顺序转换器730、和/或第二顺序转换器740。
在本发明的另一个典型实施例中,协议转换设备710可以包括两对端口(未示出),每一对端口都包括输入端和输出端。
在本发明的另一个典型实施例中,协议转换设备710可以将依据第一协议输入的顺序数据转换成为依据第二协议的顺序数据。
在本发明的另一个典型实施例中,可以通过多个输入端中的一个接收依据第一协议的顺序数据。
在本发明的另一个典型实施例中,可以通过多个输出端中的一个输出依据第二协议的顺序数据。
在本发明的另一个典型实施例中,控制器720可以包括至少一个可编程寄存器。
在本发明的另一个典型实施例中,控制器720可以产生用于控制数据格式转换的控制信号(即,第一顺序转换器730和第二顺序转换器740可以响应于控制信号将数据传输格式从大序法转换到小序法格式和/或从小序法格式转换到大序法格式)。
在本发明的另一个典型实施例中,控制信号可以是至少一个寄存器的输出。
在本发明的另一个典型实施例中,当在最初阶段配置***期间和/或外部***200和/或300发生变化时(例如,当外部***改变顺序格式的时候),用户可以更新(即,设置)控制器720的寄存器,从而控制每一个顺序转换器730/740的操作。例如,如果用户知道每个***200/300/400中使用的数据传输格式(例如,大序法、小序法等等),则用户可以控制顺序转换器730/740,以便提高***效率(例如通过将转换与***200/300/400的数据传输格式相关联)。
在本发明的另一个典型实施例中,第一和第二顺序转换器730和740可以是数据传输格式转换电路的示例。
在本发明的另一个典型实施例中,第一顺序转换器730可以从协议转换设备710接收大序法数据(即,大序法格式的数据)。第一顺序转换器730可以响应于控制信号将大序法数据转换成为小序法数据,并且可以输出转换过的数据。可选择地,第一顺序转换器730可以通过协议转换设备710的输出端接收小序法数据。第一顺序转换器730可以响应于控制信号输出未经转换的小序法数据(即小序法格式)。因此,无论数据的接收格式如何,第一顺序转换器730都可以以小序法格式输出数据。
在本发明的另一个典型实施例中,第二顺序转换器740可以从协议转换设备710接收小序法数据。第二顺序转换器740可以响应于控制信号将所接收的小序法数据转换成为大序法数据,并且可以输出转换过的数据。可选择地,第二顺序转换器740可以从协议转换设备710接收大序法数据。第二顺序转换器740可以响应于控制信号输出未经转换的大序法数据。因此,无论数据的接收格式如何,第二顺序转换器740都可以以大序法格式输出数据。
在本发明的另一个典型实施例中,参考图4和5,在存储器114中可以存储从小序法***200接收的小序法数据,和从大序法***300接收的大序法数据。
在本发明的另一个典型实施例中,因为在数据处理装置400中的每个电路(例如410-1、410-2、等等)都可以处理小序法数据,用户可以把控制器720设置为启动(enable)至少一个***设备137/138/139/140(例如,***设备140)的数据转换装置420,以执行数据的顺序格式转换。用户还可以设置控制器720,以使模块410-1的数据转换装置420不执行顺序格式转换。
在另一个例子中,当控制器720被实现为一个寄存器时,如果存储在该寄存器(即,控制器720)中的数据值处于第一逻辑电平(即高逻辑电平′1′和低逻辑电平′0′中的一个),则每一个顺序转换电路730和740都可以执行数据的顺序格式转换。如果存储在寄存器720中的数据值处于第二逻辑电平(即,高逻辑电平′1′和低逻辑电平′0′中的一个),则每一个顺序转换电路730和740都可以传递(即,接收和输出)接收的数据而不进行格式转换。
在另一个例子中,如果来自大序法***300的大序法数据是由***设备140的数据转换装置420的协议转换设备710接收的,则协议转换设备710可以将遵循由大序法***300使用或支持的第一协议(例如,OCP、AMBA等等)的大序法数据转换成为遵循在数据处理装置400中使用或支持的第二协议的大序法数据。协议转换设备710可以将转换过的大序法数据输出到顺序转换电路730。
在本发明的另一个典型实施例中,顺序转换电路730可以将从协议转换电路710接收来的大序法数据转换成为小序法数据,并且可以通过内部数据路径将转换后的小序法数据存储在存储器114中。例如,内部数据路径可以包括总线126、桥124、协议转换设备130、模块410-3、协议转换设备130、第一***总线120、和/或存储器控制器122。应当理解的是内部数据路径可以包括通过数据处理装置400的任何元件的任何路径。
在另一个例子中,如果从存储器114输出的小序法数据通过内部数据路径被传输到***设备140的数据转换装置420,则协议转换设备710可以将遵循数据处理装置400中使用的协议的小序法数据转换成为遵循大序法***300中使用的第一协议的小序法数据。协议转换设备710可以将转换后的小序法数据输出到顺序转换电路740。
在本发明的另一个典型实施例中,顺序转换电路740可以将从协议转换设备710输出的小序法数据转换成为大序法数据,并且将转换后的大序法数据输出到大序法***300。
在本发明的另一个典型实施例中,从小序法***200输出到模块410-1的小序法数据可以由协议转换设备710接收。
在本发明的另一个典型实施例中,协议转换设备710可以将遵循小序法***200中使用的第三协议的小序法数据转换成为遵循数据处理装置400中使用的第二协议的小序法数据。协议转换设备710可以将转换过的小序法数据输出到顺序转换电路730。
在本发明的另一个典型实施例中,因为顺序转换电路730可以响应于从控制器720(即,寄存器)输出的控制信号(例如,该控制信号可以是高逻辑状态′1′或低逻辑状态′0′)而被禁止(inactived),从协议转换设备710输出的小序法数据可以不进行格式转换而通过内部数据路径(例如,内部数据路径可以包括协议转换设备130、第一***总线120和存储器控制器122)存储在存储器114中。
在本发明的另一个典型实施例中,当小序法***200读取存储在存储器114中的小序法数据时,从存储器114读取的小序法数据可以由协议转换设备710通过数据处理装置400的内部数据路径接收。
在本发明的另一个典型实施例中,协议转换设备710可以将遵循数据处理装置400中使用的第二协议的小序法数据转换成为遵循小序法***200中使用第三协议的小序法数据。协议转换设备710可以将转换过的小序法数据输出到顺序转换电路740。
在本发明的另一个典型实施例中,第一、第二和第三协议可以包括任何公知的协议(例如,OCP、AMBA等等)。
在本发明的另一个典型实施例中,由于该顺序转换电路740响应于从控制器720输出的控制信号(例如控制信号可以是高逻辑状态′1′或低逻辑状态′0′)而被禁止(即顺序转换电路740不执行转换),从协议转换设备710输出的小序法数据可以不进行转换就输出到小序法***200。
在本发明的另一个典型实施例中,如果小序法***200由大序法***(例如,大序法***300或任何其他的大序法***)代替,控制器720可以被编程(即,设置、配置等等),以便输出处于第一逻辑状态的控制信号(例如,控制信号可以是高逻辑状态′1′或低逻辑状态′0′)。
在本发明的另一个典型实施例中,顺序转换电路730可以将大序法数据转换成为小序法数据,和/或顺序转换电路740可以将小序法数据转换成为大序法数据。
在本发明的另一个典型实施例中,顺序转换电路730和/或顺序转换电路740可以响应于控制信号进行转换。
在本发明的另一个典型实施例中,当包括数据转换装置420的数据处理装置400与包括大序法数据和/或小序法数据的***和/或设备传送(即,接收和/或输出)数据的时候,可以由数据转换装置420不经过处理软件的处理而发送和接收顺序数据(即,大序法和/或小序法数据)。
图6示出了根据本发明的另一个典型实施例的用于在顺序格式之间转换数据的方法的流程图。
在本发明的另一个典型实施例中,在初始阶段中(例如,在***引导和/或启动时)和/或当连接到数据处理装置400的***发生改变的时候,可以设置数据转换装置420的控制器720(即寄存器)。
在本发明的另一个典型实施例中,参考图6,在810处,包括数据转换装置420的第一***400的用户确定第一***400中使用的顺序格式是否与至少一个与该第一***传送数据的第二***中使用的顺序格式相匹配。
在本发明的另一个典型实施例中,如果在第一***400中使用的顺序格式与在第二***中使用的数据的顺序格式匹配(例如两个格式都是大序法或都是小序法),则控制器720可以在820处被设置到一个给定值(例如,高逻辑状态′1′或者低逻辑状态′0′),该给定值表示这两个***的格式。
在本发明的另一个典型实施例中,顺序转换电路730和740可以响应于控制器720的给定值而被禁止(即,设置为不执行转换)。
在本发明的另一个典型实施例中,如果第一***400中使用的顺序格式与第二***中使用的顺序格式不同(例如,一个***包括大序法,另一个包括小序法),则控制器720可以在830处被设置为给定值(例如,高逻辑状态′1′或低逻辑状态′0)。该给定值向每一个顺序转换电路730和740指示是否从大序法转换到小序法和/或从小序法转换到大序法。
在本发明的另一个典型实施例中,与上述的实施例一致,数据转换装置400可以不需要用于数据格式转换的软件。因此,可以减少执行数据格式转换所需要的时间。此外,因为不需要软件级的数据转换处理,可以增加数据处理***的处理速度。
在本发明的另一个典型实施例中,与上述实施例描述一致,用户可以仅仅设置控制器来初始化无需软件的(software-free)(即,硬件)数据转换。
如上已经描述了本发明的典型实施例,很明显,可以在多方面进行变化。例如,控制信号(即来自寄存器或控制器720的控制信号)可以被配置为高逻辑状态或低逻辑状态以表示是否进行数据转换。
虽然在上述的典型实施例致力于小序法数据和大序法数据,但是,传统地利用软件转换的任何类型的数据都可以根据本发明的典型实施例不用软件进行转换。
这样的改变没有超出本发明的实施例的精神和范围,诸如此类的修改对本领域的普通技术人员来讲是显而易见的,并被包括在下列权利要求中。
本申请要求2004年2月20日在韩国知识产权局申请的韩国专利申请No.2004-11323的优先权,在此通过引用结合其公开的全部内容。
Claims (41)
1.一种数据转换装置,包括:
协议转换设备,用于在一个或多个输入端接收具有第一协议的第一数据,并且将接收的第一数据转换成为第二协议而不需要软件处理。
2.如权利要求1所述的数据转换装置,其中所述协议转换设备还包括:
多个输出端,所述多个输出端的至少一个输出转换过的具有所述第二协议的第一数据。
3.如权利要求2所述的数据转换装置,还包括:
第一顺序转换器和第二顺序转换器,所述第一和第二顺序转换器用于从多个输出端的至少一个接收转换后的具有第一顺序格式的第一数据,将所述转换后的第一数据转换成第二顺序格式,并且输出转换后的具有第二顺序格式的第一数据。
4.如权利要求1所述的数据转换装置,其中,所述第一和第二协议中的至少一个是开放核心协议。
5.如权利要求1所述的数据转换装置,其中,所述第一和第二协议中的至少一个是高级微控制器总线体系结构协议。
6.如权利要求3所述的数据转换装置,其中,所述第一和第二顺序格式中的至少一个是小序法格式。
7.如权利要求3所述的数据转换装置,其中,所述第一和第二顺序格式中的至少一个是大序法格式。
8.如权利要求3所述的数据转换装置,其中,所述第一顺序格式是小序法格式。
9.如权利要求3所述的数据转换装置,其中,所述第二顺序格式是大序法格式。
10.如权利要求3所述的数据转换装置,其中,控制信号确定第一和第二顺序转换器的每个的数据格式转换。
11.一种数据转换装置,包括:
第一顺序转换器,用于响应于控制信号将具有第一数据格式和第一协议的第一数据转换成为第二数据格式;
第二顺序转换器,用于响应于所述控制信号将具有第二数据格式和所述第一协议的第二数据转换成为第一数据格式;和
协议转换器,用于将第一和第二数据中的至少一个从第二协议转换到所述第一协议。
12.如权利要求11所述的数据转换装置,其中,所述第一数据格式是大序法格式,所述第二数据格式是小序法格式。
13.如权利要求11所述的数据转换装置,其中,所述第一数据格式是小序法格式,第二数据格式是大序法格式。
14.如权利要求11所述的数据转换装置,其中所述协议转换器将所述第一数据输出到所述第一顺序转换器,将所述第二数据输出到所述第二顺序转换器。
15.如权利要求11所述的数据转换装置,其中,所述第一顺序转换器根据所述控制信号执行至少下列处理之一:将所述第一数据从所述第一数据格式转换为所述第二数据格式,以及不转换所述第一数据的数据格式。
16.如权利要求11所述的数据转换装置,其中,所述第二顺序转换器根据所述控制信号执行至少下列处理之一:将所述第二数据从所述第二数据格式转换为所述第一数据格式,以及不转换所述第二数据的数据格式。
17.如权利要求11所述的装置,还包括:
控制器,用于输出所述控制信号。
18.一种数据转换装置,包括:
第一顺序转换器,用于根据控制信号执行至少下列处理之一:将大序法数据转换成为小序法数据,以及不执行数据格式转换;
第二顺序转换器,用于根据所述控制信号执行至少下列处理之一:将小序法数据转换成为大序法数据,以及不执行数据格式转换;
协议转换器,用于将遵循第一协议的第一大序法数据转换成为遵循第二协议的第一大序法数据,将转换过的第一大序法数据输出到所述第一顺序转换器,将遵循所述第二协议的第二小序法数据转换成为遵循所述第一协议的第二小序法数据,并且将转换过的第二小序法数据输出到所述第二顺序转换器。
19.一种数据处理***,包括:
数据转换装置,用于输出第一数据,所述第一数据包括第一数据传输格式和第二数据传输格式中的至少一个,所述第一数据的输出数据传输格式基于控制信号,而不基于所接收的数据传输格式;和
外部***,用于与所述数据转换装置传送第二数据,所述第二数据包括所述第一数据传输格式和所述第二数据传输格式中的至少一个。
20.如权利要求19所述的数据处理***,其中,所述数据转换装置包括:
控制器,用于产生所述控制信号;
第一数据传输格式转换电路,用于根据所述控制信号将所述第一数据传输格式的数据转换成所述第二数据传输格式的数据,并且将转换过的数据和所述第一数据传输格式的数据的至少一个传送到所述外部***。
21.如权利要求20所述的数据处理***,其中,所述数据转换装置还包括:
第二数据传输格式转换电路,用于根据所述控制信号将所述第二数据传输格式的数据转换成所述第一数据传输格式的数据,并且将转换过的数据和所述第一数据传输格式的数据的至少一个传送到所述外部***。
22.如权利要求21所述的数据处理***,还包括:
协议转换器,用于将从所述外部***接收的具有遵循第一协议的第一数据传输格式的数据转换成为具有遵循第二协议的第一数据传输格式的数据。
23.如权利要求22所述的数据处理***,其中,所述协议转换器将转换过的数据输出到所述第一数据传输格式转换电路,将输出到所述外部***并且遵循所述第二协议的数据转换成为遵循第一协议的数据,并且将转换后的数据输出到所述第二数据传输格式转换电路的输入端。
24.如权利要求19所述的数据处理***,其中,所述第一数据传输格式是大序法,并且所述第二数据传输格式是小序法。
25.如权利要求19所述的数据处理***,其中,所述第一数据传输格式是小序法,并且所述第二数据传输格式是大序法。
26.一种用于转换数据传输格式的方法,包括:
根据外部***使用的数据传输格式产生控制信号;以及
配置第一数据传输格式转换电路,以响应于所述控制信号将接收的包括第一数据传输格式的第一数据转换成为第二数据传输格式。
27.如权利要求26所述的方法,还包括:
配置第二数据传输格式转换电路,以响应于控制信号将接收的包括第二数据传输格式的第二数据转换成为第一数据传输格式。
28.如权利要求26所述的方法,还包括:
输出转换后的具有第二数据传输格式的第一数据。
29.如权利要求27所述的方法,还包括:
输出转换后的具有第一数据传输格式的第二数据。
30.如权利要求27所述的方法,其中,所述第一数据传输格式是大序法,并且所述第二数据传输格式是小序法。
31.如权利要求27所述的方法,其中,所述第一数据传输格式是小序法,并且所述第二数据传输格式是大序法。
32.一种数据格式转换的方法,包括:
接收具有第一数据格式的数据;以及
将所述数据转换到第二数据格式而不需要软件处理。
33.如权利要求32所述的方法,其中,所述第一数据数据格式是小序法,并且所述第二数据数据格式是大序法。
34.如权利要求32所述的方法,其中,所述第一数据数据格式是大序法,并且所述第二数据数据格式是小序法。
35.一种数据协议转换的方法,包括:
接收具有第一数据协议的数据;并且
将所述数据转换到第二数据协议而不需要软件处理。
36.如权利要求35所述的方法,其中,所述第一数据协议和所述第二数据协议中的至少一个是开放核心协议。
37.如权利要求35所述的方法,其中,所述第一数据协议和所述第二数据协议中的至少一个是高级微控制器总线体系结构协议。
38.一种数据转换装置,用于执行权利要求26所述的方法。
39.一种数据转换装置,用于执行权利要求32所述的方法。
40.一种数据转换装置,用于执行权利要求35所述的方法。
41.一种数据处理***,用于执行权利要求32所述的方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040011323A KR100574973B1 (ko) | 2004-02-20 | 2004-02-20 | 서로 다른 엔디안 포멧들사이에서 데이터를 변환하기 위한장치와 방법, 그리고 상기 장치를 구비하는 시스템 |
KR11323/2004 | 2004-02-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1658181A true CN1658181A (zh) | 2005-08-24 |
Family
ID=34909954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100640969A Pending CN1658181A (zh) | 2004-02-20 | 2005-02-18 | 转换装置及其方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050198483A1 (zh) |
JP (1) | JP2005235213A (zh) |
KR (1) | KR100574973B1 (zh) |
CN (1) | CN1658181A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103544154A (zh) * | 2012-07-11 | 2014-01-29 | 神州数码信息***有限公司 | 一种数据格式转换的方法 |
CN103576739A (zh) * | 2012-08-02 | 2014-02-12 | 中兴通讯股份有限公司 | 数字芯片、具有数字芯片的设备和大小端模式配置方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4437464B2 (ja) | 2005-06-01 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置及びデータ処理システム |
US8595452B1 (en) * | 2005-11-30 | 2013-11-26 | Sprint Communications Company L.P. | System and method for streaming data conversion and replication |
US20070226469A1 (en) * | 2006-03-06 | 2007-09-27 | James Wilson | Permutable address processor and method |
DE102006061050A1 (de) * | 2006-12-22 | 2008-06-26 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung mit Multi-Endian-Unterstützung |
US9619214B2 (en) * | 2014-08-13 | 2017-04-11 | International Business Machines Corporation | Compiler optimizations for vector instructions |
US10169014B2 (en) | 2014-12-19 | 2019-01-01 | International Business Machines Corporation | Compiler method for generating instructions for vector operations in a multi-endian instruction set |
US9880821B2 (en) | 2015-08-17 | 2018-01-30 | International Business Machines Corporation | Compiler optimizations for vector operations that are reformatting-resistant |
JP6540458B2 (ja) * | 2015-10-30 | 2019-07-10 | セイコーエプソン株式会社 | 画像処理方法、画像処理装置、および印刷システム |
TWI631508B (zh) * | 2017-04-28 | 2018-08-01 | 慧榮科技股份有限公司 | 記憶裝置、記憶裝置的控制方法及存取系統 |
KR102151779B1 (ko) * | 2019-03-25 | 2020-09-03 | 엘에스일렉트릭(주) | 데이터 변환 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313231A (en) * | 1992-03-24 | 1994-05-17 | Texas Instruments Incorporated | Color palette device having big/little endian interfacing, systems and methods |
JP3187539B2 (ja) * | 1992-07-28 | 2001-07-11 | 株式会社東芝 | データ転送装置 |
US5970236A (en) * | 1995-11-14 | 1999-10-19 | Compaq Computer Corporation | Circuit for selectively performing data format conversion |
US5848436A (en) * | 1996-03-06 | 1998-12-08 | International Business Machines Corporation | Method and apparatus for efficiently providing data from a data storage medium to a processing entity |
KR100283412B1 (ko) * | 1998-12-15 | 2001-03-02 | 김영환 | 프레임버퍼의 인터페이스 제어장치 |
US6751695B1 (en) * | 1999-03-02 | 2004-06-15 | Koninklijke Philips Electronics N.V. | Bus bridge device for advanced microcontroller bus architecture (AMBA) advanced system bus (ASB) protocol |
US6877053B2 (en) * | 2001-01-03 | 2005-04-05 | Nec Corporation | High performance communication architecture for circuit designs using probabilistic allocation of resources |
-
2004
- 2004-02-20 KR KR1020040011323A patent/KR100574973B1/ko not_active IP Right Cessation
-
2005
- 2005-02-16 JP JP2005039867A patent/JP2005235213A/ja not_active Withdrawn
- 2005-02-18 CN CN2005100640969A patent/CN1658181A/zh active Pending
- 2005-02-18 US US11/060,307 patent/US20050198483A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103544154A (zh) * | 2012-07-11 | 2014-01-29 | 神州数码信息***有限公司 | 一种数据格式转换的方法 |
CN103576739A (zh) * | 2012-08-02 | 2014-02-12 | 中兴通讯股份有限公司 | 数字芯片、具有数字芯片的设备和大小端模式配置方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050198483A1 (en) | 2005-09-08 |
JP2005235213A (ja) | 2005-09-02 |
KR20050082760A (ko) | 2005-08-24 |
KR100574973B1 (ko) | 2006-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1658181A (zh) | 转换装置及其方法 | |
US7996581B2 (en) | DMA engine | |
CN1053281C (zh) | ***总线***总线间最佳数据传送用多总线***总线桥 | |
US7072996B2 (en) | System and method of transferring data between a processing engine and a plurality of bus types using an arbiter | |
EP1639495B1 (en) | Memory command handler for use in an image signal processor having a data driven architecture | |
CN1029047C (zh) | 具有把组块脉冲式操作转换为流水线操作装置的数据处理*** | |
US6954806B2 (en) | Data transfer apparatus and method | |
CN1873633A (zh) | 半导体器件和数据处理*** | |
CN1146804C (zh) | 快速16位分离事务i/o总线 | |
CN1713164A (zh) | 可自主处理多事务传输要求的dma控制器及数据传输方法 | |
CN1346468A (zh) | 高性能通信控制器 | |
CN1256681C (zh) | 从***设备向主计算机***传输中断的方法和装置 | |
CN1337628A (zh) | 总线*** | |
CN1690996A (zh) | 总线***及其方法 | |
CN101030182A (zh) | 执行dma数据传输的设备和方法 | |
CN1661583A (zh) | 协议转换和仲裁电路、***及转换和仲裁信号的方法 | |
CN1818856A (zh) | 具有加速器的数字信号***及其操作方法 | |
CN1532722A (zh) | 字节序不同的处理器间共享数据的数据共享装置和处理器 | |
CN1928576A (zh) | 芯片测试***和芯片测试方法 | |
CN1892630A (zh) | Dma数据传送装置、半导体集成电路装置及数据传送方法 | |
CN1819554A (zh) | 数据处理***及其数据接口连接方法 | |
CN1287259C (zh) | 在通信设备中操作多个i2c从器件的装置及其方法 | |
CN1293739C (zh) | 高速数据链路控制协议发送处理模块及其数据处理方法 | |
CN100342360C (zh) | 一种直接存储器存取装置及方法 | |
CN1866233A (zh) | 信号处理装置,信号处理***及信号处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20050824 |