CN1647474A - 数据通信总线 - Google Patents
数据通信总线 Download PDFInfo
- Publication number
- CN1647474A CN1647474A CNA038084449A CN03808444A CN1647474A CN 1647474 A CN1647474 A CN 1647474A CN A038084449 A CNA038084449 A CN A038084449A CN 03808444 A CN03808444 A CN 03808444A CN 1647474 A CN1647474 A CN 1647474A
- Authority
- CN
- China
- Prior art keywords
- conductor
- data communication
- correlation
- distance
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Error Detection And Correction (AREA)
Abstract
一种电子设备具有安在半导体衬底(120)上的数据通信总线(200)。该数据通信总线(200)具有第一导体(102)、第二导体(104)、第三导体(106)以及第四导体(108)。基于由该数据通信总线(200)的导体传送的数据位之间的相关性,例如,在两个导体上的跃迁总数中那个导体对上的两个跃迁具有一个预定值的次数,这些导体已经被重新排序,并且两个相邻导体之间的距离(l1、l2、l3)已经被重新计算。因此,获得了一个数据通信总线(200),在该总线中降低了由两个相邻导体之间的交叉耦合电容的充电而导致的功耗。
Description
本发明涉及用于传送N位数据的数据通信装置,N是一个值不小于三的整数,该数据通信装置具有多条基本上平行的导体,该导体包括分别传送该N位数据的第一、第二和第三位的第一、第二和第三导体,该第一导体具有到该第二导体的第一距离,而该第二导体具有到该第三导体的第二距离,该第一距离小于该第二距离。
正在发展的半导体工艺尺寸的缩减导致在集成电路(IC)以及其它电子设备上每单位面积的元件密度的增大,从而使得能够在IC上集成更多的元件,这导致去开发更复杂且功能更强大的设备。
然而,这种缩减也引入了不需要的副面效应,该副面效应对IC或电子设备的正确功能特性是一个可能的威胁。例如,前述增大的元件密度导致在相邻元件之间干扰的增大。这种干扰的一个熟知的例子是在诸如总线这样的数据通信设备的相邻导体之间的互电容(Cm)的增大。这种效应不仅对信号完整性有潜在的有害影响,而且增大了该数据通信设备的总的功耗。后者也是一种不需要的效应,因为元件密度的增大以及半导体工艺尺寸的缩减都增加该集成电路和相关电子设备的总的功耗。实际上,这种IC的功耗正增长到这样的程度,以致要满足该功率要求而不危及该IC的完整性正成为一个大问题。因此,缩减该IC的功耗的方法已经变得愈加重要。
在已公开的日本专利申请06-039886中,公开了一种用于降低数据通信总线的功耗的解决方案。在其公开的内容中,可以得知:显示出高切换频率性能的导体(例如线)比具有低切换频率的导体更易遭受由于Cm的充电而增加的功耗。在其公开的内容中,经历大量切换活动的导体是负责最低有效位的通信的导体。因此,为了减少具有最大量切换活动的线的Cm的大小,已经相对于传送更高有效位的导体之间的距离来增大传送该最低有效位的导体之间的距离。
这个解决方案的一个缺点是增大了数据通信总线所覆盖的面积,例如它的覆盖区(footprint)。这在集成有该数据通信总线的电子设备(例如IC)的集成度上有着负效应,这导致该设备的硅基板面(real estate)和相关成本的增加。
本发明的其中一个目的是提供具有功耗降低措施的、如上述段落中描述的那类数据通信装置,该措施不必增大该数据通信装置覆盖的面积。
本发明由独立权利要求定义。有利的实施例在从属权利要求中定义。
本发明是基于注意到存在这样的情况:对于总的N位数据空间中的大部分跃迁(transition),在相邻导体上的切换行为并不引起Cm的充电。将这个比例(例如那些在相邻导体对上的位值跃迁不引起Cm的(完全)充电的N位数据跃迁的发生次数除以在该数据通信装置上发生的N位数据跃迁的完整集合)定义为这两个相邻导体之间的相关性。当此相关性基本上高于50%的时候,因为在这两个相邻导体上的各自的值经常在相同的方向上改变,或Cm仅必须分别放电,所以在这些相邻导体上所有切换事件的很大数量中,源自这两个导体之间的互电容或交叉耦合电容的串扰将会不存在。但是,具有基本上低于50%的相关性的相邻导体对则会经历Cm的频繁充电,这是由于这样的事实:这些导体将经常在相反的方向上切换,或者其中一个导体将从一个逻辑低切换到一个逻辑高,而另一个导体保持一个逻辑低,这也会引起Cm的充电。通过使具有高相关性的相邻导体之间有一个相对小的距离,或通过使具有低相关性的相邻导体之间有一个比较大的距离,该数据通信装置的总的功耗降低,而不必进一步增加该数据通信装置的覆盖区。换句话说,本发明的目的是,为了减小导体之间的互电容的有害效应而提高可用的硅基板面预算的使用有效性,而不是增加这个预算来减小这些效应。
如果该第一位是一个数据字的位,而第二位是一个用于该数据字的容错编码方法的一个编码位,则这点是有益的。
由半导体工艺尺寸的缩减引入的不需要的效应,比如在相邻导体之间的串扰增加,或是对粒子击中该半导体衬底的灵敏度增大,减小了该导体的信号完整性。这可能导致正在该导体上传送的数据的错误解译,这可能会有灾难性的后果,例如在经历错误数据传输的电子设备是负责诸如高速列车、飞机、卫星等等的交通工具的情况下。因此,在遭受这些有害效应的威胁的半导体领域中,容错编码方法的应用,例如将多个编码位与一个数据字结合起来构成一个码字的方法正变得愈加有用。现在,由于容错技术的应用通常导致一组具有有限大小的N位码字,所以这使得该相关性的计算成为切实可行的运用,本发明尤其适合于这样的应用。另外,由于该数据位和该编码位(例如奇偶检验位)之间的关系,通常在这些位之间存在着高相关性,这使得通过相邻线来传送这些位特别有利。
在这里要强调一下,尽管因为以下原因最佳汉明单个错误(singleerror)编码是流行的容错编码方法,即:通过引入奇偶检验位导体而引入的额外区域开销由于使用了最少量的必需编码位这样的事实是有限的,但是该编码并不适合通过应用本发明的教义来降低该数据通信装置的功耗。在汉明编码中,码字是以这样的方式来构成的:使所有相邻的导体对之间的位对相关性是50%。这由于以下事实而排除了降低功耗的可能性:对于50%的位对相关性而言,在两个相邻导体上出现具有相同值的位和出现具有相反值的位的次数相同,这意味着这些位之间的跃迁相关性也将经常是50%。因此,通过改变导体的相互距离来减小在汉明编码的数据通信装置中的串扰的唯一方法是:通过增大所有相邻导体之间的距离来实现,这将导致该数据通信装置的覆盖区的不需要的增加。因此,具有比汉明编码更大的区域开销的替代编码方法由于相邻导体之间的潜在的更高相关性,而能够更好地适于应用本发明。
如果该容错编码方法是双轨(dual-rail)编码,则这是特别有利的。在双轨编码中,一个数据位被复制,并将该数据位的副本用做它的奇偶检验。现在,根据定义,该数据位和该编码位之间的相关性是100%,并且由于这些线将不经历任何串扰,所以该第一和该第二导体之间的距离可以保持尽可能地小。相应地,将经历串扰的第二和第三导体之间的距离可以保持尽可能地大,从而在最大可能的程度上减小源自相邻线的交叉耦合电容充电的串扰量。
如果该数据通信装置进一步包括一个用于传送该N位数据字的第四位的第四导体,该第四导体基于该第三导体和第四导体之间的第三相关性而距第三导体第三距离,则进一步是有利的。具有高相关性的导体对的形成导致这样的数据通信装置,该数据通信装置表现出降低的功耗并具有这样布局,其中在成对的两个导体之间的距离小于两对之间的距离。这在使用双轨编码的容错数据通信装置的情况下特别有利,在该情况下所有导体对具有100%的相关性,这能够导致一个高功效的容错排列。
根据本发明的一个进一步的方面,提供一个如权利要求5要求的电子设备。
在一个电子设备中包括根据本发明的数据通信装置具有扩展超出该数据通信装置之外的优点。对于这样的设备而言,与数据通信相关的功耗降低了,这对于电池供电的设备来说是特别有利的,因为它对电池的连续工作时间有直接积极的作用。
根据该发明的再进一步的方面,提供如权利要求6要求的用于设计数据通信装置的方法。
通过计算所有线对之间的相关性,能够基于所获得的相关性来计算该数据通信装置的覆盖区。
如果该方法进一步包括构造用于计算该第一相关性和该第二相关性的N位数据的代码本的步骤,则这是一个优点。这样的代码本(例如可以经由该数据通信装置来传送的所有可能的字的列表)提供用于该相关性计算的坚实基础。显然,这在以下的应用领域中特别有用,其中希望被传送的所有可能的字组明显小于所有可能的字组,或是在所有可能的字组本身足够小以至于这样的动作可行。
如果该第一位是一个数据字的位并且该第二位是该数据字的容错编码方法的一个编码位,则这是进一步的优势。通常,由于能够经由该数据通信装置传送的码字的数目是限制在这样的范围内的,以至于它使得该代码本的构建可行,所以代码本的构建对于容错方法是有利的。而且,由于该数据位和该编码位之间的固有相关性,预期会发现高相关性,这增强了该行为成功的机会。
如果该方法进一步包括改变该第一导体、第二导体和第三导体的顺序来增大该第一相关性和第二相关性的总和步骤,则这是另一个优点。
当不相邻的导体具有高相关性的时候,数据通信装置内的导体的重新排序是有利的。重新排序提高了相邻线之间的相关性,这促成该数据通信装置的总功耗的降低。
参考附图,更详细并用非限制性的例子来描述本发明,其中,
图1描述了一个数据通信总线的示意性结构;
图2描述了根据本发明的一个数据通信总线的示意性布局;
图3描述了根据本发明的另一个数据通信总线的示意性布局;以及
图4描述了根据本发明的一个电子设备。
在图1中,描述了数据通信装置,例如一个现有技术的数据通信总线100。该数据通信总线100是安装在一个半导体衬底120上的,且具有分别编号为102、104、106和108的第一、第二、第三和第四导体。导体102被放置在相对相邻导体104的距离d处,而导体104依次被放置在相对于导体106的相同距离处,等等;该数据通信装置100的相邻导体被等距间隔开。该数据通信总线具有一个总的宽度,例如覆盖区D,其是从第一导体102到该数据通信总线100的最后一个导体(在这个实例中是导体108)的宽度。各个导体102、104、106、108与该衬底120都具有电容,即所谓底-并行平板电容,这已经在图1中示意性地描述了,并标记为Cb。另外,各个导体102、104、106、108与它们相邻的导体也有一个互电容或交叉耦合电容,这也在图1中示意性地描述并标记为Cm。
典型情况下,在未来的高密度半导体设备中,尤其是当该数据通信总线100的导体被互相尽可能接近地安排时,交叉耦合电容正变成越来越起支配作用的电容,这使Cm和相关的功耗最大化。而Cb比较不主要,因为在未来的工艺中,导体102、104、106和108与衬底120之间的距离不一定减少,不会这样是因为越来越多的金属层正被使用,这实际上可以导致这个距离的增加以及Cb和相关功耗的减少。因此,降低数据通信总线100的总功耗的最有希望的策略是减少Cm对此功耗的贡献。一种直接的方式是简单地增大数据通信总线100的导体之间的距离1。虽然有效,但这个具有覆盖区D变大的缺点,这牵制了该电子设备、例如集成电路的总的集成度。
然而,可以存在这样的情况,其中可能预测哪些数据字将在数据通信装置上传送,所述数据通信装置类似数据通信总线100或用于数据通信的彼此紧密接近地安排导体集的其它安排。例如这是针对一种容错编码方法的码字的情况,因为通常在该码字的数据部分的位和该码字的编码部分的位之间存在一种关联。预期要经由该数据通信装置传送的字的完整集合被称作代码本。在表I中给出了该数据通信总线100的代码本。
表I 数据通信总线100的代码本
导体 | 102 | 104 | 106 | 108 |
字1 | 1 | 0 | 1 | 0 |
字2 | 1 | 1 | 1 | 1 |
字3 | 1 | 0 | 0 | 0 |
字4 | 0 | 0 | 0 | 1 |
字5 | 0 | 1 | 0 | 0 |
字6 | 1 | 0 | 1 | 1 |
字7 | 1 | 0 | 1 | 0 |
字8 | 0 | 1 | 0 | 1 |
给出的值表示要经由数据通信总线100的导体102、104、106和108传送的各个位的位值。如可以在表I中看到的那样,该代码本由八个4位字组成;这些字代表所有预期要经由数据通信总线100来传送的字。
现在,根据本发明的方法,利用公式(1),一个包括K个N位宽的码字Wk、例如Wk(0)...Wk(N-1)的代码本,可以用来计算位位置i和j之间、例如在一个数据通信设备的两个导体之间的相关性Ci,j:
(Wk→W1)i,j是从字k到字1的位i和j的跃迁,而F是赋予每个个体跃迁一个权重的加权函数。例如,当一个跃迁不改变线i和j之间的互电容Cm的电荷状态的时候,可以赋予该跃迁以权重1,比如举例而言00→11跃迁或位值保持相同的跃迁,比如01→01跃迁。在不偏离本发明的范围的情况下可以选择其它加权因子。另外,使用一个更复杂的加权函数是有利的;通常对于01→10跃迁,该线之间的互电容必须充电到一个大约2Cm的量,因为必须倒转该电容的极性,而对于00→01跃迁,该电容仅必须充电,这相应于大约Cm的量。也可以在定义该加权函数的时候,将必须存储在该电容中的电荷量的差值考虑进去。
公式(1)的结果是一个NxN矩阵,在该矩阵的对角线上有一个位线(例如一个导体)与它自己的自相关;不在对角线上的单元给出两个导体之间的相关性。这个公式已经利用一个简单加权函数F而被应用到表I的代码本上,其中除00→11、11→00跃迁以及在两个导体上的数据值保持相同的跃迁之外,所有跃迁具有权重0;这些跃迁都已被赋予权重1,因为它们不需要该导体对的互电容的(放)充电。该最终的4x4矩阵在表II中给出了。
表II.表I的代码本的跃迁相关性矩阵。
102 | 104 | 106 | 108 | |
102 | 1 | 24/64 | 50/64 | 22/64 |
104 | 24/64 | 1 | 22/64 | 30/64 |
106 | 50/64 | 22/64 | 1 | 24/64 |
108 | 22/64 | 30/64 | 24/64 | 1 |
正像可以从表II中看到的那样,数据通信总线100的不同导体102、104、106和108之间的相关性显著不同。在数据通信总线100的当前布局中,导体102与它的相邻导体104具有24/64的相关性。导体104与它的其它相邻导体106具有22/64的相关性,而导体106进而与相邻的导体108具有24/64的相关性。要再一次强调的是,在表II中相关性的构造方式仅是作为例子被选出的;像前面提到过的那样,在不偏离本发明的范围的情况下,可以选择更多精选的函数F,或可以构建其他相关性。
通过使用在公式(2)中的递推关系,表II的数据可以用来计算相邻导体之间的距离:
其中,ds,s+1是从导体s到导体s+1的距离,dmin是最小距离、例如该数据通信总线的间距,而Dmax是最大的覆盖区。然而,像在表II中可以看到的那样,在相关性矩阵中给出的两个导体之间的相关性比相邻导体对102、104;104、106和106、108的两个导体之间的相关性高很多。例如,导体102和106之间的相关性非常高为50/64,由于对减小数据通信总线100的功耗有积极的作用,所以对数据通信总线100的导体顺序进行重新排序,以便最大化、或至少增大相邻导体之间的相关性将是很有利的。
因此,在用公式(2)实际计算各个导体之间的间隔d之前,有利地是最大化、或至少增大数据通信总线100的相邻导体的相关性的总和,例如找到或近似在公式(3)中描述的表达式,Cw是字相关性:
将公式(3)和(2)应用在表II的相关性矩阵上,将会导致如图2所示导体102、104、106和108的重新排序,从而产生一个根据本发明的数据通信总线200。根据表II,很明显,在导体102、104、106和108之间存在的最大的相关性是导体102和106之间为50/64的相关性,以及导体108和104之间为30/64的相关性。应用公式(3)已经产生了一个布局,其中第一、第二、第三和第四导体的顺序已分别变成了102、106、108和104,相应的相关性是50/64、24/64和30/64。这也反映在用公式2获得的各自的距离d1、d2和d3中;d1<(d2,d3)并且d3<d2,这反映了两个相邻导体之间的距离与它们的相关性间的换算。
如前所述,由于这样的事实,即取决于该应用的容错方法,在数据位和该编码(例如奇偶检验)位之间可以存在一个高的相关性,本发明特别适合应用于容错数据通信结构体系,例如容错数据通信总线。例如,在双轨编码中,复制每一个数据位并且将该副本用作针对该数据位的奇偶检验位。一个附加的检验位被包括来确定该数据字或该奇偶检验字的一个位是否已经变成错的了;如果该数据字是错的,就将使用该奇偶检验字,反之亦然。
根据本发明的一个有利方面,该双轨编码的容错方法特别适合应用在根据本发明的结构体系中,因为根据定义,数据位和伴随的奇偶检验之间的相关性是100%,这意味着当通过相邻导体传送这些位的时候,这些导体将从不遭受由它们的联合切换特性产生的串扰,除非在这两个导体中的一个导体上发生错误。因此,导体对(每个导体对包括一个用于传送一个数据字位的导体和一个用于传送编码位的导体可以用这对导体的两个导体之间的最小间距距离来构成。在另一方面,两个导体对之间的距离将较大,因为来自两对导体的两个相邻导体之间的相关性会小得多;通常,在这些导体之间该相关性将具有一个表示接近随机的切换特性的值。
要强调一下,本发明并不限于双轨编码;也可以使用其它容错技术,其中使在导体之间各自的距离基于在相关代码本中出现的相关性。
图3示出了一个数据通信总线300的示意性布局,该总线包括根据本发明的双轨编码。数据通信总线300具有一个第一导体302,与第二导体3 12构成一对,用于传送一个N位宽码字的第一数据位和第一编码位;一个第三导体304,与第四导体314构成一对,用于传送一个N位宽码字的第二数据位和第二编码位;以及一个第五导体306,与第二导体316构成一对,用于传送一个N位宽码字的第三数据位和第三编码位。显然,该排列可以扩展为一个N位宽码字的N对导体,如图3的右手边的点所示。另外,数据通信总线300具有一个附加的导体390,用于传送该双轨编码的双轨编码检验位。属于两个不同对的两个相邻导体之间的距离d2大于属于单个对的两个导体之间的距离d1,从而反映在单个对的两个导体之间的较大的相关性。通常d2近似为d1的1.5-2.5倍。d1和d2之间的最佳比例取决于Dmax和dmin,并可以用公式(2)来计算。在上述范围内的比例引起了明显的功率降低,甚至超过具有最小资源量的容错数据通信总线,即使用最佳汉明容错编码的数据通信总线,该编码对于k个数据位仅需要[log2k]+1个奇偶检验位,而不是双轨编码中需要的k+1位。另外,本发明的N位数据通信总线300的功率延迟产品以及相关的功效也好于相似的汉明码N位数据通信总线,如对两个布局使用SPICE仿真而说明的那样。
在图4中,示出了根据本发明的一个电子设备500。电子设备500具有被安排来经由根据本发明的数据通信总线、例如双轨编码数据通信总线300来互相通信的第一模块520和第二模块540。要强调一下,双轨编码数据通信总线300已经仅借助非限制性的实例被包括在图4中;也可以使用根据本发明的其它数据通信装置。对于电池供电的设备,例如膝上型电脑、手机、手持个人助理等等,在电子设备500中使用这样的数据通信总线是特别有利的,因为它延长了这些设备的电池的连续工作时间,这是一个重要的市场推广品质。因此,在电子设备500中实现根据本发明的数据通信总线在总体上提高了电子设备的品质。
应当注意,上述的实施例是示例性的,并不是对本发明的限制,在不偏离所附权利要求范围的情况下,本领域的技术人员能够设计许多可供选择的实施方式。在权利要求中,任何放在括号内的参考标记不应当解释为对该权利要求的限制。单词“包括”不排斥除了列在权利要求内的单元或步骤之外的单元或步骤的出现。在一个单元前的单词“一个”或“一种”不排斥多个这样的单元的出现。本发明可以借助包括几个不同的单元的硬件、和适当编程的计算机来实现。在列举几个装置的设备权利要求中,这些装置中的几个可以用同一个硬件项来具体化。基本的事实是,在相互不同的独立权利要求中引用某些措施,并不表示不能利用这些方法的组合来获益。
Claims (9)
1.用于传送N位数据的数据通信装置,N是一个值不小于3的整数,该数据通信装置具有多个基本上平行的导体,该导体包括分别用于传送该N位数据的第一、第二和第三位的第一、第二和第三导体,该第一导体具有到第二导体的第一距离,而该第二导体具有到第三导体的第二距离,该第一距离小于该第二距离;
其特征在于,该第一距离是基于该第一位和该第二位之间的第一相关性,而该第二距离是基于该第二位和该第三位之间的第二相关性。
2.如权利要求1中所述的数据通信装置,其特征在于该第一位是一个数据字的位,而该第二位是用于该数据字的容错编码方法的一个编码位。
3.如权利要求2中所述的数据通信装置,其特征在于该容错编码方法是双轨编码。
4.如权利要求1或2中所述的数据通信装置,其特征在于该数据通信装置进一步包括一个第四导体,用于传送该N位数据字的第四位,该第四导体具有基于该第三位和第四位之间的第三相关性的、到第三导体的第三距离。
5.电子设备,包括一个第一模块和一个第二模块,其特征在于,该第一模块经由根据前面权利要求中任意一个的数据通信装置而被耦合到该第二模块。
6.设计用于传送N位数据的数据通信装置的方法,N是一个值不小于3的整数,该数据通信装置具有多个基本上平行的导体,该导体包括分别用于传送该N位数据的第一、第二和第三位的第一、第二和第三导体,该第一导体具有到第二导体的第一距离,而该第二导体具有到第三导体的第二距离,该第一距离小于该第二距离;
其特征在于,该方法包括以下步骤:
计算该第一位和该第二位之间的第一相关性;
计算该第二位和该第三位之间的第二相关性;
基于该第一相关性确定该第一距离;以及
基于该第二相关性确定该第二距离。
7.如权利要求6中所述的方法,其特征在于进一步包括构造用于计算该第一相关性和该第二相关性的N位数据的代码本的步骤。
8.如权利要求7中所述的方法,其特征在于,该第一位是一个数据字的位,而该第二位是用于该数据字的容错编码方法的一个编码位。
9.如权利要求7或8中所述的方法,其特征在于进一步包括改变该第一导体、第二导体和第三导体的顺序,以增大该第一相关性和该第二相关性的总和的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076497.3 | 2002-04-17 | ||
EP02076497 | 2002-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1647474A true CN1647474A (zh) | 2005-07-27 |
Family
ID=29225674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038084449A Pending CN1647474A (zh) | 2002-04-17 | 2003-04-01 | 数据通信总线 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050177588A1 (zh) |
EP (1) | EP1500145A1 (zh) |
JP (1) | JP2005523576A (zh) |
CN (1) | CN1647474A (zh) |
AU (1) | AU2003216595A1 (zh) |
WO (1) | WO2003088311A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106711129A (zh) * | 2015-11-13 | 2017-05-24 | 爱思开海力士有限公司 | 半导体器件和半导体封装体 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080019376A1 (en) * | 2006-07-21 | 2008-01-24 | Sbc Knowledge Ventures, L.P. | Inline network element which shares addresses of neighboring network elements |
EP2557747B1 (en) * | 2010-04-07 | 2019-02-13 | Alcatel Lucent | Method and apparatus for feeding back and constructing correlation matrix in multi-input multi-output system |
KR101370606B1 (ko) | 2012-07-02 | 2014-03-06 | 전남대학교산학협력단 | 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치 |
JP6942679B2 (ja) * | 2018-09-21 | 2021-09-29 | キヤノン株式会社 | 伝送回路、電子機器、及び撮像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249687A (ja) * | 1994-03-10 | 1995-09-26 | Mitsubishi Electric Corp | バス配線 |
US6369614B1 (en) * | 2000-05-25 | 2002-04-09 | Sun Microsystems, Inc. | Asynchronous completion prediction |
US6738795B1 (en) * | 2000-05-30 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Self-timed transmission system and method for processing multiple data sets |
US6583735B2 (en) * | 2001-02-01 | 2003-06-24 | Nec Corporation | Method and apparatus for adaptive bus coding for low power deep sub-micron designs |
US6950959B2 (en) * | 2002-02-12 | 2005-09-27 | Fulcrum Microystems Inc. | Techniques for facilitating conversion between asynchronous and synchronous domains |
-
2003
- 2003-04-01 CN CNA038084449A patent/CN1647474A/zh active Pending
- 2003-04-01 WO PCT/IB2003/001311 patent/WO2003088311A1/en not_active Application Discontinuation
- 2003-04-01 EP EP03712503A patent/EP1500145A1/en not_active Withdrawn
- 2003-04-01 AU AU2003216595A patent/AU2003216595A1/en not_active Abandoned
- 2003-04-01 US US10/511,513 patent/US20050177588A1/en not_active Abandoned
- 2003-04-01 JP JP2003585146A patent/JP2005523576A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106711129A (zh) * | 2015-11-13 | 2017-05-24 | 爱思开海力士有限公司 | 半导体器件和半导体封装体 |
CN106711129B (zh) * | 2015-11-13 | 2020-06-16 | 爱思开海力士有限公司 | 半导体器件和半导体封装体 |
Also Published As
Publication number | Publication date |
---|---|
US20050177588A1 (en) | 2005-08-11 |
WO2003088311A1 (en) | 2003-10-23 |
EP1500145A1 (en) | 2005-01-26 |
AU2003216595A1 (en) | 2003-10-27 |
JP2005523576A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20140098702A (ko) | 선택적 이진 및 비-이진 디코딩을 이용한 플래시 메모리에서의 검출 및 디코딩 | |
CN102857285A (zh) | 信道信息反馈方法及装置 | |
CN1647474A (zh) | 数据通信总线 | |
Kim et al. | Generalized water-filling for source-aware energy-efficient SRAMs | |
CN101163239B (zh) | 一种新的矢量量化初始码书的生成方法 | |
Dong et al. | Multi‐task learning method for classification of multiple power quality disturbances | |
Hong et al. | Bus-invert coding for low-power I/O-a decomposition approach | |
CN1122239C (zh) | 通过辅助总线来保证安全的集成电路器件 | |
Park et al. | Efficient error-resilient bus coding method using bit-basis orthogonal integrative multiplexing | |
Liu et al. | Performance analysis of packet layer FEC codes and interleaving in FSO channels | |
CN115276955B (zh) | 一种优化的clefia算法线性层实现电路 | |
JP3512292B2 (ja) | 半導体装置及びこれを用いた算術演算システム、画像処理システム、音声信号処理システム、パターン認識システム、信号処理システム、並列データ処理システム、ビデオ信号処理システム | |
Sharma et al. | A Quadro coding technique to reduce self transitions in VLSI interconnects | |
Kummary et al. | Combined crosstalk avoidance code with error control code for detection and correction of random and burst errors | |
US20150310328A1 (en) | Neural Network Architecture, Production Method And Programs Corresponding Thereto | |
Xu et al. | HyperMetric: Robust Hyperdimensional Computing on Error-prone Memories using Metric Learning | |
Lin et al. | Robust VQ-based digital image watermarking for noisy channel | |
Chen et al. | Analysis and design of serial error correction code with crosstalk avoidance technique | |
BHUKYA et al. | Coding Scheme for Power Consumption of Fault Tolerant Busses | |
Wu et al. | Low complexity detection based on selective message passing for SCMA systems | |
US7519131B2 (en) | Method and digital circuit for transmitting a plurality of bit sequences to be transmitted via several bus lines | |
Li et al. | Research on image compression technology based on Bp neural network | |
Xing et al. | A cycle-efficient sample-parallel EBCOT architecture for JPEG2000 encoder | |
Ghoneima et al. | Reducing the data switching activity of serialized datastreams | |
Katheresh et al. | Low power NoC buffer protection using error correction code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |