CN1639671A - 具有总线主控设备的计算机***中的功率降低方法 - Google Patents

具有总线主控设备的计算机***中的功率降低方法 Download PDF

Info

Publication number
CN1639671A
CN1639671A CNA038044161A CN03804416A CN1639671A CN 1639671 A CN1639671 A CN 1639671A CN A038044161 A CNA038044161 A CN A038044161A CN 03804416 A CN03804416 A CN 03804416A CN 1639671 A CN1639671 A CN 1639671A
Authority
CN
China
Prior art keywords
main control
control equipment
storer
bus
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038044161A
Other languages
English (en)
Other versions
CN100351743C (zh
Inventor
詹姆斯·卡尔达什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1639671A publication Critical patent/CN1639671A/zh
Application granted granted Critical
Publication of CN100351743C publication Critical patent/CN100351743C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

将由总线主控制器(145、245)访问的***存储器(110、210)设置为不可缓存的。当***处理器(102、202)处于低功率状态时，对于涉及所述不可缓存的存储器的任何总线主控制器传输周期，都不置位总线主控状态位。

Description

具有总线主控设备的计算机***中的功率降低方法
技术领域
本发明一般地涉及功率管理领域。更具体地说，本发明涉及用于使得处理器进入低功率状态的方法和***。
背景技术
高级配置和电源接口(ACPI)规范所定义的硬件和软件环境使得操作***(OS)软件能够完成***配置和功率管理的可视性及控制。ACPI为计算机***将功率管理和即插即用功能结合起来。ACPI描述了一组有效的处理器工作状态以及这些状态之间所允许的转换。为处理器所定义的前四个状态是C0、C1、C2和C3。C0状态是一个正常工作状态。C1状态是一个低功率、低延迟(latency)的状态，它无需芯片集逻辑的任何支持并且保留着所有缓存的上下文。C2状态是一个比C1具有更低功率以及略长延迟的状态，它需要芯片集的支持，但仍然保留着缓存的上下文。C3状态是一个具有更低功率以及更长延迟的状态，它也需要芯片集的支持，但是在该状态中，所缓存的上下文有可能丢失。基于IA-32体系结构的***一般将HALT(HLT)指令的使用映射到C1状态，将STOPGTANT/QUICKSTART断言(assertion)映射到C2状态，并且将Deep Sleep(对处理器时钟输入信号的清除)操作映射到C3状态。在C1和C2状态，***处理器可以侦听(snoop)总线。在C3状态中，***处理器无法侦听总线。
在启用ACPI的OS中，基于输入/输出(I/O)活动以及处理器的可用状态及其属性，OS需要就“处理器应当进入何种低功率状态”决定一种策略。为了帮助OS做出这种策略决定，ACPI***提供了一个总线主控状态(BM_STS)位和仲裁器禁止(ARB_DIS)位。ACPI***还提供了多种控制方法，这些方法描述了处理器的各种可用状态。BM_STS和ARB_DIS位使得OS能够决定何时将处理器置入C3状态，以及何时将处理器置入功率高得多的C2状态。
用于在C2或C3低功率状态之间做出决定的策略是基于***在C3状态中的能力。如上所述，处理器处于C3状态时不能进行侦听，此外在总线主控访问当中还发生了存储器/缓存一致性问题。因此，OS策略通过BM STS位来跟踪总线主控访问的活动。如果几乎没有活动，则它通过置位(set)BM_STS位来禁止总线仲裁器(其阻止总线主控的执行)，并将处理器置入C3状态。
另外，OS确定C2/C3策略所持续的时间间隔将会影响***的功率性能。对于一个ACPI OS而言，每个抢先(preempt)间隔都执行一次用于确定处理器的C状态的策略。抢先被定义为周期性定时器所产生的中断，也被称为定时器中断。一般而言，这个间隔是10ms-20ms之间的量级(该间隔与OS有关)。处理器在这一抢先时间内调度其所要执行的工作，当处理器完成这项工作时，它进入低功率状态。
在将处理器置入低功率状态的过程中，OS查看所述抢先期间内的剩余时间以及总线主控访问的频率。为了进入C3状态，OS要确保剩余的抢先时间大于C3退出延迟，然后(通过检查BM_STS位)判定在剩余抢先时间内总线主控访问的可能性。如果有时问用于C3退出，并且一直没有总线主控活动，则OS将处理器置入C3状态。
可见，空闲的低功率***希望进入可能的最低功率处理器状态(Cx状态越高，功率就越低，例如，C3具有比C1低得多的功率)。另外，为了进入C3状态，***必须确保在处理器不能在这一状态进行侦听时，不会发生任何将影响存储器和/或缓存的一致性的活动。此外，每个抢先间隔内都要至少执行一次用于确定将发生哪个Cx状态的策略，或者每10ms左右执行一次该策略。这些条件定义了一个空闲C3状态。然而，如果有什么东西引发了缓存一致性问题，并且和抢先间隔一样频繁发生，那么处理器将永不进入C3状态。OS通过BM_STS位跟踪所有的缓存一致性问题，并且如果BM_STS位被置位，则OS推断它不能进入C3状态。
附图说明
以示例而非限制的方式图示了本发明，在附图中用相同的标号来表示类似的元件，其中：
图1是图示了根据本发明一个实施例的、具有不可缓存的存储器的计算机***示例的框图。
图2是图示了根据本发明一个实施例的、具有写通式(write-through)可缓存存储器的计算机***示例的框图。
具体实施方式
在一个实施例中，公开了这样一种方法，该方法能够避免通过置位BM_STS位以使处理器进入C3状态，同时保持了存储器一致性。通过改变总线主控缓冲区的缓存策略，许多总线主控活动就可以不产生缓存一致性问题，因此无需BM_STS位的跟踪，从而使得处理器可以更经常地进入C3状态。
在下面的描述中，出于解释的目的，阐述了大量具体的细节，以提供对本发明的充分理解。然而，本领域的技术人员将会清楚，没有这些具体的细节也能够实现本发明。此外，为了在解释中避免一些不必要的细节，一些公知的结构、过程和设备是以框图的形式示出的，并以总体的方式进行引用。
一般，利用总线主控读操作或写操作来置位总线主控状态(BM_STS)位。例如，在带有USB设备的***中，USB主控制器从存储器中读取描述符，以确定是否有什么USB主控制器需要执行的操作。每毫秒都要从存储器读取描述符。大多数时间内，所述描述符都指示出没有什么USB主控制器需要执行的操作。传统上，因为驱动器缓冲区是写回式(write-back)可缓存的，所以要对BM_STS位进行置位，因此如果对其处的实际数据驻留在处理器缓存内的存储区执行总线主控读操作，并且处理器处于C3状态，那么在处理器被唤醒之前无法继续总线主控操作。这是因为处理器在C3状态中不能服务于侦听周期。为了防止这种状况，给定可能引起侦听周期(BM_STS被置位)的任何先前流量，OS就置位ARB_DIS位以阻止任何总线主控操作。
至于对写回式可缓存存储器区域的总线主控写操作，该存储器区域的副本可能驻留于处理器的缓存内。为了保持一致性，任何对写通式可缓存存储器区域的总线主控写操作都需要由处理器的缓存来侦听。为了防止这种状况的出现，OS对ARB_DIS位进行置位，以阻止任何总线主控操作。
通过可避免缓存和存储器一致性问题的设计方案，处理器可进入低功率状态。当驱动器所用的存储器空间被标记并保持为不可缓存时，存储器一致性问题就消失了。将这个存储器空间标记为不可缓存的，这样就能够确保这一存储器空间的副本不存在于处理器的缓存中，并且无需为由使用这一存储器区域的设备所进行的总线主控访问而侦听处理器的缓存。当BM_STS被设计为在某一设备生成对不可缓存的存储器空间的总线主控操作时不被置位的时候，OS可以更经常地将处理器置入低功率C3状态。
或者，当驱动器所使用的存储器空间被标记并保持为写通式可缓存时，某些存储器一致性问题就得到了解决。写通式可缓存存储器指的是在存储器和处理器缓存中可以具有多份数据副本，但是这些副本都被维护为具有一致性的；任何读操作都只是读取本地副本，而对这一数据的某一副本的写操作必须被复制到其它位置(存储器或缓存)。这样一来，总线主控存储器读操作就不需要处理器的任何交互，而对存储器的总线主控写操作需要处理器的缓存被侦听(以更新它的数据副本)。对于这类配置，如果总线主控设备的存储器被标记为写通式可缓存的，则BM_STS位可被设计为，只有当这些设备产生对写通式存储器区域的总线主控写访问时才被置位。然而，对写通式可缓存存储器区域的总线主控读访问则不需要对BM_STS位进行置位，就使得OS能够将CPU置入低功率C3状态。
为了优化C3状态的进入，下面的表图示了应当如何根据正被访问的存储器区域的缓存能力来置位BM_STS：
总线主控周期的类型 当前BM_STS 改进BM_STS
存储器读不可缓存的存储器 置位 不变
存储器写不可缓存的存储器 置位 不变
存储器读写通式可缓存存储器 置位 不变
存储器写写通式可缓存存储器 置位 置位
存储器读写回式可缓存存储器 置位 置位
存储器写写回式可缓存存储器 置位 置位
如该表所示，如果将总线主控缓冲区变为完全不可缓存的，就可以避免对BM_STS位的置位，而如果将总线主控缓冲区变为写通式可缓存的，则对任何读周期都可避免对BM_STS位进行置位。根据总线主控的行为，可以使用这些技术中的一种，使得处理器能够更经常地进入C3状态。
图1是图示了根据本发明一个实施例的、具有不可缓存的存储器的计算机***示例的框图。USB设备135和140都通过USB主控制器120与计算机***100相连。计算机***100包括处理器102、存储器控制器单元(MCU)105和存储器110。一般来说，计算机***100中的OS在每个时间段(例如，每11秒)上都调度一个周期性的抢先中断。利用每个抢先中断，OS为处理器102安排了一定量的工作来做。当处理器102完成所述工作时，处理器102在下一个抢先中断之前被空闲起来。接着，处理器102做一些OS所安排的其他工作，然后处理器102再次空闲。
当处理器102空闲时，OS将处理器102置入先前所述的C1、C2或C3状态之一。这些状态中的每一个都具有不同的属性。例如，C1状态是大约2瓦的低功率状态，并具有大约0.5微秒的退出延迟。C2状态是大约1.5瓦的低功率状态，并具有大约100微秒的退出延迟时间。C3状态是大约0.2瓦的超低功率状态，并具有约3微秒退出延迟。C3状态是一种超低功率的处理器状态。退出延迟时间是在发生抢先中断时处理器102重新启动所用的时间。
为了在存储器缓存103和存储器110之间保持一致性，侦听是很重要的。当处理器102被置入C3状态时，处理器102无法侦听总线。例如，当处理器处于C3状态时，如果USB主控制器120(或总线主控制器)原本想要控制总线并将数据写入存储器110，而对应的数据正好位于处理器缓存103中，那么将会出现存储器一致性问题。存储器110中的数据将会比处理器缓存103中的数据更新，但由于处理器102无法侦听总线，所以它不会注意到这一点。
为了防止存储器一致性问题，ACPI规范要求禁止总线主控仲裁器145。通过对仲裁器禁止(ARB_DIS)位进行置位，就可以禁止总线主控仲裁器145。这可以防止总线主控仲裁器145将总线授予任何总线主控制器(包括USB主控制器)或设备。然而，置位ARB_DIS位将会影响USB主控制器120读其帧列表的能力。如上所述，USB主控制器120经常(例如，每1毫秒)生成对存储器110的总线主控访问。
在本发明的一个实施例中，存储器110中由总线主控设备使用的部分被设置为不可缓存的，并且对于由总线主控设备(USB主控制器120)进行的任何总线主控访问，都不置位BM_STS位。这将导致OS忽略来自这个不可缓存总线主控设备的任何总线主控活动，而且它将不会影响到用于将处理器102置入C3状态的OS策略。例如，当USB主控制器120执行总线主控写操作以写入不可缓存的存储器110时，没有什么好担心的缓存一致性问题。当USB主控制器120执行总线主控读操作以从不可缓存的存储器110读取时，也没有什么存储器一致性问题。因此，处理器102在由USB主控制器120进行的任何总线访问期间，都无需对总线进行侦听，因而可被置入低功率C3状态。
为了优化这一类型的配置，MCU 105对于来自“不可缓存”总线主控设备(USB主控制器120)的任何总线主控访问，都必须不向处理器102发出侦听周期。有很多种方法可用来执行这类存储器定型(typing)。例如，可将存储器属性寄存器编程到MCU中，以辨别存储器的哪些部分是不可缓存的，或者，来自总线主控设备的一个单独信号可以作为总线周期操作的发起者。
此外，由于“不可缓存”总线主控设备(USB主控制器120)不再产生缓存一致性问题，并且MCU 105不再生成到处理器102的侦听周期，因此在ARB_DIS位被置位(正常情况下，这将迫使所有总线主控设备不工作)时，“不可缓存”总线主控设备也被允许工作。注意，这仅仅适用于“不可缓存”总线主控设备，其它可能产生一致性问题的所有总线主控设备在ARB_DIS位被置位时都需要被禁止。
图2是图示了根据本发明一个实施例的、具有写通式可缓存存储器的计算机***示例的框图。存储器210被设置为对于总线主控设备(这种情形下，即USB主控制器220)所使用的存储器来说是写通式可缓存的，并且仅对于来自这一“写通式可缓存”总线主控设备的总线主控写操作而置位BM_STS位，但在来自这一“写通式可缓存”总线主控设备的总线主控读操作期间不置位BM_STS位。这使得缓存203和存储器210在发生总线主控写操作时可相互一致。虽然缓存203被图示为处理器缓存，但是这一技术同样适用于其它缓存实现。
为了优化这一类型的配置，MCU 210对于来自这一特定“写通式可缓存”总线主控设备(USB主控制器220)的任何总线主控读操作，都不向处理器202发送侦听周期。有多种方法可用来执行这类存储器定型。例如，可将存储器属性寄存器编程到MCU中，以辨别存储器的哪些部分是写通式可缓存的，或者，来自总线主控设备的一个单独信号可以作为总线周期操作的发起者。
此外，由于“写通式可缓存”总线主控设备对于存储器读周期不再产生缓存一致性问题，并且MCU 210对于来自这一“写通式可缓存”总线主控设备的总线主控读操作，不再向处理器202生成侦听周期，因此在ARB_DIS位被置位(正常情况下，这将迫使所有总线主控设备不工作)时，允许“写通式可缓存”总线主控设备执行总线主控读操作。在ARB_DIS位被置位时，仍要阻止这一“写通式可缓存”总线主控设备生成总线主控写周期，但是总线主控读操作可以继续。注意，这仅仅适用于“写通式可缓存”总线主控设备；其它可能产生一致性问题的所有总线主控设备在ARB_DIS位被置位时都需要被禁止。
本发明中各种方法的操作都可由数字处理***中的处理单元来实施，所述处理单元可以执行计算机程序指令序列。所述操作可以包括带有辅助处理器的硬件电路，所述辅助处理器专门用于执行功率管理的功能。可以使用包括存储在存储器中的指令的应用软件来执行所述操作，所述存储器可被视为一种机器可读存储介质。所述存储器可以是随机访问存储器、只读存储器、诸如大容量存储器件的永久存储型存储器、或者这些器件的任何组合。执行指令序列将使得处理单元执行根据本发明的操作。所述指令可从一个存储器件或者通过网络连接而从一个或多个其它数字处理***(例如，一个服务器计算机***)中被载入所述计算机的内存。所述指令可被同时存储在几个存储器件(例如，DRAM和诸如虚拟内存的硬盘)中。结果，可由所述处理单元来直接执行这些指令。
在其它情况下，不可以直接执行所述指令，或者它们不可由所述处理单元直接执行。在这些环境下，通过让处理器执行用于解释所述指令的解释器，或者通过让处理器执行将所接收的指令转换为可由处理器直接执行的指令的指令，就可以实现上述执行过程。在其它实施例中，可以使用硬连线电路取代软件指令，或者将两者结合起来实现本发明。因而，本发明并不限于硬件电路和软件的任何特定组合，也不限于由计算机或数字处理***执行的指令的任何特定源。
虽然已参考特定的示例性实施例描述了本发明，但是很清楚，在不偏离如本发明权利要求所述的更宽精神和范围的前提下，可以对这些实施例做出多种修改和改变。由此，本说明书和附图将被视为示例性的而非限制性的。

Claims (33)

1.一种方法，包括
将总线主控设备所使用的存储器设置为不可缓存的，所述存储器和所述总线主控设备位于一个计算机***中；
对于由所述总线主控设备对所述存储器进行的任何总线主控存储器操作，都不置位总线主控状态位；以及
将所述计算机***中的处理器置入低功率状态。
2.如权利要求1所述的方法，其中，所述低功率状态是一种深度睡眠状态。
3.如权利要求1所述的方法，其中，所述低功率状态是C3状态。
4.如权利要求1所述的方法，其中，所述存储器耦合到一个存储器子***，该子***在由所述总线主控设备执行的任何总线主控访问期间都不向所述处理器生成侦听周期。
5.如权利要求4所述的方法，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读和写操作。
6.一种其上存储有指令序列的计算机可读介质，所述指令可由一个***来执行，并且所述指令在由所述***执行时，使得所述***执行一种方法，包括：
将总线主控设备所使用的存储器设置为不可缓存的，所述存储器和所述总线主控设备位于一个计算机***中；
对于由所述总线主控设备对所述存储器进行的任何总线主控存储器操作，都不置位总线主控状态位；以及
将所述计算机***中的处理器置入低功率状态。
7.如权利要求6所述的计算机可读介质，其中，所述低功率状态是一种深度睡眠状态。
8.如权利要求6所述的计算机可读介质，其中，所述低功率状态是C3状态。
9.如权利要求6所述的计算机可读介质，其中，所述存储器耦合到一个存储器子***，该子***在由所述总线主控设备执行的任何总线主控访问期间都不向所述处理器生成侦听周期。
10.如权利要求9所述的计算机可读介质，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读和写操作。
11.一种***，包括：
设置为不可缓存的存储器；
与所述存储器相耦合的总线主控设备；以及
与所述存储器和所述总线主控设备相耦合的处理器，其中，当所述总线主控设备对所述不可缓存的存储器执行存储器操作，并且对于这些总线操作未置位总线主控状态位时，所述处理器被置入低功率状态。
12.如权利要求11所述的***，其中，所述低功率状态是一种深度睡眠状态。
13.如权利要求11所述的***，其中，所述低功率状态是C3状态。
14.如权利要求11所述的***，还包括一个与所述存储器相耦合的存储器子***，其中所述存储器子***在由所述总线主控设备执行的任何存储器操作期间都不向所述处理器生成侦听周期。
15.如权利要求14所述的***，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读和写操作。
16.一种方法，包括：
将总线主控设备所使用的存储器设置为写通式可缓存的，所述存储器和所述总线主控设备位于一个计算机***中；
在所述总线主控设备对所述存储器执行存储器读操作时，不置位总线主控状态位；以及
将所述计算机***中的处理器置入低功率状态。
17.如权利要求16所述的方法，还包括在所述总线主控设备对所述存储器执行存储器写操作时，置位所述总线主控状态位。
18.如权利要求17所述的方法，其中，在所述总线主控设备对所述存储器执行存储器写操作时，不将所述处理器置入低功率状态。
19.如权利要求17所述的方法，其中，所述低功率状态是C3状态。
20.如权利要求16所述的方法，其中，所述存储器耦合到一个存储器子***，该子***在由所述总线主控设备执行的任何总线主控读操作期间都不向所述处理器生成侦听周期。
21.如权利要求20所述的方法，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读操作。
22.一种其上存储有指令序列的计算机可读介质，所述指令可由一个***来执行，并且所述指令在由所述***执行时，使得所述***执行一种方法，包括：
将总线主控设备所使用的存储器设置为写通式可缓存的，所述存储器和所述总线主控设备位于一个计算机***中；
在所述总线主控设备对所述存储器执行存储器读操作时，不置位总线主控状态位；以及
将所述计算机***中的处理器置入低功率状态。
23.如权利要求22所述的计算机可读介质，还包括在所述总线主控设备对所述存储器执行存储器写操作时，置位所述总线主控状态位。
24.如权利要求22所述的计算机可读介质，其中，在所述总线主控设备对所述存储器执行存储器写操作时，不将所述处理器置入低功率状态。
25.如权利要求22所述的计算机可读介质，其中，所述低功率状态是C3状态。
26.如权利要求22所述的计算机可读介质，其中，所述存储器耦合到一个存储器子***，该子***在由所述总线主控设备执行的任何总线主控读访问期间都不向所述处理器生成侦听周期。
27.如权利要求26所述的计算机可读介质，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读操作。
28.一种***，包括：
设置为写通式可缓存的存储器；
与所述存储器相耦合的总线主控设备；以及
与所述存储器和所述总线主控设备相耦合的处理器，其中，当所述处理器处于低功率状态，而没有置位总线主控状态位时，允许所述总线主控设备执行存储器读操作。
29.如权利要求28所述的***，其中，当所述总线主控设备对所述存储器执行存储器写操作时，不将所述处理器置入低功率状态。
30.如权利要求28所述的***，其中，当所述总线主控设备对所述存储器执行存储器写操作时，所述总线主控状态位被置位。
31.如权利要求28所述的***，其中，所述低功率状态是C3状态。
32.如权利要求28所述的***，还包括一个与所述存储器相耦合的存储器子***，其中所述存储器子***在由所述总线主控设备执行的任何总线主控读操作期间都不向所述处理器生成侦听周期。
33.如权利要求32所述的***，其中，在仲裁器禁止位被置位时，允许所述总线主控设备生成总线主控读操作。
CNB038044161A 2002-02-27 2003-02-25 具有总线主控设备的计算机***中的功率降低方法 Expired - Fee Related CN100351743C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/085,307 US20030163745A1 (en) 2002-02-27 2002-02-27 Method to reduce power in a computer system with bus master devices
US10/085,307 2002-02-27

Publications (2)

Publication Number Publication Date
CN1639671A true CN1639671A (zh) 2005-07-13
CN100351743C CN100351743C (zh) 2007-11-28

Family

ID=27753600

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038044161A Expired - Fee Related CN100351743C (zh) 2002-02-27 2003-02-25 具有总线主控设备的计算机***中的功率降低方法

Country Status (8)

Country Link
US (1) US20030163745A1 (zh)
KR (2) KR20060122982A (zh)
CN (1) CN100351743C (zh)
AU (1) AU2003217741A1 (zh)
DE (1) DE10392351T5 (zh)
GB (1) GB2403570B (zh)
TW (1) TWI281607B (zh)
WO (1) WO2003073253A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397301C (zh) * 2006-01-09 2008-06-25 威盛电子股份有限公司 中央处理器的省电方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636815B1 (en) * 2003-04-09 2009-12-22 Klaiber Alexander C System and method for handling direct memory accesses
US8751753B1 (en) 2003-04-09 2014-06-10 Guillermo J. Rozas Coherence de-coupling buffer
US20040250035A1 (en) * 2003-06-06 2004-12-09 Atkinson Lee W. Method and apparatus for affecting computer system
EP1548547A1 (en) * 2003-12-24 2005-06-29 Texas Instruments Incorporated Method and apparatus for reducing memory current leakage in a mobile device
US7930572B2 (en) * 2003-12-24 2011-04-19 Texas Instruments Incorporated Method and apparatus for reducing memory current leakage a mobile device
US7315952B2 (en) * 2004-06-02 2008-01-01 Intel Corporation Power state coordination between devices sharing power-managed resources
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
US7971002B1 (en) 2005-04-07 2011-06-28 Guillermo Rozas Maintaining instruction coherency in a translation-based computer system architecture
US7454632B2 (en) * 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) * 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
KR100656353B1 (ko) 2005-07-12 2006-12-11 한국전자통신연구원 메모리 전력 소모를 줄이는 방법
US20070050549A1 (en) * 2005-08-31 2007-03-01 Verdun Gary J Method and system for managing cacheability of data blocks to improve processor power management
TWI286705B (en) * 2005-09-06 2007-09-11 Via Tech Inc Power management method of central processing unit
US7750912B2 (en) * 2005-11-23 2010-07-06 Advanced Micro Devices, Inc. Integrating display controller into low power processor
JP5283128B2 (ja) * 2009-12-16 2013-09-04 学校法人早稲田大学 プロセッサによって実行可能なコードの生成方法、記憶領域の管理方法及びコード生成プログラム
US9575536B2 (en) 2014-08-22 2017-02-21 Intel Corporation Methods and apparatus to estimate power performance of a job that runs on multiple nodes of a distributed computer system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414827A (en) * 1991-12-19 1995-05-09 Opti, Inc. Automatic cache flush
US5325503A (en) * 1992-02-21 1994-06-28 Compaq Computer Corporation Cache memory system which snoops an operation to a first location in a cache line and does not snoop further operations to locations in the same line
EP0585117A1 (en) * 1992-08-26 1994-03-02 Cyrix Corporation Method and system for maintaining cache coherency in a multi-master computer system
US5551006A (en) * 1993-09-30 1996-08-27 Intel Corporation Low cost writethrough cache coherency apparatus and method for computer systems without a cache supporting bus
US6052789A (en) * 1994-03-02 2000-04-18 Packard Bell Nec, Inc. Power management architecture for a reconfigurable write-back cache
US5802305A (en) * 1996-05-17 1998-09-01 Microsoft Corporation System for remotely waking a sleeping computer in power down state by comparing incoming packet to the list of packets storing on network interface card
US6205507B1 (en) * 1996-06-13 2001-03-20 Compaq Computer Corporation Memory coherency in a processor-to-bus cycle in a multi-processor system
GB2338806A (en) * 1997-03-31 1999-12-29 Intel Corp Automatic transitioning between ACPI C3 and C2 states
US6128703A (en) * 1997-09-05 2000-10-03 Integrated Device Technology, Inc. Method and apparatus for memory prefetch operation of volatile non-coherent data
US5983354A (en) * 1997-12-03 1999-11-09 Intel Corporation Method and apparatus for indication when a bus master is communicating with memory
KR100626359B1 (ko) * 1999-09-10 2006-09-20 삼성전자주식회사 컴퓨터 시스템의 전원 관리 방법
US6658532B1 (en) * 1999-12-15 2003-12-02 Intel Corporation Cache flushing
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397301C (zh) * 2006-01-09 2008-06-25 威盛电子股份有限公司 中央处理器的省电方法

Also Published As

Publication number Publication date
AU2003217741A1 (en) 2003-09-09
KR100667999B1 (ko) 2007-01-15
US20030163745A1 (en) 2003-08-28
KR20040086459A (ko) 2004-10-08
WO2003073253A3 (en) 2004-02-19
GB2403570B (en) 2006-11-22
TWI281607B (en) 2007-05-21
GB0420421D0 (en) 2004-10-20
TW200402619A (en) 2004-02-16
GB2403570A (en) 2005-01-05
WO2003073253A2 (en) 2003-09-04
KR20060122982A (ko) 2006-11-30
CN100351743C (zh) 2007-11-28
DE10392351T5 (de) 2005-03-10

Similar Documents

Publication Publication Date Title
CN100351743C (zh) 具有总线主控设备的计算机***中的功率降低方法
US6971033B2 (en) Method and apparatus for improving bus master performance
US7219241B2 (en) Method for managing virtual and actual performance states of logical processors in a multithreaded processor using system management mode
US7421694B2 (en) Systems and methods for enhancing performance of a coprocessor
US10133677B2 (en) Opportunistic migration of memory pages in a unified virtual memory system
US6260131B1 (en) Method and apparatus for TLB memory ordering
US9298498B2 (en) Building a run list for a coprocessor based on rules when the coprocessor switches from one context to another context
US7590774B2 (en) Method and system for efficient context swapping
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
US5666537A (en) Power down scheme for idle processor components
US8495267B2 (en) Managing shared computer memory using multiple interrupts
US8560781B2 (en) Technique for using memory attributes
US20090204832A1 (en) Method and apparatus for adaptive power managment of memory subsystem
US20090327609A1 (en) Performance based cache management
KR19990076908A (ko) 전원 관리 장치 및 방법
US5163143A (en) Enhanced locked bus cycle control in a cache memory computer system
US20030177325A1 (en) Method and structure for low memory relocation for dynamic memory reconfiguration
EP1570335B1 (en) An apparatus and method for address bus power control
US20130246670A1 (en) Information processing system
JPH03656B2 (zh)
EP0425843A2 (en) Enhanced locked bus cycle control in a cache memory computer system
KR950009572B1 (ko) 고속 중형 컴퓨터에서 고속 온라인 백업 방법
KR20220138324A (ko) 지속성 지원 방법 및 컴퓨팅 장치
Kirk An enhanced snoopy cache design for real-time multi-processing
JPS60103476A (ja) バスインタフエ−ス装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20130225