CN1635665A - 一种数据传输接口与串列总线接口装置 - Google Patents
一种数据传输接口与串列总线接口装置 Download PDFInfo
- Publication number
- CN1635665A CN1635665A CN 200310124430 CN200310124430A CN1635665A CN 1635665 A CN1635665 A CN 1635665A CN 200310124430 CN200310124430 CN 200310124430 CN 200310124430 A CN200310124430 A CN 200310124430A CN 1635665 A CN1635665 A CN 1635665A
- Authority
- CN
- China
- Prior art keywords
- signal
- interface
- formula
- data
- variance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
通用串列总线(USB),已经广泛使用于电脑***及其周边产品,愈来愈多的商品也采用此一成熟的总线接口***,以方便数据有效且方便地与电脑***作交换。本发明公开了一种数据传输接口与串列总线接口装置,以进一步提高数据传递的速度。
Description
技术领域
本发明涉及一种通用串列总线***结构,具体地是指一种数据传输接口与双通道通用串列总线接口装置。
背景技术
双通道通用串列总线(DCUSB,Dual Channel Universal Serial Bus)或称为宽频通用串列总线(WSB,Wideband Serial Bus)乃是一结构于USB2.0的技术上所发展的高速串列总线技术,其可相容于USB 1.x及USB2.0接口总线标准,在数据传输率上最高可达到960Mbits/sec(或120Mbytes/sec)是USB 2.0接口数据传输率的两倍,适合于高速的磁盘作业***、有线及无线短距离数据传输、可携式数据储存媒体等产品发展,是一崭新的接口技术。
现有的通用串列总线信号有:VBUS、D+、D-、GND及用于隔离杂讯的接地设计,其符合于1.x及2.0版本的接口规格,为现今颇为广用的USB接口。
实用新型内容
本发明的目的在于提供一种数据传输接口与串列总线接口装置,从而可以提高接口通道的传送速率。
为实现上述目的,本发明提供的一种数据传输接口,可相容USB 1.0、USB 1.1或USB 2.0的接口信号传输协定并具有至少下列接口信号:VBUS、D0+、D0-、D1+、D1-、GND,其中D0+与D0-为一差额信号组,D1+与D1-为另一差额信号组,VBUS为接口电源,GND为接口接地。
另包括一具有隔离杂讯功能的接地信号。
其进一步将差额信号组D0+、D0-及D1+、D1-设计成主朴式结构,其中D0+、D0-为主式、D1+、D1-为朴式,主式差额信号组D0+、D0-负责与USB 1.0、USB 1.1或USB 2.0的接口信号作传输协定。
其中主式差额信号组D0+、D0-与朴式差额信号组D1+、D1-共同完成双通道通用串列总线(DCUSB,Dual Channel universal serial bus)接口信号的传输协定。
其中朴式差额信号组D1+、D1-于双通道通用串列总线协定下,仅负责数据的传输。
其中主式差额信号组D0+、D0-与朴式差额信号组D1+、D1-是使用一鸣叫程序(Chirp sequence)完成接口信号的传输协定,其中呜叫程序由覆数个鸣叫J信号(Chirp J)及鸣叫K信号(Chirp K)所组成,鸣叫J信号在主式信号上为D0+=1,D0-=0,鸣叫J信号在朴式信号上为D1+=1、D1-=0,鸣叫K信号在主式信号上为D0+=0、D0-=1,鸣叫K信号在朴式信号上为D1+=0、D1-=1。
其中数据在主式差额信号及朴式差额信号上作非同步传输,当其中一差额信号传输的数据发生错误时,接口控制器将暂时停止数据的递送,并利用主式或朴式差额信号重复传送该笔数据;直到该笔数据正确接收后接口控制器再继续传送数据封包。
本发明提供的一种串列总线接口装置,具有双通道,可相容于USB接口数据传输规格,并具有两个数据传输通道,每一个通道上的信号均由两个差额信号所组成;该装置内并具一接口控制器,其具有数据的转换及传输的功能。
其中的接口控制器至少包括一差额信号接收器,及一电流驱动器;该差额信号接收器与电流驱动器并经由适当的电路而与接口通道上的差额信号所连接。
如上所述,本发明除了使用VBUS、D+、D-、GND等信号外,为增加数据传输速率,特别增加了额外的信号而成为VBUS、D0+、D0-、D1+、D1-及GND等,除了隔离杂讯的接地信号外,共成为六个信号的接口,其并成为一主仆式(Master-Slave)的结构,其中D0+及D0-为一主式(Master)信号;而D1+及D1-为其仆式(Slave)信号。所谓主式信号,即是负责DCUSB及USB接口的协定工作与数据(Data)的传送;而朴式信号则仅负责DCUSB接口的协定与数据的传送。详细实施方式说明请先参考图1。
附图说明
为进一步揭示本发明的具体技术内容,以下结合实施例及附图详细说明如后,其中:
图1为公知USB 2.0的鸣叫程序信号示意图;
图2为本发明DCUSB总线协定的鸣叫程序信号示意图;
图3为本发明总线***连接示意图;
图4为本发明交易封包的示意图;
图5为本发明DCUSB的电路结构图。
具体实施方式
如图1所示,图1为USB 2.0装置(Device)于***主机(Host)端后的信号图。其中于D+信号上将产生信号弹跳(Bounce)90的情形,待信号稳定后将持续维持一段时间t1,使得总线(Bus)处于闲置状况(Idle),之后于时间t2区间内主机与装置间必需完成鸣叫程序(Chirpsequence),其意在于完成两者间USB 2.0的传输协定确认,以便与USB1.x的装置作识别。而鸣叫程序的作动起于主机对总线的重置(Reset),即D+=0且D-=0,而当装置侦测到总线处于重置状况后,将送出鸣叫K信号(ChirpK;D+=0,D-=1)100。
当主机侦测到鸣叫K信号100后,将送出鸣叫K及鸣叫J信号(Chirp J;D+=1,D-=0)各三次,共计有六个鸣叫信号(6chirps)于200处。至此***将进入USB 2.0的传输协定,而完成鸣叫程序。
请参考图2,如图2所示为本发明DCUSB总线协定的鸣叫程序,使用此方法可使主机与装置间彼此辨识出其可工作的范围为USB 1.x或USB 2.0或DCUSB的功能。当装置连接主机后,如图2,主机于时间t2开始时将双总线重置(D0+=0,D0-=0,D1+=-0,且D1-=0),若装置仅具备USB 2.0的功能,因其并不具备朴式信号(D1+,D1-),所以主机将侦测不到D1-上的鸣叫K信号而进入USB 2.0的模式,并于主式信号上(D0+,D0-)完成USB 2.0的鸣叫程序。
若装置为一DCUSB的装置,则将与主机于模式信号线上完成与主式信号上相同的鸣叫程序,如图2所示,其中100为主式的呜叫K信号,而200为主式的鸣叫K及鸣叫J信号;110为朴式的鸣叫K信号,而210为朴式的鸣叫K及鸣叫J信号,当主机与装置间彼此由主式及模式信号完成DCUSB的鸣叫程序后,***即进入DCUSB协定。当***进入DCUSB协定后,D0+、D0-、D1+及D1-四个信号线将被致能(Enable)。
由上所述即知,DCUSB并不存在于USB 1.x的协定上,此乃因USB1.x并没有所谓的鸣叫程序,也就意味著虽然DCUSB具备有双通道的设计,但当其工作于仅具USB 1.x的主机或装置时,DCUSB的鸣叫程序并不会产生,其朴式信号将被禁能(Disable),且USB 2.0的呜叫程序也不会产生,因此***的数据传输速率将相同于公知的USB 1.x的装置,所以并不会有两倍于USB 1.x的数据传输速率的情形发生。因此,DCUSB总线技术可相容于USB 1.x及USB 2.0的规范。
请参考图3的***连接示意图,其中由一具备有DCUSB接口功能的主机控制器(DCUSB host controller)为***源端集线器(Root hub),其可连接一DCUSB装置30、一USB 2.0集线器(hub)20、及一USB2.0装置10;而USB 2.0集线器(hub)20又可再连接一USB 2.0装置50及一USB 1.x装置40。如此的连接结构,便是因为DCUSB的接口协定可相容于USB 1.x及USB 2.0规范的原故,而DCUSB装置30却可以双倍于USB 2.0的数据传输速率进行数据传输。如果将DCUSB装置30连接于USB 2.0集线器(hub)20上,则DCUSB装置30仍可以利用USB 2.0的接口协定以主式信号完成单通道连接,而其数据传输速率亦可维持在USB 2.0的标准,即480Mbits/Sec。
在总线封包(Packet)传输技术上,DCUSB亦采用与USB 2.0相同的封包结构,即包括有:特征封包(Token packets)、数据封包(Datapackets)、调协封包(Handshake packets)及特殊封包(Special packets)等四种。此四种封包均可在主式及朴式信号上运作,但朴式信号只接受特征封包中的输入(In)及输出(Out)型的信号传递;而不接受特征封包中的讯框起始型(SOF,Start Of Frame)及设定型(Setup)。请参考图4,其中300表示USB 2.0的数据输入交易(In transaction),其由三个封包所组成:输入型特征封包310、数据封包320及调协封包330,当主机发出输入型特征封包310后,装置即送出数据封包320,主机在收到数据并确认无误后,再送出调协封包330,告知装置数据正确而完成数据输入的动作。
至于DCUSB中的数据输入交易(In transaction)400则需由主式信号及模式信号共同完成;主机于主式及朴式信号上发出输入型特征封包410及411后,装置即送出数据封包420及421,主机在收到主式及朴式信号上的数据并确认无误后,再送出调协封包430及431,告知装置所收数据正确而完成数据输入的动作。
由于主式及模式信号两者之间在时间上不会同步,因此一旦有一方数据发生传输错误时,该方将不会产生调协封包430或431,此时发送端接口控制器将暂停后续数据的递送并重复传送该笔数据封包,直到接收端接口控制器接收到正确的数据并送出调协封包完成动作后。因此,当数据发生错误时将有双重通道-主式及模式信号通道-提供作为数据再传送(Retry)的通道,当主式信号通道被其他USB装置占有时,仍能够使用朴式信号通道传递数据,此亦可增加整体数据传输的速率。同样的方式也可运用在数据输出交易(Out transaction),但如前所述,讯框起始型交易(SOF transaction)及设定型(Setup transaction)交易只在主式信号上发生,也就是说明朴式信号只负责数据传递的任务。
当***进入DCUSB模式后,只有数据输出入交易才会使用模式信号而成为双通道模式。此设计可简化DCUSB的***设计又兼顾到实质的数据传输速率的提升。
图5所示为DCUSB的电路结构图,其中斜线阴影部分为低速的USB1.x元件,500为DCUSB的主机端,600为DCUSB的装置端;510为主机差额接收器(Differential receiver),其输出为一朴式差额输出信号,520为电流驱动器,610为装置差额接收器,其输出为一朴式差额输出信号,620为电流驱动器。由图五可知,510、520、610及620等元件由朴式信号D1+,D1-作为连接,而共同形成一朴式通道,700即为本发明的DCUSB总线接口。
本发明所描述的,只是较佳实施例的一种,举凡局部的变更或修饰而源于本发明的技术思想而为熟习该项技艺的人所易于推知的,俱不脱本发明的专利权范畴。
Claims (9)
1、一种数据传输接口,其特征在于,可相容USB 1.0、USB 1.1或USB 2.0的接口信号传输协定并具有至少下列接口信号:VBUS、D0+、D0-、D1+、D1-、GND,其中D0+与D0-为一差额信号组,D1+与D1-为另一差额信号组,VBUS为接口电源,GND为接口接地。
2、如权利要求1所述的数据传输接口,其特征在于,另包括一具有隔离杂讯功能的接地信号。
3、如权利要求1所述的数据传输接口,其特征在于,其进一步将差额信号组D0+、D0-及D1+、D1-设计成主朴式结构,其中D0+、D0-为主式、D1+、D1-为朴式,主式差额信号组D0+、D0-负责与USB 1.0、USB 1.1或USB 2.0的接口信号作传输协定。
4、如权利要求3所述的数据传输接口,其特征在于,其中主式差额信号组D0+、D0-与朴式差额信号组D1+、D1-共同完成双通道通用串列总线接口信号的传输协定。
5、如权利要求3所述的数据传输接口,其特征在于,其中朴式差额信号组D1+、D1-于双通道通用串列总线协定下,仅负责数据的传输。
6、如权利要求4所述的数据传输接口,其特征在于,其中主式差额信号组D0+、D0-与朴式差额信号组D1+、D1-是使用一鸣叫程序完成接口信号的传输协定,其中呜叫程序由覆数个鸣叫J信号(Chirp J)及鸣叫K信号所组成,鸣叫J信号在主式信号上为D0+=1,D0-=0,鸣叫J信号在朴式信号上为D1+=1、D1-=0,鸣叫K信号在主式信号上为D0+=0、D0-=1,鸣叫K信号在朴式信号上为D1+=0、D1-=1。
7、如权利要求3所述的数据传输接口,其特征在于,其中数据在主式差额信号及朴式差额信号上作非同步传输,当其中一差额信号传输的数据发生错误时,接口控制器将暂时停止数据的递送,并利用主式或朴式差额信号重复传送该笔数据;直到该笔数据正确接收后接口控制器再继续传送数据封包。
8、一种具有双通道通用串列总线接口的装置,其特征为可相容于USB接口数据传输规格,并具有两个数据传输通道,每一个通道上的信号均由两个差额信号所组成;该装置内并具一具有数据的转换及传输的功能的接口控制器。
9、如权利要求8所述的装置,其特征在于,其中的接口控制器至少包括一差额信号接收器,及一电流驱动器;该差额信号接收器与电流驱动器并经由适当的电路而与接口通道上的差额信号所连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101244306A CN100359856C (zh) | 2003-12-26 | 2003-12-26 | 一种数据传输接口与串列总线接口装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101244306A CN100359856C (zh) | 2003-12-26 | 2003-12-26 | 一种数据传输接口与串列总线接口装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1635665A true CN1635665A (zh) | 2005-07-06 |
CN100359856C CN100359856C (zh) | 2008-01-02 |
Family
ID=34845008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101244306A Expired - Fee Related CN100359856C (zh) | 2003-12-26 | 2003-12-26 | 一种数据传输接口与串列总线接口装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100359856C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110691021A (zh) * | 2015-09-03 | 2020-01-14 | 阿尔特拉公司 | 分布式多芯片协议应用接口 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2686998B1 (fr) * | 1992-01-30 | 1994-03-25 | Gemplus Card International | Carte a puce a plusieurs protocoles de communication. |
CN1137437C (zh) * | 1998-04-20 | 2004-02-04 | 友讯科技股份有限公司 | 双速集线器的备***换装置及方法 |
FR2783336B1 (fr) * | 1998-09-11 | 2001-10-12 | Schlumberger Ind Sa | Procede de transmission de donnees et carte pour une telle transmission |
CN2585498Y (zh) * | 2002-12-03 | 2003-11-05 | 周云波 | 一种通过光纤传输usb信号的电路 |
CN2627744Y (zh) * | 2003-08-12 | 2004-07-21 | 劲永国际股份有限公司 | 一种数据传输接口与串列总线接口装置 |
-
2003
- 2003-12-26 CN CNB2003101244306A patent/CN100359856C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110691021A (zh) * | 2015-09-03 | 2020-01-14 | 阿尔特拉公司 | 分布式多芯片协议应用接口 |
Also Published As
Publication number | Publication date |
---|---|
CN100359856C (zh) | 2008-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101911000B (zh) | 用于连接电子装置的控制总线 | |
CN106453383A (zh) | 一种基于uart的主从多机通讯***及方法 | |
US8103896B2 (en) | Method and system for I2C clock generation | |
GB2488223A (en) | Serial peripheral interface with handshake signals | |
US20090063717A1 (en) | Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface | |
CN103092175B (zh) | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 | |
CN205959200U (zh) | 用于i2c总线数据传输的锁存电路 | |
CN201477579U (zh) | 一种基于fpga技术的光纤传输usb信号的装置 | |
CN1894681A (zh) | 用于串行数据通信的接口 | |
CN100553256C (zh) | 一种多个节点设备互连的单总线通信方法 | |
CN2627744Y (zh) | 一种数据传输接口与串列总线接口装置 | |
CN203397201U (zh) | 一种基于cpld或fpga的高速同步串行通信电路 | |
CN106249687A (zh) | 一种背板通讯的方法 | |
CN210324188U (zh) | 一种集成电路总线iic主从竞争自动切换设备及其*** | |
CN1169063C (zh) | 现场总线与串行接口设备间的协议转换方法 | |
CN1635665A (zh) | 一种数据传输接口与串列总线接口装置 | |
CN1893404B (zh) | 串行通讯的方法及其接口电路 | |
CN104850518A (zh) | 远程登入电脑的方法 | |
TW202121183A (zh) | 積體電路匯流排即時偵測連接狀態的裝置及方法 | |
CN201349219Y (zh) | 异步通信控制器 | |
CN209860929U (zh) | 一种通信总线结构 | |
CN102868583A (zh) | 一种具有故障诊断功能的FlexRay总线节 | |
CN1581126A (zh) | Iic总线控制***及其实现方法 | |
CN209767567U (zh) | 一种多主rs485总线*** | |
CN202205196U (zh) | 一种串行设备共用通信总线的*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080102 Termination date: 20100126 |