CN1622337A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1622337A
CN1622337A CNA2004100922157A CN200410092215A CN1622337A CN 1622337 A CN1622337 A CN 1622337A CN A2004100922157 A CNA2004100922157 A CN A2004100922157A CN 200410092215 A CN200410092215 A CN 200410092215A CN 1622337 A CN1622337 A CN 1622337A
Authority
CN
China
Prior art keywords
layer
source
film transistor
hole
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100922157A
Other languages
English (en)
Inventor
姜泰旭
朴商一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1622337A publication Critical patent/CN1622337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种薄膜晶体管及其制造方法。在该薄膜晶体管及其制造方法中，在衬底的整个表面上，在具有半导体层、栅极、源/漏极区和源/漏电极的薄膜晶体管的源/漏电极上，可依次形成有机平坦化层和无机层。在无机层上形成光致抗蚀剂图案后，可进行蚀刻工艺来覆盖有机平坦化层，以形成将象素电极连接到源/漏电极之一的接触孔或通孔。根据本发明的制造方法，可利用一个掩模形成传统利用两个或多个掩模形成的接触孔或通孔，从而简化工艺，并通过无机层提高与象素电极的粘结性，也提高了封装工艺中的密封粘结性，延长了所得薄膜晶体管的寿命。此薄膜晶体管可以适当地应用于有源矩阵型有机电致发光显示器。

Description

薄膜晶体管及其制造方法
相关申请的交叉参考
本申请要求2003年11月27日提交的韩国专利申请No.2003-84785的优先权和权益，其公开在此整体引作参考。
技术领域
本发明总体涉及一种薄膜晶体管及其制造方法，其中在形成半导体器件的通孔时，可依次沉积有机平坦化层和无机层以减少掩模数量并简化蚀刻。
背景技术
在平面显示器中，有机发光显示器(OLED)可具有如下优点，如较宽的温度范围，优良的抗撞击和抗振性，较快的响应速度和较宽视角。因而这种显示器能够提供更清晰的动画。为此，OLED可能是适于下一代平板显示器的技术。
OLED的类型可以分为需要单独的驱动源的无源矩阵型和可以结合一个作为切换装置的薄膜晶体管的有源矩阵型。从而，这种分类是基于OLED的驱动方法的分类。
图1是有源型有机电致发光显示器的剖视图。在制造具有上述结构的有机电致发光显示器的方法中，首先，可以通过一组半导体制造工艺在衬底10上形成具有缓冲层(未示出)、半导体层11、栅极13、源极/漏极区14-1、14-2、层间绝缘层15和源/漏电极17-1、17-2的薄膜晶体管。
接下来，可以将无机层18-1(如，SiNx)沉积为钝化层18，以覆盖衬底10上的源/漏电极17-1、17-2，在该衬底上可形成薄膜晶体管。随后，在无机层18-1上形成光致抗蚀剂图案后，可以通过利用光致抗蚀剂图案作为掩模的蚀刻工艺来形成连接源/漏电极17-1、17-2的接触孔或通孔19-1。形成接触孔或通孔19-1之后，可以通过诸如氧等离子体或光致抗蚀剂剥离工艺来去除光致抗蚀剂图案。
接下来，在接触孔或通孔19-1上形成光敏型或蚀刻型有机平坦化层18-2并形成光致抗蚀剂图案之后，可以对光致抗蚀剂图案进行掩模蚀刻处理，以形成连接后续过程的象素电极20的接触孔或通孔19。
接下来，在衬底10的基本整个表面上形成导体材料之后，可以与曝光、显影和蚀刻工艺一起进行典型的光刻工艺，并且可以形成象素电极20，其中源/漏电极14-1、14-2可以经接触孔或通孔19连接该象素电极20。
接下来，可以在衬底10的基本整个表面上形成平坦化层21以覆盖象素电极20，然后可以形成开口22以暴露象素电极20。
随后，通过利用常规工艺在象素电极20上形成有机层和上电极，可以制造有源矩阵型有机电致发光显示器。
因而，可以通过利用无机层18-1和有机平坦化层18-2的两个蚀刻工艺来形成保护源/漏电极14-1、14-2并包括连接象素电极20的接触孔或通孔10的钝化层18，其中蚀刻工艺可以用于完全去除可能会留在后续封装工艺中密封剂可能被沉积的部分上的有机平坦化层18-2。从而，可能会存在这样的问题，即，应该利用至少两个掩模来进行两个或多个蚀刻工艺，以便形成使象素电极20与源/漏电极17-1、17-2连接的接触孔或通孔20。
然而，如图2所示，从SEM照片的薄膜晶体管剖面中可见，在有机平坦化层18-2和象素电极20之间可产生提升失败(lifting failure)。这样，当有机平坦化层18-2可以用作钝化层18时，由于与象素电极20较弱的粘结，会产生层的提升失败，并且因此会由于例如清洁和剥离等工艺中的物理撞击而使得象素电极分层和开裂，由此造成器件失效。
发明内容
本发明提供了一种可以提高源/漏电极上的钝化层和象素电极之间粘结性的薄膜晶体管。
本发明还提供了一种可以提高封装工艺后密封粘结性的薄膜晶体管。
本发明还提供了一种可以具有延长的使用寿命的薄膜晶体管。
本发明还提供了一种这样的薄膜晶体管，其中可以依次形成有机平坦化层和无机层以作为源/漏电极和象素电极之间的钝化层。
本发明还提供了一种薄膜晶体管，其中可以依次形成第一无机层、有机平坦化层和第二无机层以作为源/漏电极和象素电极之间的钝化层。
本发明还提供了一种薄膜晶体管，其中在形成使象素电极连接到源/漏电极之一的接触孔或通孔时可以减少掩模的数量。
本发明还提供了一种有源矩阵型有机电致发光显示器，其中可以依次形成有机平坦化层和无机层以作为源/漏电极之一和象素电极之间的钝化层。
本发明还提供了一种有源矩阵型有机电致发光显示器，其中可以依次形成第一无机层、有机平坦化层和第二无机层以作为源/漏电极之一和象素电极之间的钝化层。
在一个示例性实施例中，本发明的特征在于薄膜晶体管，其中可以在象素电极和具有半导体层、栅极、源/漏极区和源/漏电极的薄膜晶体管的源/漏电极之间形成钝化层，并且包括无机层和有机平坦化层，其中钝化层的无机层部分直接与象素电极接触，置于无机层之下的有机平坦化层与源/漏电极接触。
具体而言，本发明的特征在于一种薄膜晶体管，包括：一半导体层，形成于绝缘衬底上；一栅绝缘层，形成于具有半导体层的衬底上；一栅电极，形成于半导体层之上的栅绝缘层上；源/漏极区，形成于栅极两侧的半导体层中；层间绝缘层，形成于衬底的大体整个表面上并具有暴露源/漏电极的接触孔/通孔；源/漏电极，形成于层间绝缘层上并通过接触孔/通孔与源/漏极区接触；以及钝化层，具有暴露源/漏电极之一的接触孔或通孔，其中可依次在衬底的基本整个表面上形成有机平坦化层和无机层。
在一个实施例中，暴露源/漏电极之一的接触孔或通孔没有台阶。
在另一示例性实施例中，本发明的特征在于薄膜晶体管，其中可以在象素电极和具有半导体层、栅极、源/漏极区和源/漏电极的薄膜晶体管的源/漏电极之间形成钝化层，并且包括第一无机层、有机平坦化层和第二无机层，并且接触孔或通孔将源/漏电极之一连接到象素电极。
具体地说，本发明的特征在于薄膜晶体管，其包括：一半导体层，形成于绝缘衬底上；一栅绝缘层，形成于具有半导体层的衬底上；栅极，形成于半导体层之上的栅绝缘层上；源/漏极区，形成于栅极两侧的半导体层中；层间绝缘层，形成于衬底的基本整个表面上并具有暴露源/漏电极的接触孔/通孔；源/漏电极，形成于层间绝缘层上并经接触孔/通孔与源/漏极区接触；以及钝化层，具有暴露源/漏电极之一的接触孔或通孔，并具有依次形成于衬底的基本整个表面的第一无机层、有机平坦化层和第二无机层。
在一个实施例中，暴露源/漏电极其中之一的接触孔或通孔没有台阶。
在又一示例性实施例中，本发明的特征在于一种制造薄膜晶体管的方法，包括：在绝缘衬底上形成半导体层；在具有半导体层的衬底上形成栅绝缘层；在形成于半导体层上的栅绝缘层上形成栅极；将杂质离子注入到半导体层中，以在栅极两侧的半导体层中形成源/漏极区；在衬底的基本整个表面上形成层间绝缘层；蚀刻层间绝缘层的所选取区域以形成暴露源/漏极区的接触孔/通孔；在层间绝缘层上形成通过接触孔/通孔与源/漏极区接触的源/漏电极；在衬底的基本整个表面上依次形成有机平坦化层和无机层作为钝化层；以及蚀刻有机平坦化层和有机层的所选取区域以形成暴露源/漏电极之一的接触孔或通孔。
在一个实施例中，可以在具有有机平坦化层和无机层的钝化层上形成光致抗蚀剂图案层，并且可通过利用一个掩模的蚀刻工艺形成接触孔或通孔。
在又一示例性实施例中，本发明的特征在于一种制造薄膜晶体管的方法，包括：在绝缘衬底上形成半导体层；在具有半导体层的衬底上形成栅绝缘层；在置于半导体层上的栅绝缘层上形成栅极；将高浓度杂质离子注入到半导体层中，以在栅极两侧的半导体层中形成源/漏极区；在衬底的基本整个表面上形成层间绝缘层；蚀刻层间绝缘层的所选取区域以形成暴露源/漏极区的接触孔/通孔；在层间绝缘层上形成通过接触孔/通孔与源/漏极区接触的源/漏电极；在衬底的基本整个表面上依次形成第一无机层、有机平坦化层和第二无机层作为钝化层；以及蚀刻第一无机层、有机平坦化层和第二无机层的所选取区域以形成暴露源/漏电极之一的接触孔或通孔。
在一个实施例中，可在第一无机层、有机平坦化层和第二无机层上形成光致抗蚀剂图案层，并可通过利用一个掩模的蚀刻工艺形成接触孔或通孔。
在又一示例性实施例中，本发明的特征在于有源矩阵型有机电致发光显示器，包括：一半导体层，形成于绝缘衬底上；一栅绝缘层，形成于具有半导体层的衬底上；一栅极，形成于半导体层之上的栅绝缘层上；源/漏极区，形成于栅极两侧的半导体层中；层间绝缘层，形成于衬底的基本整个表面上并具有暴露源/漏电极的接触孔/通孔；源/漏电极，形成于层间绝缘层上并通过接触孔/通孔与源/漏极区接触；钝化层，具有暴露源/漏电极之一的接触孔或通孔，并具有依次形成于衬底的基本整个表面上的有机平坦化层和无机层；平坦化层，形成于衬底的大体整个表面上并具有一个开口；以及象素电极，从源/漏电极之一通过接触孔或通孔延伸并通过开口被暴露。
在一个实施例中，暴露源/漏电极之一的接触孔或通孔没有台阶。
在又一示例性实施例中，本发明的特征在于有源矩阵型有机电致发光显示器，包括：一半导体层，形成于绝缘衬底上；一栅绝缘层，形成于具有半导体层的衬底上；一栅极，形成于半导体层之上的栅绝缘层上；源/漏极区，形成于栅极两侧的半导体层中；层间绝缘层，形成于衬底的基本整个表面上并具有暴露源/漏电极的接触孔/通孔；源/漏电极，形成于层间绝缘层上并通过接触孔和/或通孔与源/漏极区接触；钝化层，具有暴露源/漏电极之一的接触孔或通孔，并且具有作为该钝化层而依次形成于衬底的基本整个表面上的第一无机层、有机平坦化层和第二无机层；平坦化层，其形成于衬底的基本整个表面上并具有一个开口；以及象素电极，从源/漏电极之一通过接触孔或通孔延伸并通过该开口被暴露。
在一个实施例中，暴露源/漏电极之一的接触孔或通孔没有台阶。
附图说明
结合附图，参照本发明特定示例性实施例，将对本发明的上述及其他优点进行说明。
图1是有源矩阵型有机电致发光显示器的剖视图；
图2是表示图1所示有源矩阵型有机电致发光显示器的薄膜晶体管的截面的SEM照片；
图3A～3D是表示根据本发明第一实施例制造薄膜晶体管的方法的剖视图；
图4是根据本发明第二实施例的薄膜晶体管的剖视图；
图5是具有根据本发明第一实施例的薄膜晶体管的有源矩阵型有机电致发光显示器的剖视图；
图6是具有根据本发明第二实施例的薄膜晶体管的有源矩阵型有机电致发光显示器的剖视图。
具体实施方式
下面将参考附图更全面地描述本发明，其中示出了本发明的几个实施例。然而，本发明也可以以不同的方式实施，而不应限于在此给出的实施例。为了向本领域技术人员适当地说明本发明而提供这些实施例。附图中，为了清楚起见夸大了层和区域的厚度。整个说明书中相同标号表示相同元件。
图3A～3D是表示根据本发明第一实施例制造薄膜晶体管的方法的剖视图。
如图3A所示，可以在透明绝缘衬底50a(例如，玻璃衬底或塑料)上用氮化硅层或氧化硅层形成缓冲层(未示出)。在缓冲层上形成多晶硅层并对其构图后，可形成岛状的半导体层51a。
接下来，可在半导体层51a上形成栅绝缘层52a。在栅绝缘层52a上可以沉积栅金属层并对其构图，以在半导体层51a之上的栅绝缘层52a上形成栅极53a。
接下来，可以在半导体层51a中离子注入一种具有导电型(例如，n型或p型)的杂质，从而在栅极53a两侧的半导体层51a中形成源/漏极区54-1a、54-2a。
如图3B所示，可以在包括栅极53a的栅绝缘层52a上形成层间绝缘层55a。
如图3C所示，可以在层间绝缘层55a上沉积光敏型或蚀刻型有机平坦化层(未示出)，并可以形成光致抗蚀剂图案，然后可以通过蚀刻所选取区域形成接触孔/通孔56-1a、56-2a以暴露该源/漏极区54-1a、54-2a。
可以在具有接触孔/通孔56-1a、56-2a的层间绝缘层55a上沉积用于源/漏电极的金属材料。然后可以对所沉积的源/漏金属构图以形成源/漏电极57-1a、57-2a，源/漏电极57-1a、57-2a各自通过接触孔/通孔56-1a、56-2a与源/漏极区54-1a、54-2a相接触。
如图3D所示，可以依次在衬底的基本整个表面上形成有机平坦化层58-1a和无机层58-2a以作为钝化层58a覆盖源/漏电极57-1a、57-2a。在无机层58-2a上形成光致抗蚀剂图案之后，通过利用光致抗蚀剂图案作为掩模蚀刻所选取区域以包括有机平坦化层58-1a，可以形成接触孔或通孔59a。
从而，源/漏电极56-1a、56-2a之一可以通过接触孔或通孔59a电连接到象素电极60a，并且通过这样，可制造根据本发明第一实施例的薄膜晶体管。
具体而言，可以由有机平坦化层58-1a和无机层58-2a形成本发明中形成于源/漏电极57-1a、57-2a上的钝化层58a。
对于形成有机平坦化层58-1a的材料，可以采用典型使用的光敏有机聚合物或蚀刻型有机化合物。光敏有机聚合物可以使用聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂和聚苯硫树脂。使用具有良好平坦度的聚丙烯酸树脂和聚酰亚胺树脂是有价值的。作为蚀刻型有机化合物，苯并环丁烯(benzocyclobutene，BCB)是最常用的，其可具有至少95％的平坦度、和小的吸收率及良好的粘结性，和至少90％的光透射率。因此，苯并环丁烯可以是有机平坦化层的最常用物质。
另外，形成有机层58-2a的材料可以是典型使用的SiNx或SiO2。此有机层58-2a充当防止湿气或杂质从外界扩散进入的壁垒以及保护源/漏电极57-1a、57-2a的钝化。另外，与象素电极的粘结性可以很好，使得在封装工艺之后也可以提高粘结性，由此延长上薄膜晶体管的寿命。
在一个实施例中，用于形成接触孔或通孔59a的蚀刻工艺可以采用典型方法，具体地说，是湿蚀刻或干蚀刻。干蚀刻工艺可以采用几种方法，如离子束蚀刻、RF溅射蚀刻和反应离子蚀刻(RIE)等。
具体而言，本发明公开的包括有机平坦化层58-1a和无机层58-2a的钝化层58a可以利用象素电极之下的有机平坦化层58-1a解决传统的问题，例如，由有机平坦化层58-1a和象素电极之间的不良粘结造成有机平坦化层58-1a的层离(delamination)和开裂(cracking)。另外，通过在无机层58-2a上沉积光致抗蚀剂图案之后进行蚀刻工艺，可以完全去除保留在密封部分中并导致层离和开裂的有机平坦化层58-1a，使得薄膜晶体管的寿命延长。
另外，在本发明中，可以用一个蚀刻工艺代替用于形成将象素电极连接到源/漏电极57-1a、57-2a之一的接触孔或通孔59a的两个或多个蚀刻工艺，使得可以减少掩模的数量并可以简化工艺。
图4是根据本发明第二实施例的具有源/漏电极的薄膜晶体管的剖视图。对具有图4所示结构的薄膜晶体管的处理可以利用类似于第一实施例中使用的方法执行。
如图4所示，对于根据本发明第二实施例的薄膜晶体管，可以在绝缘衬底50b上形成半导体层51b，并且可以在包括半导体层51b的衬底50b上形成栅绝缘层52b，并且可以在栅绝缘层52b上形成栅极53b，在栅极53b两侧的半导体层51b中可以形成源/漏极区54-1b、54-2b，并且可以在衬底的基本整个表面上形成层间绝缘层55b，该层间绝缘层55b可以具有暴露源/漏电极57-1b、57-2b的接触孔/通孔56-1b、56-2b，并且通过接触孔/通孔56-1b、56-2b与源/漏极区54-1b、54-2b接触的源/漏电极57-1b、57-2b可以形成于层间绝缘层55b上。
接下来，可以在衬底的基本整个表面上依次形成作为钝化层58b的第一无机层58-3b、有机平坦化层58-1b和第二无机层58-2b，以覆盖源/漏电极57-1b、57-2b，以及可以在第二无机层58-2b上形成光致抗蚀剂图案，然后，可以通过利用光致抗蚀剂图案作为掩模来蚀刻所选取区域以形成接触孔或通孔59b。从而，源/漏电极57-1b、57-2b之一可以通过接触孔或通孔59b电连接到象素电极，并且通过这样，可以制造本发明中公开的根据第二实施例的薄膜晶体管。
可以用如上所述的材料形成有机平坦化层58-1b、第一和第二无机层58-3b、58-2b，并且在一个实施例中，沉积在有机平坦化层58-1b之下的第一无机层58-3b可以与沉积在有机平坦化层58-1b上的第二无机层58-2b相同或不同，并且可以采用SiNx或SiO2。
同样，当在本发明中可以将第二无机层58-2b沉积在有机平坦化层58-1b上时，可以在后续过程中提高与有机电致发光器件的象素电极的粘结性，并且还可以提高封装工艺的密封粘结性。另外，在形成将源/漏电极57-1b、57-2b连接到象素电极的接触孔或通孔59b中，可以用只采用一个掩模的一个蚀刻工艺代替两个或多个蚀刻工艺，从而减少掩模的数量并简化工艺。
具体而言，可以在有机平坦化层58-1b之下额外地形成第一无机层58-3b，从而第一无机层58-3b可以防止源/漏电极57-1b、57-2b中进入外界杂质或湿气，并且因而可以延长薄膜晶体管的寿命。
虽然在上述本发明的第一和第二实施例中描述了具有顶栅结构(top gatestructure)的薄膜晶体管，即栅极可置于源/漏极区上，但具有底栅结构(bottom-gate structure)的薄膜晶体管也可适当地采用在此公开的钝化层，底栅结构即栅极可以置于源/漏极区之下。
另外，所公开的薄膜晶体管可以适当地用于有源矩阵型有机电致发光显示器。
图5是当根据本发明第一实施例的薄膜晶体管应用于有源矩阵型有机电致发光显示器时的剖视图，图6是当根据本发明第二实施例的薄膜晶体管应用于有源矩阵型有机电致发光显示器时的剖视图。
如图5和6所示，通过根据第一和第二实施例的一系列半导体工艺，薄膜晶体管包括半导体层51a、51b，栅极53a、53b，源/漏极区54-1a、54-2a、54-1b、54-2b以及源/漏电极57-1a、57-2a、57-1b、57-2b，并且包括各自使象素电极60a、60b与源电极57-1a、57-2a之一和源/漏电极57-1b、57-2b之一相连接的接触孔或通孔59a、59b。
在一个实施例中，其中具有接触孔或通孔59a、59b的钝化层58a、58b可以形成于衬底50a、50b的基本整个表面上，该接触孔或通孔59a、59b各自用于使象素电极60a、60b连接于源/漏电极57-1a、57-2a之一和源/漏电极57-1b、57-2b之一，该钝化层58a、58b具有这样的结构，即其中可形成有机平坦化层58-1a和无机层58-2a(第一实施例，参见图5)，或者其中可形成第一无机层58-3b、有机平坦化层58-1b和第二无机层58-2b(第二实施例，参见图6)。
接下来，可以在钝化层58a、58b上形成各自通过接触孔或通孔59a、59b电连接到源/漏电极57-1a、57-2a之一和源/漏电极57-1a、57-2b之一的象素电极60a、60b。
接下来，可以在覆盖象素电极60a、60b的边缘部分的钝化层58a、58b上形成具有暴露象素电极60a、60b的开口62a、62b的平坦化绝缘层61a、61b。
接下来，虽然未示出，但也可以通过后续过程在开口的象素电极上形成有机层，并且可以在包括该有机层的绝缘层上形成上电极，可以通过利用封装装置(例如，绝缘衬底)将其封装来制造有源矩阵型有机电致发光显示器。
如上所述，根据本发明制造薄膜晶体管的方法，可以利用一个掩模形成使象素电极与源/漏电极之一电连接的接触孔或通孔，从而简化整个工艺。
另外，具有接触孔或通孔的钝化层包括无机层，由此提高了与象素电极的粘结性，并进一步提高了封装工艺的密封粘结性。
另外，可以在钝化层之下选择性地形成无机层，从而保护源/漏电极以免进入外界杂质和湿气，使得可以延长薄膜晶体管的寿命。
虽然以上参考几个实施例描述了本发明，但本领域技术人员应该理解，在不脱离由所附权利要求所描述的本发明的范围下可以对本发明进行各种变化和改进。

Claims (30)

1.一种薄膜晶体管，包括：
钝化层，形成于象素电极和具有半导体层、栅极、源/漏极区以及源/漏电极的薄膜晶体管的源/漏电极之间，
其中该钝化层包括无机层和至少部分地处于该无机层下的有机平坦化层，
其中该无机层的一部分与该象素电极直接接触，以及
其中该有机平坦化层与该源/漏电极接触。
2.如权利要求1所述的薄膜晶体管，其中该钝化层还包括处于有机平坦化层和源/漏电极之间的另一无机层。
3.如权利要求1所述的薄膜晶体管，其中无机层至少包括氮化硅(SiNx)层或氧化硅(SiO2)层。
4.如权利要求1所述的薄膜晶体管，其中该有机平坦化层是从包括聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂、聚苯硫树脂和苯并环丁烯(BCB)的一组中选出的。
5.如权利要求1所述的薄膜晶体管，其中该薄膜晶体管具有顶栅结构或底栅结构。
6.如权利要求1所述的薄膜晶体管，其中该薄膜晶体管是有机电致发光显示器的单位象素中的驱动薄膜晶体管。
7.一种薄膜晶体管，包括：
一半导体层，形成于衬底上；
一栅绝缘层，形成于具有该半导体层的衬底上；
一栅电极，形成于该半导体层之上的栅绝缘层上；
源/漏极区，形成于该栅极两侧的半导体层中；
一层间绝缘层，形成于衬底的整个表面上并具有暴露源/漏电极的接触孔/通孔；
源/漏电极，形成于层间绝缘层上并通过接触孔/通孔与源/漏极区接触；以及
钝化层，具有暴露该源/漏电极之一的接触孔或通孔，并具有在衬底的基本整个表面上依次形成的有机平坦化层和无机层。
8.如权利要求7所述的薄膜晶体管，其中该有机平坦化层是从包括聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂、聚苯硫树脂和苯并环丁烯(BCB)的一组中选出的。
9.如权利要求7所述的薄膜晶体管，其中该无机层包括SiNx或SiO2。
10.如权利要求7所述的薄膜晶体管，其中该薄膜晶体管具有顶栅结构或底栅结构。
11.如权利要求7所述的薄膜晶体管，其中该薄膜晶体管是有机电致发光显示器的单位象素中的驱动薄膜晶体管。
12.一种薄膜晶体管，包括：
一半导体层，形成于衬底上；
一栅绝缘层，形成于具有该半导体层的衬底上；
一栅极，形成于该半导体层之上的栅绝缘层上；
源/漏极区，形成于栅极两侧的半导体层中；
层间绝缘层，形成于衬底的基本整个表面上并具有暴露源/漏电极的接触孔/通孔；
源/漏电极，形成于层间绝缘层上并通过接触孔/通孔与源/漏极区接触；以及
钝化层，具有暴露源/漏电极之一的接触孔或通孔并具有依次形成于衬底的基本整个表面的第一无机层、有机平坦化层和第二无机层。
13.如权利要求12所述的薄膜晶体管，其中有机平坦化层是从包括聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂、聚苯硫树脂和苯并环丁烯(BCB)的一组中选出的。
14.如权利要求12所述的薄膜晶体管，其中该第一和第二无机层彼此不相同，并且包括SiNx或SiO2。
15.如权利要求12所述的薄膜晶体管，其中该薄膜晶体管具有顶栅结构或底栅结构。
16.如权利要求12所述的薄膜晶体管，其中该薄膜晶体管是有机电致发光显示器的单位象素中的驱动薄膜晶体管。
17.一种制造薄膜晶体管的方法，包括：
在衬底上形成半导体层；
在具有半导体层的衬底上形成栅绝缘层；
在置于半导体层上的栅绝缘层上形成栅极；
将杂质离子注入到半导体层中，以在栅极两侧的半导体层中形成源/漏极区；
在衬底的整个表面上形成层间绝缘层；
蚀刻层间绝缘层的所选取区域以形成暴露源/漏极区的接触孔/通孔；
在层间绝缘层上形成通过接触孔/通孔与源/漏极区接触的源/漏电极；
在衬底的基本整个表面上依次形成有机平坦化层和无机层以作为钝化层；以及
蚀刻有机平坦化层和有机层的所选取区域，以形成暴露源/漏电极之一的接触孔或通孔。
18.如权利要求17所述的方法，其中钝化层的蚀刻工艺通过干蚀刻工艺进行。
19.如权利要求18所述的方法，其中干蚀刻工艺通过离子束蚀刻、RF溅射蚀刻和反应离子蚀刻RIE中的一种方法进行。
20.一种制造薄膜晶体管的方法，包括：
在衬底上形成半导体层；
在具有半导体层的衬底上形成栅绝缘层；
在置于半导体层上的栅绝缘层上形成栅极；
将高浓度杂质离子注入到半导体层中，以在栅极两侧的半导体层中形成源/漏极区；
在衬底的整个表面上形成层间绝缘层；
蚀刻层间绝缘层的所选取区域以形成暴露源/漏极区的接触孔/通孔；
在层间绝缘层上形成通过接触孔/通孔与源/漏极区接触的源/漏电极；
在衬底的基本整个表面上依次形成第一无机层、有机平坦化层和第二无机层以作为钝化层；以及
蚀刻第一无机层、有机平坦化层和第二无机层的所选取区域以形成暴露源/漏电极之一的接触孔或通孔。
21.如权利要求20所述的方法，其中钝化层的蚀刻工艺通过干蚀刻工艺进行。
22.如权利要求20所述的方法，其中干蚀刻工艺通过离子束蚀刻、RF溅射蚀刻和反应离子蚀刻RIE中的一种方法进行。
23.一种有源矩阵型有机电致发光显示器，包括：
一半导体层，形成于衬底上；
一栅绝缘层，形成于具有半导体层的衬底上；
一栅极，形成于半导体层之上的栅绝缘层上；
源/漏极区，形成于栅极两侧的半导体层中；
层间绝缘层，形成于衬底的整个表面上并具有暴露源/漏电极的接触孔/通孔；
源/漏电极，形成于层间绝缘层上并通过接触孔/通孔与源/漏极区接触；
钝化层，具有暴露源/漏电极之一的接触孔或通孔并具有依次形成于衬底的基本整个表面上的有机平坦化层和无机层；
平坦化层，形成于衬底的基本整个表面上并具有一开口；以及
象素电极，从源/漏电极之一通过接触孔或通孔延伸并通过该开口被暴露。
24.如权利要求23所述的有源矩阵型有机电致发光显示器，其中有机平坦化层是从包括聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂、聚苯硫树脂和苯并环丁烯(BCB)的一组中选出的。
25.如权利要求23所述的有源矩阵型有机电致发光显示器，其中无机层包括SiNx或SiO2。
26.如权利要求23所述的有源矩阵型有机电致发光显示器，其中将象素电极连接到源/漏电极之一的接触孔或通孔不具有台阶。
27.一种有源矩阵型有机电致发光显示器，包括：
一半导体层，形成于衬底上；
一栅绝缘层，形成于具有半导体层的衬底上；
一栅极，形成于半导体层之上的栅绝缘层上；
源/漏极区，形成于栅极两侧的半导体层中；
层间绝缘层，形成于衬底的整个表面上并具有暴露源/漏电极的接触孔/通孔；
源/漏电极，形成于层间绝缘层上并通过接触孔和通孔至少之一与源/漏极区接触；
钝化层，具有暴露源/漏电极之一的接触孔或通孔，其中第一无机层、有机平坦化层和第二无机层依次形成于衬底的基本整个表面上以作为钝化层；
平坦化层，形成于衬底的基本整个表面上并具有一开口；以及
象素电极，从源/漏电极之一通过接触孔或通孔延伸并通过该开口被暴露。
28.如权利要求27所述的有源矩阵型有机电致发光显示器，其中有机平坦化层是从包括聚丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯酯树脂、聚苯硫树脂和苯并环丁烯(BCB)的一组中选出的。
29.如权利要求27所述的有源矩阵型有机电致发光显示器，其中第一和第二无机层彼此不同，并包括SiNx或SiO2。
30.如权利要求27所述的有源矩阵型有机电致发光显示器，其中将象素电极连接到源/漏电极之一的接触孔或通孔不具有台阶。
CNA2004100922157A 2003-11-27 2004-11-03 薄膜晶体管及其制造方法 Pending CN1622337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR84785/2003 2003-11-27
KR1020030084785A KR100611151B1 (ko) 2003-11-27 2003-11-27 박막트랜지스터 및 그의 제조방법

Publications (1)

Publication Number Publication Date
CN1622337A true CN1622337A (zh) 2005-06-01

Family

ID=34617292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100922157A Pending CN1622337A (zh) 2003-11-27 2004-11-03 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (1) US20050116231A1 (zh)
JP (1) JP2005167215A (zh)
KR (1) KR100611151B1 (zh)
CN (1) CN1622337A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969045A (zh) * 2010-09-07 2011-02-09 华映光电股份有限公司 数组基板及其制作方法
CN104538433A (zh) * 2015-01-09 2015-04-22 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器基板及其制造方法
CN104752515A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
CN104950536A (zh) * 2006-04-06 2015-09-30 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备
WO2016000336A1 (zh) * 2014-06-30 2016-01-07 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN106206608A (zh) * 2016-06-15 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制造方法、触控面板、触控显示装置
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板
CN109713010A (zh) * 2018-11-28 2019-05-03 纳晶科技股份有限公司 像素隔离结构、其制备方法及具有其的顶发射显示器件
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111900187A (zh) * 2020-07-13 2020-11-06 淄博职业学院 一种艺术品展示屏及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719547B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
TWI290382B (en) * 2006-02-10 2007-11-21 Ind Tech Res Inst A structure and method for improving image quality in an organic light emitting diode integrated with a color filter
US7883835B2 (en) * 2006-09-22 2011-02-08 Tokyo Electron Limited Method for double patterning a thin film
US7858293B2 (en) * 2006-09-22 2010-12-28 Tokyo Electron Limited Method for double imaging a developable anti-reflective coating
US7811747B2 (en) * 2006-09-22 2010-10-12 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial developing
US20080073321A1 (en) * 2006-09-22 2008-03-27 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial etching
US7862985B2 (en) * 2006-09-22 2011-01-04 Tokyo Electron Limited Method for double patterning a developable anti-reflective coating
US7932017B2 (en) * 2007-01-15 2011-04-26 Tokyo Electron Limited Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US7767386B2 (en) * 2007-01-15 2010-08-03 Tokyo Electron Limited Method of patterning an organic planarization layer
JP5142831B2 (ja) 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR20150137214A (ko) 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US20190157355A1 (en) * 2017-11-22 2019-05-23 Wuhan China Star Optoelectronics Semiconductor Display Technology Co. Ltd. Touch screen panel and manufacturing method thereof
US20200152722A1 (en) * 2018-11-14 2020-05-14 Int Tech Co., Ltd. Light emitting device and manufacturing method thereof
CN110047859A (zh) * 2019-04-24 2019-07-23 北京京东方传感技术有限公司 传感器及其制备方法
KR20220004857A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11442317B2 (en) 2006-04-06 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11644720B2 (en) 2006-04-06 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
CN104950536A (zh) * 2006-04-06 2015-09-30 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备
US10684517B2 (en) 2006-04-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11921382B2 (en) 2006-04-06 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US11073729B2 (en) 2006-04-06 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
CN101969045A (zh) * 2010-09-07 2011-02-09 华映光电股份有限公司 数组基板及其制作方法
CN104752515B (zh) * 2013-12-27 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
CN104752515A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
US9947697B2 (en) 2014-06-30 2018-04-17 Boe Technology Group Co., Ltd. Low temperature polycrystalline silicon TFT array substrate and method of producing the same, display apparatus
WO2016000336A1 (zh) * 2014-06-30 2016-01-07 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104538433A (zh) * 2015-01-09 2015-04-22 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器基板及其制造方法
CN107342294B (zh) * 2016-04-29 2024-03-08 三星显示有限公司 晶体管阵列面板
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板
CN106206608A (zh) * 2016-06-15 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制造方法、触控面板、触控显示装置
CN106206608B (zh) * 2016-06-15 2018-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、触控面板、触控显示装置
CN109713010A (zh) * 2018-11-28 2019-05-03 纳晶科技股份有限公司 像素隔离结构、其制备方法及具有其的顶发射显示器件
CN111508895A (zh) * 2020-04-30 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111900187B (zh) * 2020-07-13 2022-04-12 淄博职业学院 一种艺术品展示屏及其制作方法
CN111900187A (zh) * 2020-07-13 2020-11-06 淄博职业学院 一种艺术品展示屏及其制作方法

Also Published As

Publication number Publication date
KR100611151B1 (ko) 2006-08-09
US20050116231A1 (en) 2005-06-02
JP2005167215A (ja) 2005-06-23
KR20050051075A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
CN1622337A (zh) 薄膜晶体管及其制造方法
CN1271891C (zh) 电致发光显示装置及其制造方法
CN1652350A (zh) 薄膜晶体管及其制造方法
TWI591816B (zh) 有機發光二極體顯示器及其製造方法
CN1222043C (zh) 平板显示器及其制造方法
CN1301558C (zh) 有机电致发光显示装置及其制造方法
CN1512830A (zh) 双面板型有机电致发光装置及其制造方法
CN1668148A (zh) 顶部发射型有机发光显示器件及其制造方法
CN1783508A (zh) 有机电致显示器件及其制造方法
CN1575071A (zh) 有机电致发光显示器及其制造方法
CN1638575A (zh) 双面板型有机电致发光器件及其制造方法
CN1761372A (zh) 有机电致发光显示器封装结构及其制造方法
CN1722924A (zh) 电致发光显示器件
CN1610461A (zh) 有机发光显示装置及其制造方法
CN1658725A (zh) 有源矩阵有机发光显示器及其制造方法
CN1516531A (zh) 有机电致发光装置及其制造方法
CN1741696A (zh) 有源矩阵有机电致发光显示器件以及其制造方法
CN1885527A (zh) 薄膜晶体管及有机发光显示装置的制造方法
CN1622716A (zh) 平板显示器及其制造方法
CN1783483A (zh) 有机场致发光显示器及其制造方法
CN1808737A (zh) 有机薄膜晶体管，其制造方法以及具有该晶体管的平板显示器
CN1855424A (zh) 发光显示器及其制造方法
CN1703126A (zh) 有机发光显示器件及其制造方法
CN1638554A (zh) 有机电致发光器件及其制造方法
CN1866537A (zh) 有机电致发光器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication