CN1620047A - 以太网交换机和路由器的统一平台*** - Google Patents
以太网交换机和路由器的统一平台*** Download PDFInfo
- Publication number
- CN1620047A CN1620047A CN 200310116721 CN200310116721A CN1620047A CN 1620047 A CN1620047 A CN 1620047A CN 200310116721 CN200310116721 CN 200310116721 CN 200310116721 A CN200310116721 A CN 200310116721A CN 1620047 A CN1620047 A CN 1620047A
- Authority
- CN
- China
- Prior art keywords
- bus
- interface
- ethernet
- wide area
- area network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 11
- 230000006855 networking Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 3
- 101100283411 Arabidopsis thaliana GMII gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及网络交换和路由设备，公开了一种以太网交换机和路由器的统一平台***，使得以太网交换机和路由器在硬件结构上兼容，减少组网设备种类，提高网络维护性，降低组网费用。这种以太网交换机和路由器的统一平台***包含：CPU，MAC芯片，至少一个以太网接口和至少一个广域网接口；CPU用于对整个***进行统一管理；MAC芯片用于控制以太网接口和广域网接口的数据传输；以太网接口用于连接外部以太网；广域网接口用于连接外部广域网；CPU通过PCI总线与MAC芯片、广域网接口连接；MAC芯片通过至少一种总线与广域网接口连接；MAC芯片还与以太网接口连接；CPU通过至少一种总线与广域网接口连接。
Description
技术领域
本发明涉及网络交换和路由设备，特别涉及兼容以太网交换机和路由器的***。
背景技术
在目前的网络中，以太网交换机和路由器是应用很广泛的网络节点设备，由于它们各自功能不同，所以网络位置不同，并且，在目前的组网设计中，两者一般需要配合使用。
具体来说，以太网交换机是工作在开放***互联(Open SystemInterconnection，简称″OSI″)模型第二层即数据链路层上，实现路径的选择完成数据交换的网络设备。以太网交换机根据收到数据包的媒体访问控制(Medium Access Control，简称″MAC″)地址决定转发路径，实现交换功能。就自身特点而言，以太网交换机具有良好的开放性，它拥有大量的10/100/1000BASE-TX/FX以太网接口，通过第二层的高速转发提供强大的交换能力，可以实现线速交换，大量使用在企业网和宽带用户接入的环境中。
路由器是工作在OSI第三层即网络层上，具有连接不同类型网络的能力，并能够选择数据传送路径的网络设备。路由器通常连接两个或多个由网间互联协议(Internet Protocol，简称″IP″)子网或点到点协议标识的逻辑端口，至少拥有1个物理端口。路由器根据收到数据包中的网络层地址以及路由器内部维护的路由表决定输出端口以及下一跳地址，实现数据包的转发。就其特点而言，路由器的用户接口种类丰富，多用于不同网络的互连。其中，低端路由器数据和协议报文都由中央处理器(Central Processing Unit，简称″CPU″)处理，因此一般对外只提供E1/T1、调制解调器(MODEM)等低速接口，而高端路由器大多采用网络处理器(Network Processor，简称″NP″)结构，一般提供以太网、基于同步数字系列的数据包交换(Packet Over SDH，简称″POS″)、异步传输模式(Asynchronous Transfer Mode，简称″ATM″)等高速接口。一般说来，异种网络互联与多个子网互联都采用路由器来完成。
在功能上，以太网交换机与路由器将日趋融合将是网络设备发展的一个趋势，以太网交换机可以提供以前路由器专用的POS、E1/T1、E3/T3、MODEM等广域网(Wide Area Network，简称″WAN″)接口；路由器也可以配置10/100/1000BASE-TX/FX等以太网口。两者功能的整合，将会更好满足宽带组网的需求。
在实际应用中，上述方案存在以下问题：这些网络设备中，以太网交换机难于直接接入英特网(Internet)，只能通过路由器转接，而低端路由器性能相对较低，报文处理能力低，高端路由器开发成本和升级成本过高，并且两种路由器的接口都具有一定的限制，在使用上都有一定的局限性。这些问题都增加了组网的成本和设备的复杂度。
造成这种情况的主要原因在于，以太网交换机和路由器的体系结构相对独立。以太网交换机缺乏高速的WAN接口，难于直接接入Internet，只能通过路由器转接。低端路由器数据和协议报文都由CPU处理因此报文处理能力低，因此一般对外只提供E1/T1、MODEM等低速接口，很少提供POS、ATM等高速接口。高端路由器大多采用NP结构，但由于NP价格昂贵，因此开发成本和升级成本都较高，而且高端路由器一般大多只提供以太网、POS、ATM等高速接口，缺乏E1/T1、MODEM等低速接口的规格。
发明内容
有鉴于此，本发明的主要目的在于提供一种以太网交换机和路由器的统一平台***，使得以太网交换机和路由器在硬件结构上兼容，并具备良好的可扩展性和可升级性，以减少组网设备种类，提高网络维护性，降低组网费用。
为实现上述目的，本发明提供了一种以太网交换机和路由器的统一平台***，其包含：中央处理器，媒体访问控制芯片，至少一个以太网接口和至少一个广域网接口；
所述中央处理器用于对整个***进行统一管理；
所述媒体访问控制芯片用于控制所述以太网接口和所述广域网接口的数据传输；
所述以太网接口用于连接外部以太网；所述广域网接口用于连接外部广域网；
所述中央处理器通过***器件互联总线与所述媒体访问控制芯片、以及所述广域网接口连接；所述媒体访问控制芯片通过至少一种总线与所述广域网接口连接；所述媒体访问控制芯片还与所述以太网接口连接；所述中央处理器通过至少一种总线与所述广域网接口连接。
其中，所述***还包含可擦除可编程逻辑器件芯片，用于在所述中央处理器的控制下提供从串总线，该从串总线与所述广域网接口连接；
所述可擦除可编程逻辑器件芯片通过所述本地总线与所述中央处理器连接。
连接所述中央处理器和所述广域网接口的所述总线包含以下总线类型中的任意一种或其组合：
内部集成电路总线、或***器件互联总线、或热插拔总线。
所述内部集成电路总线由所述中央处理器控制，所述中央处理器通过内部集成电路总线对***中所有带内部集成电路总线接口的芯片进行访问和配置。
所述***器件互联总线由所述中央处理器控制，所述中央处理器通过***器件互联总线对***中所有带***器件互联总线接口的芯片进行访问和配置。
所述广域网接口都做成插板形式，通过所述热插拔总线支持热插拔操作，配置在所述广域网接口中。
连接所述媒体访问控制芯片和所述广域网接口的所述总线包含以下总线类型中的任意一种或其组合：
千兆以太网总线和管理数据输入输出总线。
所述千兆以太网总线负责通过千兆物理层芯片，转换为千兆介质无关接口，为基于同步数字系列的数据包交换、异步传输模式等高速广域网接口提供***侧数据总线接口，通过百兆物理层芯片，转换为介质无关接口，为E1/T1等低速广域网接口提供***侧数据总线接口。
所述管理数据输入输出总线由所述媒体访问控制芯片管理，所述中央处理器通过***器件互联总线访问所述媒体访问控制芯片内与管理数据输入输出总线相关的寄存器，控制管理数据输入输出总线的操作，完成对所有物理层芯片的控制。
所述***中预留有各种所述总线。
通过比较可以发现，本发明的技术方案与现有技术的区别在于，本发明从***总线设计的角度入手，利用现有的总线或总线扩展进行组合，提供了完整的***总线设计，采用不同总线分别实现管理面和数据面的功能，完全实现以太网交换机和高低端路由器功能的融合。
这种技术方案上的区别，带来了较为明显的有益效果，即利用本发明提出的以太网交换机和路由器的统一平台***可以开发出同时具备以太网交换机和路由器的功能的通信设备，灵活地提供各种以太网交换机的以太网口和路由器的WAN接口，在拥有具备巨大的交换带宽的同时，可以提供种类丰富的WAN接口，能够单独应用于城域网、企业网、宽带接入、专线等各种复杂组网环境中，减少了组网设备种类和数量，大幅度降低了组网费用，利于网络的统一维护和管理，更好满足了宽带组网的需求，并且本发明设计总线均为现有总线或现有总线的扩展，后向兼容性好，***升级简单。
附图说明
图1为根据本发明的一个较佳实施例的以太网交换机和路由器的统一平台***组成图；
图2为根据本发明的一个较佳实施例的以太网交换机和路由器的统一平台***的从串(Slave-serial)总线复用示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
众所周知，无论以太网交换机、或路由器，其***总线设计决定了设备的硬件结构，从而限定了这些通信设备的用户接口。本发明重点在于从***总线设计的角度，建立了以太网交换机和路由器融合的硬件平台。通过这个平台，通信设备可以在大量提供10/100/1000BASE-TX/FX等以太网接口的同时，提供多个POS、E1/T1、E3/T3、MODEM等各种WAN接口。
本发明基本原则是使通信设备中管理面和数据面互相独立，即采用不同总线分别实现管理面和数据面的功能。
下面参照图1，进一步详细说明本发明的一个较佳实施例的***组成。
如图1所示，根据本发明的一个实施例的以太网交换机和路由器的统一平台***包含：CPU10，MAC芯片20，可擦除可编程逻辑器件(ErasableProgrammable Logic Device，简称“EPLD”)芯片30，若干10/100/1000BASE-TX/FX以太网接口40和若干WAN接口50。
其中，CPU10通过***器件互连(Peripheral Component Interconnect，简称“PCI”)总线和MAC芯片20及所有WAN接口50连接；CPU10通过本地(Local Bus)总线和EPLD芯片30连接；CPU10通过热插拔(Hot-Swap)总线和所有WAN接口50连接；CPU10通过内部集成电路(Inter-IntegratedCircuit，简称“I2C”)总线和所有WAN接口50连接；EPLD芯片30通过Slave-serial总线和所有WAN接口50连接；MAC芯片20通过管理数据输入输出(Management Data Input Output，简称“MDIO”)总线和所有WAN接口50连接；MAC芯片20通过千兆以太网(Gigabit Ethernet，简称“GE”)总线和所有WAN接口50连接；MAC芯片20通过介质无关接口(MediaIndependent Interface，简称“MII”)、串行介质无关接口(Serial MediaIndependent Interface，简称“SMII”)等接口和所有10/100/1000BASE-TX/FX以太网接口40连接。
CPU10是管理面的核心，用于对设备进行统一管理，以及对外提供I2C总线、PCI总线、本地总线和Hot-Swap总线。例如，在本发明的一个较佳实施例中，CPU10通过PCI总线管理MAC芯片20和所有WAN接口50。
MAC芯片20是数据面的核心，用于通过MII、SMII等接口提供若干10/100/1000BASE-TX/FX以太网接口40，以及对外提供GE总线和MDIO总线。其中，10/100/1000BASE-TX/FX以太网接口40的数量和GE总线接口的数量均由MAC芯片20的型号和数量决定。
EPLD芯片30用于在CPU10的控制下提供Slave-serial总线。其中，Slave-serial总线可以作为各种WAN接口50中现场可编程门阵列(FieldProgrammable Gate Array，简称“FPGA”)的加载从串接口。
10/100/1000BASE-TX/FX以太网接口40用于提供以太网接口。如上所述，10/100/1000BASE-TX/FX以太网接口40由MAC芯片20通过MII、SMII等接口直接提供，其具体数量由MAC芯片20的型号和数量决定。在本发明的一个较佳实施例中，10/100/1000BASE-TX/FX以太网接口40不占用PCI总线带宽，可以达到线速交换。另外，10/100/1000BASE-TX/FX以太网接口40可以为24个快速以太网(Fast Ethernet，简称“FE”)端口、48个FE端口、10个GE端口等各种形式。
WAN接口50用于提供兼容各种WAN接口插板的支持热插拔(Hot-Swap)的插槽。在本发明的一个较佳实施例中，WAN接口50的数量由MAC芯片20提供的GE总线接口的数量决定，不占用PCI总线的带宽。其中，高速WAN接口***侧可以通过FPGA逻辑、物理层(PHY)芯片等和GE总线连接，不受WAN接口50本身具体***侧接口的限制。低速WAN接口的***侧接口可以为PCI总线，也可以是从GE总线转换出的MII接口。
下面依旧结合图1，进一步说明根据本发明的一个较佳实施例的以太网交换机和路由器的统一平台***中，PCI总线、Local总线、GE总线、I2C总线、MDIO总线、Slave-serial总线以及Hot-Swap总线的功能。
对于PCI总线，在本实施例中，CPU10控制PCI总线，负责PCI总线的仲裁。具体的说，PCI总线有以下三个作用：一是提供通信设备中MAC芯片20的管理总线接口；二是提供POS、ATM等高速WAN接口的***侧管理总线接口；三是提供E1/T1、MODEM等低速WAN接口的***侧数据总线和管理总线接口。
需要说明的是，在本实施例中，PCI总线兼容以下规范：
1.Local Bus Specification(Revision 2.1)——本地总线规范(2.1版)；
2.PCI Local Bus Specification(Revision 2.2)——***器件互联本地总线规范(2.2版)；
3.PCI-to-PCI Bridge Specification(Revision 1.1)——“***器件互联总线桥接规范(1.1版)；
4.PCI Bus Power Management Interface Specification(Revision 1.1)——“***器件互联总线电源管理接口规范(1.1版)；
5.PICMG CompactPCI Hot-Swap Specification(Revision 1.0)——“***器件互联总线工业计算机制造商工作组精简***器件互联总线热插拔规范(1.0版)”。
对于Local总线，在本实施例中，它由CPU10控制，提供通信设备中EPLD芯片30的管理总线接口。
对于GE总线，在本实施例中，它由MAC芯片20控制，并采用以太网。1000BASE-FX使用的1.25G差分线对，其信号定义如下表：
| 信号名 | 信号定义 |
| TX+ | 发送正 |
| TX- | 发送负 |
| RX+ | 接收正 |
| RX- | 接收负 |
从功能上来说，GE总线一方面负责通过千兆PHY芯片，转换为千兆介质无关接口(Gigabit Media Independent Interface，简称“GMII”)，为POS、ATM等高速WAN接口提供***侧数据总线接口；另一方面负责通过百兆PHY芯片，转换为MII接口，为E1/T1等低速WAN接口提供***侧数据总线接口。
在本发明中，GE总线可以采用射极耦合逻辑(Emitter Coupled Logic，简称“ECL”)电平，也可以采用电流模式逻辑(Current Mode Logic，简称“CML”)电平。
对于I2C总线，在本发明中，CPU10控制I2C总线，负责I2C总线的仲裁。具体的说，CPU10通过I2C总线对***中所有带I2C总线接口的芯片进行访问和配置。
I2C总线其信号定义如下表：
| 信号名 | 信号定义 |
| I2CCLK | I2C总线时钟线 |
| I2CDATE | I2C总线数据线 |
| I2CAD | I2C总线地址线 |
需要说明的是，在本发明中，由于送到不同WAN接口插板上的I2C总线地址不能重复，因此每个WAN接口插板都有独立的地址信号I2CAD，每套I2CAD信号都在通信设备的主板上设置不同固定值。地址信号I2CAD的具体数量由具体设计决定，没有限制。
对于MDIO总线，MDIO总线是PHY芯片内部寄存器的控制总线。在本发明的一个较佳实施例中，所有的二层交换、GE总线到GMII接口、MII接口的转换，都需要通过PHY芯片完成。MAC芯片20负责管理MDIO总线，CPU10通过PCI总线，访问MAC芯片内与MDIO总线相关的寄存器，控制MDIO总线操作，完成对所有PHY芯片的控制。
MDIO总线其信号定义如下表：
| 信号名 | 信号定义 |
| MDIOCLK | MDIO总线时钟线 |
| MDIODATE | MDIO总线数据线 |
| MDIOAD | MDIO总线地址线 |
类似I2C总线，由于送到不同WAN接口插板上的MDIO总线地址不能重复，因此每个WAN接口插板都有独立的地址信号MDIOAD，每套MDIOAD信号都在通信设备的主板上设置不同固定值。地址信号MDIOAD的具体数量由具体设计决定，没有限制。
对于Slave-serial总线，由通信设备的***逻辑所在的EPLD芯片30产生。它可以作为各种WAN接口中FPGA的加载从串接口。CPU控制EPLD内部和Slave-serial总线相关的寄存器，在Slave-serial总线上产生从串的时序，完成FPGA的加载。
Slave-serial总线其信号定义如下表：
| 信号名 | 信号定义 |
| DIN | 加载逻辑数据输入信号 |
| PROG | 低有效信号，异步复位加载逻辑 |
| DONE | 双向信号，输出表示加载结束 |
| CCLK | 配置时钟，在从串方式下，为输入信号 |
| WAN_SELECT | WAN口插板从串选择信号 |
***通过控制WAN_SELECT信号的状态，复用DIN、PROG、DONE、CCLK等信号，加载WAN接口插板上面的FPGA。Slave-serial总线复用如图2所示。
每个WAN接口插板都有单独的电子开关。DIN、PROG、DONE、CCLK等信号通过这些电子开关加载WAN接口插板上的FPGA。电子开关的开关状态由WAN_SELECT信号控制。通信设备的CPU10控制各个WAN_SELECT信号的状态。
对于Hot-Swap总线，需要说明的是，通信设备由于体积受限，只能向外提供有限数量的WAN接口插槽。为了可以灵活组网，这些插槽必须兼容各种WAN接口。在本发明的一个较佳实施例中，WAN接口都做在插板上，这些插板支持热插拔。其中，插板的热插拔过程由Hot-Swap总线控制。
Hot-Swap总线信号定义如下表：
| 信号名 | 信号定义 |
| PRESENT | 插板在位信号 |
| ON | 插板上电使能信号 |
| HEALTH | 插板上电正常信号 |
在本发明的一个较佳实施例中，每个插槽都有一套独立的热插拔控制信号。
熟悉本领域的技术人员可以理解，插板如果需要本地总线(LOCALBUS)，可以通过南桥芯片从PCI总线得到。
虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。
Claims (10)
1.一种以太网交换机和路由器的统一平台***，其特征在于，包含：中央处理器，媒体访问控制芯片，至少一个以太网接口和至少一个广域网接口；其中，
所述中央处理器用于对整个***进行统一管理；
所述媒体访问控制芯片用于控制所述以太网接口和所述广域网接口的数据传输；
所述以太网接口用于连接外部以太网；
所述广域网接口用于连接外部广域网；并且，
所述中央处理器通过***器件互联总线与所述媒体访问控制芯片、所述广域网接口连接；所述媒体访问控制芯片通过至少一种总线与所述广域网接口连接；所述媒体访问控制芯片还与所述以太网接口连接；所述中央处理器通过至少一种总线与所述广域网接口连接。
2.根据权利要求1所述的以太网交换机和路由器的统一平台***，其特征在于，所述***还包含可擦除可编程逻辑器件芯片，用于在所述中央处理器的控制下提供从串总线，该从串总线与所述广域网接口连接；
所述可擦除可编程逻辑器件芯片通过本地总线与所述中央处理器连接。
3.根据权利要求1所述的以太网交换机和路由器的统一平台***，其特征在于，连接所述中央处理器和所述广域网接口的所述总线包含以下总线类型中的任意一种或其组合：
内部集成电路总线、或***器件互联总线、或热插拔总线。
4.根据权利要求3所述的以太网交换机和路由器的统一平台***，其特征在于，所述内部集成电路总线由所述中央处理器控制，所述中央处理器通过内部集成电路总线对***中所有带内部集成电路总线接口的芯片进行访问和配置。
5.根据权利要求3所述的以太网交换机和路由器的统一平台***，其特征在于，所述***器件互联总线由所述中央处理器控制，所述中央处理器通过***器件互联总线对***中所有带***器件互联总线接口的芯片进行访问和配置。
6.根据权利要求3所述的以太网交换机和路由器的统一平台***，其特征在于，所述广域网接口为插板形式，并通过所述热插拔总线支持热插拔操作，配置在所述广域网接口中。
7.根据权利要求1所述的以太网交换机和路由器的统一平台***，其特征在于，连接所述媒体访问控制芯片和所述广域网接口的所述总线包含以下总线类型中的任意一种或其组合：
千兆以太网总线和管理数据输入输出总线。
8.根据权利要求7所述的以太网交换机和路由器的统一平台***，其特征在于，所述千兆以太网总线用于通过千兆物理层芯片，转换为千兆介质无关接口，为基于同步数字系列的数据包交换、异步传输模式等高速广域网接口提供***侧数据总线接口，通过百兆物理层芯片，转换为介质无关接口，为E1/T1等低速广域网接口提供***侧数据总线接口。
9.根据权利要求7所述的以太网交换机和路由器的统一平台***，其特征在于，所述管理数据输入输出总线由所述媒体访问控制芯片管理，所述中央处理器通过***器件互联总线访问所述媒体访问控制芯片内与管理数据输入输出总线相关的寄存器，控制管理数据输入输出总线的操作，完成对所有物理层芯片的控制。
10.根据权利要求1至9中任意一条所述的以太网交换机和路由器的统一平台***，其特征在于，所述***中预留有各种所述总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310116721 CN1620047A (zh) | 2003-11-18 | 2003-11-18 | 以太网交换机和路由器的统一平台*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200310116721 CN1620047A (zh) | 2003-11-18 | 2003-11-18 | 以太网交换机和路由器的统一平台*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1620047A true CN1620047A (zh) | 2005-05-25 |
Family
ID=34760745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200310116721 Pending CN1620047A (zh) | 2003-11-18 | 2003-11-18 | 以太网交换机和路由器的统一平台*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1620047A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100461734C (zh) * | 2006-12-28 | 2009-02-11 | 杭州华三通信技术有限公司 | 具有局域网/广域网端口切换功能的通信设备及实现方法 |
| CN101325551B (zh) * | 2008-07-28 | 2010-09-22 | 杭州华三通信技术有限公司 | 一种报文处理方法和报文处理装置 |
| CN1794673B (zh) * | 2005-12-27 | 2011-11-30 | 王卫亚 | 一种利用ip协议组建局域网的方法 |
| CN102299811A (zh) * | 2010-06-24 | 2011-12-28 | 创锐讯通讯技术（上海）有限公司 | 局端设备远程管理用户端设备的方法 |
| CN102771093A (zh) * | 2010-02-22 | 2012-11-07 | 日本电气株式会社 | 通信控制***、切换节点、通信控制方法和通信控制程序 |
| CN104283712A (zh) * | 2014-10-13 | 2015-01-14 | 杭州华三通信技术有限公司 | 网络设备及用于网络设备的管理网口配置方法 |
| CN106301660A (zh) * | 2016-07-30 | 2017-01-04 | 成都欧飞凌通讯技术有限公司 | 一种高集成度的40g pos协转硬件实现结构 |
| CN107959643A (zh) * | 2017-12-29 | 2018-04-24 | 曙光信息产业(北京)有限公司 | 一种通过交换芯片构建的交换***及其路由算法 |
-
2003
- 2003-11-18 CN CN 200310116721 patent/CN1620047A/zh active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794673B (zh) * | 2005-12-27 | 2011-11-30 | 王卫亚 | 一种利用ip协议组建局域网的方法 |
| CN100461734C (zh) * | 2006-12-28 | 2009-02-11 | 杭州华三通信技术有限公司 | 具有局域网/广域网端口切换功能的通信设备及实现方法 |
| CN101325551B (zh) * | 2008-07-28 | 2010-09-22 | 杭州华三通信技术有限公司 | 一种报文处理方法和报文处理装置 |
| CN102771093A (zh) * | 2010-02-22 | 2012-11-07 | 日本电气株式会社 | 通信控制***、切换节点、通信控制方法和通信控制程序 |
| CN102771093B (zh) * | 2010-02-22 | 2014-12-10 | 日本电气株式会社 | 通信控制***、切换节点、通信控制方法 |
| US9047416B2 (en) | 2010-02-22 | 2015-06-02 | Nec Corporation | Communication control system, switching node, communication control method and communication control program including PCI express switch and LAN interface |
| CN102299811A (zh) * | 2010-06-24 | 2011-12-28 | 创锐讯通讯技术（上海）有限公司 | 局端设备远程管理用户端设备的方法 |
| CN104283712A (zh) * | 2014-10-13 | 2015-01-14 | 杭州华三通信技术有限公司 | 网络设备及用于网络设备的管理网口配置方法 |
| CN104283712B (zh) * | 2014-10-13 | 2017-10-27 | 新华三技术有限公司 | 网络设备及用于网络设备的管理网口配置方法 |
| CN106301660A (zh) * | 2016-07-30 | 2017-01-04 | 成都欧飞凌通讯技术有限公司 | 一种高集成度的40g pos协转硬件实现结构 |
| CN107959643A (zh) * | 2017-12-29 | 2018-04-24 | 曙光信息产业(北京)有限公司 | 一种通过交换芯片构建的交换***及其路由算法 |
| CN107959643B (zh) * | 2017-12-29 | 2021-05-14 | 曙光信息产业(北京)有限公司 | 一种通过交换芯片构建的交换***及其路由算法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599289B2 (en) | Electronic communication control | |
| US8463977B2 (en) | Use of PCI express for CPU-to-CPU communication | |
| EP1871040B1 (en) | Management system and method based on intelligent platform management interface | |
| US9100349B2 (en) | User selectable multiple protocol network interface device | |
| US7480303B1 (en) | Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports | |
| US6662254B1 (en) | System architecture | |
| WO2020051254A1 (en) | Dynamically changing configuration of data processing unit when connected to storage device or computing device | |
| US8244922B2 (en) | Method and apparatus for dynamically configuring hardware resources by a generic CPU management interface | |
| US6813676B1 (en) | Host interface bypass on a fabric based array controller | |
| US6640206B1 (en) | Peer networking in concentrated computer clusters | |
| TW201304476A (zh) | 網路介面控制器、積體電路微晶片、電腦、資料中心、系統及方法 | |
| CN101040251A (zh) | 用于在存储区域网络中的存储器件间直接传输数据的方法和*** | |
| US20060075175A1 (en) | Method and system for configuring high-speed serial links between components of a network device | |
| JP2004532457A (ja) | 伝送リンク層コア速度を高くするためのネットワーク | |
| CN102347904A (zh) | 路由设备及其主卡以及用于该主卡适配接口卡的方法 | |
| US20110145630A1 (en) | Redundant, fault-tolerant management fabric for multipartition servers | |
| CN108345555A (zh) | 基于高速串行通信的接口桥接电路及其方法 | |
| CN101242284A (zh) | 基于spi总线的通信方法和网络设备 | |
| CN1620047A (zh) | 以太网交换机和路由器的统一平台*** | |
| US20070116023A1 (en) | Method and apparatus for dynamically configuring a generic processing module | |
| CN214281418U (zh) | 一种srio与以太网交换板卡 | |
| US20040081096A1 (en) | Method and device for extending usable lengths of fibre channel links | |
| US7404020B2 (en) | Integrated fibre channel fabric controller | |
| US11265265B2 (en) | Data communications system and method | |
| CN102089750B (zh) | 将串行scsi阵列控制器连接至存储区域网络的*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |