CN1595861A - 码分多址移动通信***的一种同步方法和装置 - Google Patents

Abstract

本发明涉及码分多址移动通信***的一种同步方法和装置，该方法包含：差分相关步骤，该差分相关步骤包含：子序列相关步骤：将UE接收到的数据序列r与该UE下行同步码发生器生成的同步序列的P个子序列做相关；差分合并步骤：将上述的前一个子相关序列取共轭后和相邻的后一个子相关序列相乘，并对P－1个乘法输出序列作累加。该装置包含：一下行同步码发生器，依次与其电路连接的相关器单元，多帧合并电路单元，峰值检测器单元。该峰值检测器单元的L个输出端电路连接一比较器。该相关器单元为一差分相关器单元，其包含L个差分相关器，且各差分相关器包含电路连接的一子相关器和一差分合并电路；该子相关器的输入端电路连接该下行同步码发生器。

Description

码分多址移动通信***的一种同步方法和装置

技术领域

本发明涉及一种无线通信***的同步方法和装置，特别涉及一种用于时分同步码分多址(Time Division Synchronous Code Division Multiple Access，TD-SCDMA)移动通信***的同步方法和装置。

背景技术

在数字无线通信***中，用户设备(UE)需要检测数据帧的起始位置以实现和基站的时间同步以及***接入功能。对于帧结构中包含同步码的通信***，同步的获取一般是通过将UE的接收信号和本地生成的同步码进行相关来实现的。在UMTS(Universal Mobile Telecommunications System，全球移动通信***)频分双工(FDD)***和高码率时分双工(HCR-TDD)***中，各个基站采用公共的主同步码，但在TD-SCDMA移动通信***中不存在这样的公共同步码。TD-SCDMA***定义了一个下行同步码组，基站在每帧的固定位置发送该码组中的某一个同步码序列，移动台必须在所有可能的同步码序列中进行搜索以确定基站实际发送的同步码，然后才能实现与基站的时间、频率和码同步。

图1为TD-SCDMA***的帧结构示意图。如图1所示，每个5ms帧包含7个业务时隙(TS0，TS1...TS6)和一个承载上下行同步信号的特殊时隙。在业务时隙中，TS0总用作下行时隙，TS1总用作上行时隙，其他时隙可以分配给上行或下行使用。特殊时隙位于TS0和TS1之间，包括96码片长度的下行导频时隙(Downlink Pilot Time Slot，DwPTS)，96码片长度的保护间隔(Guard Period：GP)以及160码片长度的上行导频时隙(Uplink Pilot TimeSlot：UpPTS)。DwPTS又包括32码片长度的GP和64码片长度的下行同步(SYNC-DL)码。目前TD-SCDMA的规范中规定同步码组由32个不同的SYNC-DL码组成，每个SYNC-DL码对应4个长度为128码片的基本训练序列(midamble码)。在由基站和若干UE组成的通信小区中，每个midamble码又与小区采用的扰码相对应。初始小区搜索过程通过识别DwPTS上的SYNC-DL码和TS0上的midamble码实现UE与小区基站间的同步。

TD-SCDMA的初始小区搜索过程分为以下四个步骤：

第一步，搜索DwPTS，识别基站发送的SYNC-DL码，并确定DwPTS在接收帧中的位置以获得帧同步；

第二步，从与SYNC-DL对应的midamble码组中确定TS0采用的midamble码。由于midamble码和扰码是一一对应的，因此midamble码确定之后，小区采用的扰码也随之确定；

第三步，检测多帧中SYNC-DL码的调制相位信息，确定多帧定时；

第四步，读取广播信道(Broadcast Channels，BCH)信息。

在实际的移动通信***中，基站和UE采用晶体振荡器生成载波频率信号。由于晶振本身的不理想以及外界环境的影响，本地载频和发送端载频之间存在一定的偏差，称之为初始频率偏移(FO)。出于成本方面的考虑，大批量生产的UE中通常采用价格低廉但精度不高的晶振，这种晶振的频率误差可能在3-10ppm范围内，对于使用2G载频的通信***，晶振误差导致的频率偏移可能为20kHz甚至更高。图2为一示意图，示出了频偏对UE接收信号的影响。UE接收信号经滤波和采样后生成样值序列r(t)，初始频率偏移Δf以复指数形式作用于r(t)上，即：

$r(t,\mathrm{\Δf})=r\left(t\right)e^{j2\mathrm{\π\Δfk}{T}_c}---\left(1\right)$

其中 $j=\sqrt{-1}$ 为虚数单位，k为样值标号，T_c为样值周期。

传统帧同步方法将本地32个64码片长度的SYNC-DL码和UE接收信号作相关匹配，根据SYNC-DL码本身的相关特性，当本地正确的SYNC-DL码和接收信号中的SYNC-DL码完全对齐时，相关操作输出最大值，通过检测相关峰值即可获得SYNC-DL码同步和帧同步。图3为一示意图，示出了传统的小区搜索帧同步方法所采用的电路结构框图，包括UE端的SYNC-DL码发生器31，相关器32₁-32₃₂，非相干合并电路33₁-33₃₂，峰值检测电路34₁-24₃₂，比较器35。UE接收到的数据序列r(为简洁起见，以下仍用r表示受初始频偏影响的UE接收序列)以帧为单位，首先进入相关器32₁-32₃₂中，与SYNC-DL码发生器31生成的32个SYNC-DL码分别作相关。假设UE接收到的数据序列为r＝(r₁，r₂，...，r_N)，N为序列长度；第l个本地同步码序列为 $s^l=(s_1^l,s_2^l,...,s_{64}^l),$ 其中l＝1，2，...，32。接收数据序列与本地第l个同步码序列相关输出为 $C^l=(c_0^l,c_2^l,...,c_{N-1}^l),$ C^l中各元素由下式得到：

$c_i^l=\underset{m=1}{\overset{64}{\mathrm{\Σ}}}\mathrm{conj}\left(r_{i+m}\right)\·s_m^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,32--\left(2\right)$

其中conj(·)为复共轭操作。

连续多帧的相关输出在合并电路33₁-33₃₂中进行非相干累加，即先求出每一帧相关输出的功率值，然后对多帧的功率序列按位置累加。随后，峰值检测电路34₁-34₆₄检测出非相干合并序列中超过设定门限的功率值，然后在比较器35中对32组功率值进行比较，选取一个或若干个最大功率值，最大功率值对应的位置信息以及SYNC-DL码编号被送到后续模块(如小区搜索第二步)参与其他同步过程。

从公式(1)中可以看出，初始频率偏移引起了收数据序列的相位旋转。以1.28M码片速率***为例，当频偏Δf为20kHz时，根据公式(2)可以得到第一个相关输出与最后一个相关输出的相位差Δθ_max：

Δθ_max＝2π·20000·63·(1/1.28)·10^-6＝6.185

如此大的相位旋转将破坏SYNC-DL的相关特性，影响峰值检测电路对相关峰的正确检测。对于小区搜索的二、三、四步，可以通过增加基于SYNC-DL码和midamble码的自动频率控制(Automatic Frequency Control，AFC)将频率偏移调整到合适范围内，但在做小区搜索第一步前，并未成功检测到SYNC-DL码和midamble码，因此无法做精确的AFC，这时大的频率偏移会严重干扰基站和UE间的同步过程，所以必须采取有效措施抵抗大频偏的影响。另外在码分多址通信***中，初始小区搜索通常工作在低信噪比环境下，传统同步方法采用的非相干合并机制也会导致这种情况下同步性能的恶化。

在国际专利申请公开号为：WO03/032512，发明名称为“低码率移动通信***的捕获电路”(Acquisition Circuit for Low Chip Rate Option for MobileTelecommunication System)的专利申请中，公开了一种UMTS低码率时分双工(LCR-TDD)***中的小区搜索电路。该电路并没有对大初始频偏和低信噪比环境下的同步方法和过程进行优化。

在国际专利申请公开号为WO01/74103，发明名称为“一种码分多址数字移动通信***的小区初始搜索方法”(Method of Cell Search in CDMA DigitalMobile Telecommunication System)的专利申请中，公开了一种具有导频码和保护时隙帧结构的码分多址移动通信***中的小区搜索方法。该方法没有考虑大初始频偏情况。

在文献“Cell Search Robust to Initial Frequency Offset in WCDMASystems”中，提出了一种用于宽带码分多址(Wideband Code Division MultipleAccess，WCDMA)***的同步检测方法。文中没有涉及针对TD-SCDMA移动通信***的同步方法和装置。

发明内容

本发明的目的在于提供一种码分多址移动通信***的同步方法和装置，利用该同步方法和使用该装置，可保证码分多址移动通信***中UE在大初始频偏环境下快速准确的实现帧同步。

为达到上述目的，本发明提出的一种码分多址移动通信***的同步方法，其包含下列步骤：

1.差分相关步骤：其包含下列步骤：

1.1：子序列相关步骤：将UE接收到的数据序列r与该UE下行同步码发生器生成的同步序列的P个子序列做相关。

UE中下行同步码发生器共生成L(L≥1)个同步序列，每个同步序列分为P个子序列，第l(l＝1，2，...，L)个同步序列可表示为 $s^l=(s_1^l,s_2^l,...,s_P^l),$ 其中 $s_1^l=(s_1^l,s_2^l,...,s_Q^l),$ $s_2^l=(s_{Q+1}^l,s_{Q+2}^l,...,s_{2Q}^l),$ $s_P^l=(s_{(P-1)Q+1}^l,s_{(P-1)Q+2}^l,...,s_M^l);$ M为同步序列长度，Q为子序列长度，有Q＝M/P。

同步序列的的P个子序列均和接收数据序列作相关，输出P个子相关序列。第l个同步序列的第p(p＝1，2，...，P)个子相关序列可以表示为 $c_p^l=(c_{0,p}^l,c_{2,p}^l,...,c_{i,p}^l,...,c_{N-1,p}^l),$ 其中：

$c_{i,p}^l=\underset{k=1}{\overset{Q}{\mathrm{\Σ}}}\mathrm{conj}\left(r_{i+(p-1)Q+k}\right)\·s_{(p-1)Q+k}^l---i=\mathrm{0,1},...,N-1,l=\mathrm{1,2},...,L$

1.2：差分合并步骤：将上述的前一个子相关序列取共轭后和相邻的后一个子相关序列相乘，并对P-1个乘法输出序列作累加。第l个同步序列的差分合并输出序列可以表示为 $d^l=(d_0^l,d_2^l,...,d_i^l,...,d_{N-1}^l),$ 其中：

$d_i^l=\underset{p=2}{\overset{P}{\mathrm{\Σ}}}\mathrm{conj}\left(c_{i,p-1}^l\right)\·c_{i,p}^l---i=\mathrm{0,1},...,N-1,l=\mathrm{1,2},...,L$

2.多帧合并步骤：该步骤对若干个接收数据帧的上述差分相关序列作相干合并。设UE的第k个接收数据帧对应的第l个差分相关序列为 $d_k^l=(d_{0,k}^l,d_{1,k}^l,...,d_{N-1,k}^l),$ 则K(K≥1)帧相关序列合并后的输出序列为 $e^l=(e_0^l,e_1^l,...,e_{N-1}^l),$ 其中

$e_i^l=\frac{1}{K}\underset{k=1}{\overset{K}{\mathrm{\Σ}}}{d}_{i,k}^l---i=\mathrm{0,1},...,N-1,l=\mathrm{1,2},...,L$

3.峰值检测步骤：计算上述L个相干合并序列的功率值，检测每个相干合并序列的峰值功率，并记录峰值位置；

4.比较步骤：该步骤比较上述L个峰值功率大小，输出最大的一个或多个峰值功率对应的同步码编号以及位置信息。

进一步，本发明还提供一种码分多址移动通信***的同步装置，该装置包含：一下行同步码发生器，依次与其电路连接的相关器单元，多帧合并电路单元，峰值检测器单元。该峰值检测器单元的L个输出端电路连接一比较器。该相关器单元为一差分相关器单元，其包含L个差分相关器，且各差分相关器包含电路连接的一子相关器和一差分合并电路；该子相关器的输入端电路连接该下行同步码发生器。

所述的子相关器包含电路连接的一第一共轭变换器，一移位寄存器单元，一乘法器单元，一第一累加器单元。所述的移位寄存器单元包含M个电路连接的移位寄存器，前一移位寄存器的输入与后一个移位寄存器的输出相连，最后一个移位寄存器的输入与第一共轭变换器的输出相连。该乘法器单元包含P个子乘法器单元，该P个子乘法器单元各包含Q个第一乘法器，并且有Q＝M/P。该各第一乘法器分别具有一输入端电路连接所述的下行同步码发生器；该各第一乘法器的另一输入端分别电路连接移位寄存器的输出端。所述的第一累加器单元包含P个第一累加器，每个第一累加器具有Q个输入和一个输出。该每个子乘法器序列的Q个输出端分别电路连接对应的第一累加器的Q个输入端；该P个第一累加器的P个输出端连接差分合并电路的输入端。

所述的差分合并电路包含：一第二乘法器单元，一第二共轭变换器单元，一第二累加器。该第二乘法器单元包含P-1个第二乘法器。该第二共轭变换器单元包含P-1个第二共轭变换器。第1至第P-1个第一累加器的输出端分别经由各对应的第二共轭变换器电路连接各第二乘法器的一个输入端；第2至第P个第一累加器的输出端分别电路连接各第二乘法器的另一个输入端；该P-1个第二乘法器的输出端分别电路连接第二累加器的P-1个输入端，第二累加器的输出端连接多帧合并电路单元的输入端。

多帧合并电路单元与差分相关器相连，对K帧的差分相关序列作相干合并；峰值检测器单元与多帧合并电路单元相连，用于计算合并序列的功率值，寻找序列中峰值功率并记录其位置；比较器与峰值检测器单元相连，用于比较L个同步码的合并序列的峰值功率，输出一个或若干个最大峰值功率对应的同步码编号以及位置信息。

本发明提出的同步方法和装置，适用于具有下行同步序列的码分多址移动通信***中UE与基站的同步建立过程，可以有效抵抗初始频率偏移的影响，显著改善大初始频偏和低信噪比环境下***的同步性能，同时方法简单，易于实现。

附图说明

图1为一TD-SCDMA移动通信***的帧结构的示意图；

图2为一描述初始频率偏移对UE接收信号影响的示意图；

图3为现有技术中，码分多址移动通信***中小区搜索同步装置的电路方框图；

图4为本发明提供的码分多址移动通信***中同步装置的电路方框图；

图5为本发明提供的码分多址移动通信***中同步方法的流程示意图；

图6为本发明提供的一种差分相关器的电路方框图；

图7为本发明提供的另一种差分相关器的电路方框图。

具体实施方式

以下根据图4～图7，说明本发明的较佳实施方式。

如图4所示，为本发明提供的码分多址移动通信***中小区搜索同步装置的电路方框图。该装置包括SYNC-DL码发生器41，差分相关器40₁-40_L，多帧合并电路44₁-44_L，峰值检测器45₁-45_L，比较器46等。其中差分相关器由子相关器42₁-42_L和差分合并电路43₁-43_L组成。UE接收到的数据以帧为单位进入子相关器42₁-42_L中，与本地SYNC-DL码发生器41生成的L个SYNC-DL码分别作相关。

本发明提出的相关方法分为子序列相关和差分合并两个步骤。首先在SYNC-DL码发生器41中将每个SYNC-DL码分为P个子同步序列，第l(l＝1，2，...，L)个SYNC-DL码可表示为 $s^l=(s_1^l,s_2^l,...,s_P^l),$ 其中 $s_1^l=(s_1^l,s_2^l,...,s_Q^l),$ $s_2^l=(s_{Q+1}^l,s_{Q+2}^l,...,s_{2Q}^l),$ ...， $s_P^l=(s_{(P-1)Q+1}^l,s_{(P-1)Q+2}^l,...,s_M^l);$ M为同步序列长度，Q为子序列长度，有Q＝M/P。

L组子同步序列在子相关器42₁-42_L中分别与接收数据序列作相关。第l组子同步序列的第p个相关输出为 $c_p^l=(c_{0,p}^l,c_{2,p}^l,...,c_{i,p}^l,...,c_{N-1,p}^l),$ 其中：

$c_{i,p}^l=\underset{k=1}{\overset{Q}{\mathrm{\Σ}}}\mathrm{conj}\left(r_{i+(p-1)Q+k}\right)\·s_{(p-1)Q+k}^l---i=\mathrm{0,1},...,N-1;p=\mathrm{1,2},...,P;l=\mathrm{1,2},...,L---\left(3\right)$

L组相关输出分别输入到对应的差分合并电路43₁-43_L，在这里对每组的相关序列做差分合并。第l组相关序列的差分合并输出可以表示为 $d^l=(d_0^l,d_2^l,...,d_i^l,...,d_{N-1}^l),$ 其中：

$d_i^l=\underset{p=2}{\overset{P}{\mathrm{\Σ}}}\mathrm{conj}\left(c_{i,p-1}^l\right)\·c_{i,p}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L---\left(4\right)$

(4)式表示将前一个相关序列取共轭后和相邻的后一个相关序列相乘，并对P-1个乘法输出作累加。

K帧的差分合并输出在多帧合并电路44₁-44_L中作相干累加，第l个合并序列可以表示为 $e^l=(e_0^l,e_1^l,...,e_i^l,...,e_{N-1}^l),$ 其中

$e_i^l=\frac{1}{K}\underset{k=1}{\overset{K}{\mathrm{\Σ}}}{d}_{i,k}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L---\left(5\right)$

式中，d_i，k ^l表示第k帧的第l个差分相关输出。

与传统的非相干合并方法相比，上述的相干合并方法可以有效改善低信噪比环境下UE的同步性能。

L个多帧合并序列送到峰值检测电路45₁-45_L中，在这里计算序列的功率值并检测序列的峰值功率f＝(f¹，f²，...，f^l，...，f^L)及其位置信息I＝(I¹，I²，...，I^l，...，I^L，)，其中

$I^l=\underset{0\&le;i<N}{\arg \max }{\left|e_i^l\right|}^2--\left(6\right)$

$f^l={\left|e_{I^l}^l\right|}^2---\left(7\right)$

最后，峰值功率序列f被送到比较器46中，在L个峰值功率中选出最大的一个或多个峰值功率，输出峰值功率对应的SYNC-DL码编号H以及位置信息I。以最大峰值功率g_max为例，有

$H=\underset{1\&le;l\&le;L}{\arg \max }\left(f^l\right)--\left(8\right)$

I＝I^H                     (9)

g_max＝f^H                 (10)

如图5所示，为本发明提供的同步方法的流程示意图。首先，本地生成的下行同步码分成若干子同步序列，每一个子同步序列都与UE接收到的数据序列作差分相关(步骤S51)。差分相关操作包括子序列相关操作和差分合并操作。

子序列相关操作是指：将UE接收到的数据序列与该UE中下行同步码发生器发出的L(L≥1)个同步序列的所有子序列做相关。

该下行同步码发生器发出的第l个同步序列的P个子序列表示为： $s_1^l=(s_1^l,s_2^l,...,s_Q^l),$ $s_2^l=(s_{Q+1}^l,s_{Q+2}^l,...,s_{2Q}^l),$ ...， $s_P^l=(s_{(p-1)Q+1}^l,s_{(p-1)Q+2}^l,...,s_M^l),$ 其中M为同步序列长度，Q为子序列长度，并且有Q＝M/P。

第l个同步序列的第p(p＝1，2，...，P)个子序列与接收到的数据序列的相关输出为 $c_p^l=(c_{0,p}^l,c_{2,p}^l,...,c_{i,p}^l,...,c_{N-1,p}^l),$ 其中：

$c_{i,p}^l=\underset{k=1}{\overset{Q}{\mathrm{\&Sigma;}}}\mathrm{conj}\left(r_{i+(p-1)Q+k}\right)\&CenterDot;s_{(p-1)Q+k}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L$

差分合并是指：对上述L组相关输出中的每组相关序列做合并，具体是指将组内第p-1个相关输出取共轭后和第p个相关输出相乘，并对P-1个乘法输出序列按位置累加。设合并输出为 $d^l=(d_0^l,d_2^l,...,d_i^l,...,d_{N-1}^l),$ 其中：

$d_i^l=\underset{p=2}{\overset{P}{\mathrm{\&Sigma;}}}\mathrm{conj}\left(c_{i,p-1}^l\right)\&CenterDot;c_{i.p}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L$

然后，对K(K≥1)帧的差分相关输出作相干合并(步骤S52)。计算合并序列的功率值，并检测每一个SYNC-DL码对应的功率序列的峰值及其在序列中的位置(步骤S53)。比较L个功率序列的的峰值功率(步骤S54)，认为最大的一个或多个峰值功率对应的SYNC-DL码即是检测到的基站发送的SYNC-DL码，输出SYNC-DL码的编号以及相应的最大峰值功率位置(步骤S55)。

如图6所示，为本发明提供的一种差分相关器的结构框图。该结构包括共轭变换电路61和65，移位寄存器62₁-62₆₄，乘法器63₁-63₆₄和66以及累加器64₁-64₂等。该结构中，UE生成的64码片长度的SYNC-DL码被分为等长的两个子序列： $s_1^l=(s_1^l,s_2^l,...,s_{32}^l),$ $s_2^l=(s_{33}^l,s_{34}^l,...,s_{64}^l),$ 因此有M＝64，Q＝32，P＝M/Q＝2。接收数据在共轭变换器61中取共轭之后，前64个数据填充到移位寄存器62₁-62₆₄中，两个子SYNC-DL序列s₁ ^l和s₂ ^l分别和移位寄存器输出值做乘法运算，两部分乘法输出序列分别在累加器64₁和64₂中做累加。累加器64₁的输出经共轭变换器65取共轭后和累加器64₂的输出相乘，输出一个差分合并值。之后每当新的接收数据到来，64个移位寄存器的存储值依次右移，新的接收数据输入到移位寄存器62₆₄中，经过上述同样的相关操作后输出一个新的差分合并值。

数值分析和仿真表明，图6所示结构是最大初始频偏为+5ppm(±10KHz)环境下一种较优的差分相关器结构。

如图7所示，为本发明提供的另一种差分相关器的结构框图。该结构包括共轭变换电路71和75₁-75₃，移位寄存器72₁-72₆₄，乘法器73₁-73₆₄和76₁-76₃以及累加器74₁-74₄和77等。该结构中，UE生成的64码片长度的SYNC-DL序列被分为等长的四个子序列： $s_1^l=(s_1^l,s_2^l,...,s_{16}^l),$ $s_2^l=(s_{17}^l,s_{18}^l,...,s_{32}^l),$ $s_3^l=(s_{33}^l,s_{34}^l,...,s_{48}^l),$ $s_4^l=(s_{49}^l,s_{50}^l,...,s_{64}^l),$ 因此有M＝64，Q＝16，P＝M/Q＝4。UE接收到的数据在共轭变换器71中取共轭之后，前64个数据填充到移位寄存器72₁-72₆₄中，四个子SYNC-DL序列s₁ ^l-s₄ ^l分别和移位寄存器输出值做乘法运算，四部分乘法输出序列在累加器74₁-74₄中分别累加。累加器74₁-74₃的输出经共轭变换器75₁-75₃取共轭后和累加器74₂-74₄的输出分别相乘，三个乘法输出在累加器77中累加后输出一个差分合并值。之后每当新的接收数据到来，64个移位寄存器的存储值依次右移，新的接收数据输入到移位寄存器72₆₄中，经过上述同样的相关操作后输出一个新的差分合并值。

数值分析和仿真表明，图7所示结构是最大初始频偏为±10ppm(±20KHz)环境下一种较优的差分相关器结构。

不脱离本发明的范围和构思可以做出许多其它的改变和改型。应当理解，上述实施例只是用来说明本发明的原理，而不是限定本发明，本发明的保护范围由权利要求书要求的范围限定。

Claims (8)

1.一种码分多址移动通信***的同步方法，其包含下列步骤：

1)差分相关步骤：其包含下列步骤：

1.1：子序列相关步骤：将用户设备接收到的数据序列r与该用户设

备下行同步码发生器生成的同步序列的P个子序列做相关；

用户设备中下行同步码发生器共生成L个同步序列，每个同步序列分为P个子序列，第l个同步序列可表示为 $s^l=(s_1^l,s_2^l,...,s_P^l),$ 其中 $s_1^l=(s_1^l,s_2^l,...,s_Q^l),s_2^l=(s_{Q+1}^l,s_{Q+2}^l,...,s_{2Q}^l),...,s_P^l=(s_{(P-1)Q+1}^l,s_{(P-1)Q+2}^l,...,s_M^l);$ M为同步序列长度，Q为子序列长度，有Q＝M/P；

同步序列的所有子序列均和接收数据序列作相关，输出P个子相关序列；第l个同步序列的第p个子相关序列可以表示为 $c_p^l=(c_{0,p}^l,c_{2,p}^l,...,c_{i,p}^l,...,c_{N-1,p}^l),$ 其中：

$c_{i,p}^l=\underset{k=1}{\overset{Q}{\mathrm{\&Sigma;}}}\mathrm{conj}\left(r_{i+(p-1)Q+k}\right)\&CenterDot;s_{(p-1)Q+k}^{l}i=\mathrm{0,1},...,N-1;p=\mathrm{1,2},...,P;l=\mathrm{1,2},...,L$

N为接收数据的长度；

1.2：差分合并步骤，即将上述的同一个同步序列的前一个子相关序列取共轭后和相邻的后一个子相关序列相乘，并对P-1个乘法输出序列作累加；第l个同步序列的差分合并输出序列可以表示为 $d^l=(d_0^l,d_2^l,...,d_i^l,...,d_{N-1}^l),$ 其中：

$d_i^l=\underset{p=2}{\overset{P}{\mathrm{\&Sigma;}}}\mathrm{conj}\left(c_{i,p-1}^l\right)\&CenterDot;c_{i,p}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L;$

2)多帧合并步骤：对若干个接收数据帧的上述差分相关序列作相干合并；设用户设备的第k个接收数据帧对应的第l个差分相关序列为 $d_k^l=(d_{0,k}^l,d_{1,k}^l,...,d_{N-1,k}^l),$ 则K帧相关序列合并后的输出序列为 $e^l=(e_0^l,e_1^l,...,e_{N-1}^l),$ 其中

$e_i^l=\frac{1}{K}\underset{k=1}{\overset{K}{\mathrm{\&Sigma;}}}{d}_{i,k}^l---i=\mathrm{0,1},...,N-1;l=\mathrm{1,2},...,L;$

3)峰值检测步骤：计算上述L个相干合并序列的功率值，检测每个相干合并序列的峰值功率f＝(f¹，f²，…，f^l，…，f^L)，并记录峰值位置；

4)比较步骤：比较上述L个峰值功率大小，输出一个或多个最大峰值功率对应的同步码编号以及位置信息。

2.如权利要求1所述的码分多址移动通信***的同步方法，其特征在于，步骤1中，L≥1，步骤2中，K≥1。

3.一种码分多址移动通信***的同步装置，该装置包含：一下行同步码发生器，依次与其电路连接的相关器单元，多帧合并电路单元，峰值检测器单元，该峰值检测器单元的L个输出端电路连接一比较器，特征在于，该相关器单元为一差分相关器单元，其包含L个差分相关器，且各差分相关器包含电路连接的一子相关器和一差分合并电路；该子相关器的输入端电路连接该下行同步码发生器。

4.如权利要求3所述的码分多址移动通信***的同步装置，其特征在于，所述的子相关器包含电路连接的一第一共轭变换器，一移位寄存器单元，一第一乘法器单元，一第一累加器单元；

所述的移位寄存器单元包含M个电路连接的移位寄存器，前一移位寄存器的输入与后一个移位寄存器的输出相连，最后一个移位寄存器的输入与第一共轭变换器的输出相连；

该第一乘法器单元包含P个第一子乘法器单元，该P个第一子乘法器单元各包含Q个第一乘法器，并且有Q＝M/P；

该第一累加器单元包含P个第一累加器，每个第一累加器具有Q个输入和一个输出；

该各第一乘法器分别具有一输入端电路连接所述的下行同步码发生器；该各第一乘法器的另一输入端分别电路连接所述移位寄存器的输出端；

该P个第一子乘法器序列的各Q个输出端分别连接所述P个第一累加器的各Q个输入端；该P个第一累加器的各输出端连接差分合并电路的输入端。

5.如权利要求4所述的码分多址移动通信***的同步装置，其特征在于，所述的差分合并电路包含电路连接的一第二乘法器单元，一第二共轭变换器单元，一第二累加器；

该第二乘法器单元包含P-1个第二乘法器；

该第二共轭变换器单元包含P-1个第二共轭变换器；

第一个至第P-1个第一累加器的输出端分别经由各第二共轭变换器连接各第二乘法器的一个输入端；第二至第P个第一累加器的输出端分别电路连接各第二乘法器的另一个输入端；该P-1个第二乘法器的输出端分别电路连接第二累加器的P-1个输入端，第二累加器的输出端电路连接多帧合并电路单元的输入端。

6.如权利要求5所述的码分多址移动通信***的同步装置，其特征在于，所述的多帧合并电路对多帧的差分相关输出作相干合并。

7.如权利要求3所述的码分多址移动通信***的同步装置，其特征在于，所述的M等于64，所述的Q等于32，P等于2。

8.如权利要求3所述的码分多址移动通信***的同步装置，其特征在于，所述的M等于64，所述的Q等于16，P等于4。

Images