CN1570894A - 基于嵌入式***扩展数据总线的数据隔离切换传输方法 - Google Patents

基于嵌入式***扩展数据总线的数据隔离切换传输方法 Download PDF

Info

Publication number
CN1570894A
CN1570894A CNA2004100180180A CN200410018018A CN1570894A CN 1570894 A CN1570894 A CN 1570894A CN A2004100180180 A CNA2004100180180 A CN A2004100180180A CN 200410018018 A CN200410018018 A CN 200410018018A CN 1570894 A CN1570894 A CN 1570894A
Authority
CN
China
Prior art keywords
data bus
sram
read
lvds
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100180180A
Other languages
English (en)
Other versions
CN1278248C (zh
Inventor
潘理
李建华
庄启华
张昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CNB2004100180180A priority Critical patent/CN1278248C/zh
Publication of CN1570894A publication Critical patent/CN1570894A/zh
Application granted granted Critical
Publication of CN1278248C publication Critical patent/CN1278248C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

一种基于嵌入式***扩展数据总线的数据隔离切换传输方法，用于网络数据交换、信息安全技术领域。两个32位嵌入式主机的扩展数据总线通过LVDS信号转换后连接隔离切换单元，隔离切换单元包括LVDS信号转换电路、隔离切换控制器和SRAM，一个主机的扩展数据总线经过LVDS信号转换后，连接到隔离切换硬件单元，再经过LVDS信号转换电路恢复成扩展数据总线信号后与隔离存储器的SRAM相连，该传输通路受隔离切换控制器控制，隔离切换控制器的CPLD通过发出中断响应信号触发嵌入式主机***对SRAM存储器进行实时读写，任意时刻只能有一台主机***对SRAM进行读写，且通过对SRAM存储器的组织和管理，实现在配备扩展数据总线接口的嵌入式双机***中进行高速实时双向数据切换传输。

Description

基于嵌入式***扩展数据总线的数据隔离切换传输方法
技术领域
本发明涉及一种数据隔离切换传输方法，具体是一种基于嵌入式***扩展数据总线的数据隔离切换传输方法，用于网络数据交换、信息安全技术领域。
背景技术
当前在网络边界进行安全防护的方法主要是采用防火墙技术。防火墙通过软件对进出网络的流量进行监视并对网络连接进行控制。由于防火墙硬件***采用了单一堡垒主机的方式，因此一旦软件***被黑客攻占，则防火墙***就形同虚设。1995年由俄罗斯人Ry Jones等人提出了一种网络间数据隔离与交换的技术，称为“Airgap”，其英文原意是指有空气形成的用于隔离的缝隙。在用于描述网络之间的状态时，是指网络链路层的断开。此后，人们一般用英文“GAP”(原意为“间隙”)来指通过专用硬件使两个或者两个以上的网络在不连通的情况下进行网络之间的安全数据传输和资源共享的技术。其基本要求是：切断网络之间的因特网协议(TCP/IP)连接，分解或重组TCP/IP数据包并进行安全审查，然后对一边的目的主机产生有效的连接，将数据交换出去。因此，实现该技术的硬件平台需要能在两个主机***之间实现直接连接链路断开情况下的数据隔离切换传输。目前的技术实现方法均采用一个带有存储器的电子切换装置，对连接两个主机的外部数据传输总线进行切换控制，用数据摆渡的方法来进行交换。采用的外部数据传输总线包括串口、并口、IDE、SCSI和USB等。
现有技术采用的存储器一般为带有某总线接口的磁存储器，如硬盘。例如，成立于1998年的美国Whale公司，该公司的主要产品包括e-Gap系列的SSLVPN和应用防火墙(Application Firewall)等，这些产品都基于称为Airgap技术的统一隔离交换硬件平台，该硬件平台主要由基于SCSI总线的开关和存储器组成。采用上述这些外部数据传输总线切换的方法主要缺点有：1)外部数据传输总线用于主机***的外设，在切换处理的时候要占用处理器时间。因此，数据传输和处理能受到制约，在高速切换传输时影响***吞吐量。2)受特定总线技术的制约，电子切换开关的控制能力弱，不能主动采用硬件中断的方式高速和实时通知主机***进行切换传输。3)采用磁存储器，如硬盘，作为隔离存储器，其读写速度有限，影响***数据交换吞吐率。
发明内容
本发明的目的在于针对现有技术的上述不足和缺陷，提供一种基于嵌入式***扩展数据总线的数据隔离切换传输方法。使其利用嵌入式***的扩展数据总线可以获得和***总线相当的传输速率，远高于一般的外部数据传输总线，并且可以用高速可编程器件作为电子开关对切换进行控制，用硬件中断实时通知***进行切换传输，此外，用静态内存代替磁存储器作为隔离存储器将获得更高的数据切换传输吞吐率。本发明将比基于外部数据传输总线的隔离切换传输技术获得更高的数据切换传输性能。
本发明是通过以下技术方案实现的。两个32位嵌入式主机的扩展数据总线通过低电平差分电路(LVDS)信号转换后连接隔离切换单元，由隔离切换单元实现对连接两个嵌入式主机***的扩展数据总线进行轮流的时隙切换。隔离切换单元包括用于将LVDS信号恢复为扩展数据总线信号的LVDS信号转换电路、采用复杂可编程逻辑器件(CPLD)实现的隔离切换控制器和作为隔离存储器的静态内存(SRAM)。一个主机的扩展数据总线经过LVDS信号转换后，通过电缆连接到隔离切换硬件单元，再经过LVDS信号转换电路恢复成扩展数据总线信号后与隔离存储器的SRAM相连，该传输通路受隔离切换控制器控制，只有当隔离切换控制器开关选通某主机扩展数据总线时才能由该主机对作为隔离存储器的SRAM进行读写。隔离切换控制器的CPLD通过发出中断响应信号触发嵌入式主机***对SRAM存储器进行实时读写，任意时刻只能有一台主机***对SRAM进行读写，并且通过对SRAM存储器的组织和管理，可实现在配备扩展数据总线接口的嵌入式双机***中进行高速实时双向数据切换传输。
以下对本发明作进一步的说明，具体内容如下：
1)LVDS信号转换
由于嵌入式***的扩展数据总线，地址总线等信号线都是高速信号线，因此其传输距高受到限制，为了在双机***间进行一定距离的信号传输，本发明采用了将高速信号转换为LVDS(低电平差分电路)信号的方法。嵌入式主机***的扩展数据总线、地址总线、读(READ)和写(WRITE)信号线、片选(CS)信号线通过LVDS信号转换芯片转换为LVDS差分信号，差分信号通过传输电缆再连接到隔离切换单元，隔离切换单元上的LVDS信号转换芯片把低电平差分信号再转换为原***的高速信号，连接到SRAM隔离存储器上。通过这种方法可以将高速线路上的信号在较长距离中良好传输，便于与隔离切换硬件***的连接。扩展数据总线与LVDS传输线为双向连通，地址总线为向隔离切换单元单向输出。
2)采用CPLD作为隔离切换控制器
由于隔离切换需要在很高的频率下进行，普通的电子开关已经无法达到要求，本发明采用了高速复杂可编程逻辑器件CPLD作为隔离切换控制器。两个主机的通用输入输出口(GPIO)的中断信号(IRQ)、读写忙(BUSY)信号和最高位地址信号线通过LVDS信号转换芯片连接到隔离切换单元中的CPLD隔离切换控制器上，CPLD隔离切换控制器还连接着LVDS信号转换芯片的使能端(EN)。CPLD隔离切换控制器通过周期地选通主机端LVDS芯片的使能EN信号来进行传输线的开关控制，在选通后和断开前用中断信号通知主机***对SRAM隔离存储器进行的读写权限。
3)SRAM隔离存储器的组织
由于主机***对隔离切换硬件中的存储器是高速切换读写的，因此普通的存储器，如闪存(FLASH)和动态内存(SDRAM)等都不能满足要求，更不用提硬盘等磁存储器了。因此本发明中隔离切换单元中的隔离存储器选择了静态内存SRAM。主机***中的切换控制软件将扩展数据总线连接的SRAM看作是一个线性的存储区域，采用物理地址进行寻址和读写。根据传输的方向不同将存储区空间划分为地址独立的两段，对上段地址一方主机只能写，另一方主机只能读，下段地址的操作正好相反。按传输方向将信息的存储在物理空间上分离将可以进行更好的安全控制。CPLD隔离切换控制器通过对所连接的最高位地址总线的信号的选择来区分上段地址或下段地址。
4)主机***对SRAM隔离存储器的读写
主机中的切换控制软件在准备对SRAM存储器进行读写操作时，必须了解当前传输线的通断情况。隔离存切换控制器采用中断的方式通知主机，每当切换连接隔离存储器连接上一方主机后，隔离切换控制器对该主机发出硬件中断通知主机对隔离存储器的读写。在读数据时，为保证主机完整地读取SRAM隔离存储器中的数据，CPLD隔离切换控制器对连接着的BUSY信号线一直给出高电平，当CPLD隔离切换控制器收到SRAM隔离存储器的读信号后，才给出BUSY低电平，这样主机才可以读数据总线。
本发明的主要优点有：采用基于扩展数据总线的数据隔离切换传输方法能充分利用主机中央处理器的处理能力，获得与***总线相当的传输和读写性能，比基于外部数据传输总线，如SCSI、IDE等总线能获得更高的传输效率。采用本发明方法可以不受外部数据传输总线的性能限制，对传输线进行高速切换并采用硬中断相应的方式通知主机进行实时读写。此外，本发明采用静态内存作隔离存储器，与基于外部数据传输总线只能采用磁存储器的方法相比可获得更高的数据切换传输吞吐率。
附图说明
图1本发明方法实施***的功能框图
图2本发明隔离切换控制器的工作原理图
具体实施方式
以下结合附图对本发明技术方案作进一步的描述。
如图1所示，本发明方法实施***的功能框图，包括：两个嵌入式主机***(如，可选用Intel Xscal嵌入式处理器***)，CPLD隔离切换控制器，SRAM隔离存储器。两主机***通过扩展数据总线与SRAM隔离存储器相连，CPLD隔离切换控制器对扩展数据总线进行切换控制，并控制对SRAM隔离存储器的读写操作，使得任意时刻只有一台主机***可以对SRAM隔离存储器读写。
如图2所示，本发明CPLD隔离切换控制器的工作原理图。CPLD隔离切换控制器连接着两个主机***的中断信号IRQ线，BUSY线和LVDS芯片的使能EN端。CPLD输出周期变换的波形，交替控制两端LVDS转换芯片的使能EN，改变其通断状态。使得在任意时刻，CPLD隔离切换控制器只能触发一个主机***的扩展数据总线，通过LVDS信号转换与SRAM隔离存储器相连通。全过程中，CPLD隔离切换控制器只是负责给出周期控制信号，以及控制SRAM隔离存储器的片选CS信号，数据、地址总线无需经过CPLD隔离切换控制器。每隔一个切换周期，由CPLD隔离切换控制器先给出IRQ中断信号，通知一端的主机切断对SRAM隔离存储器的读写，再给出EN信号，切断通向该端通向SRAM的隔离存储器LVDS信号转换电路，随后用EN信号打开另一端的LVDS信号转换电路，再给出IRQ中断信号，通知另一端的主机开始读写工作，如此反复交替。CPLD隔离切换控制器平时对BUSY线给出高电平，当主机可以读时，CPLD隔离切换控制器给出BUSY低电平，表示主机可以正确读数据总线了。
本发明方法经过***原型的具体实施，被证明是可行稳定的。它充分利用了主机处理器的处理能力，可获得最大与***总线相当的高速数据传输能力；避免了基于外部数据传输总线类似方法切换控制受限于具体总线技术的缺点，可以高速进行切换并采用硬中断方式实时通知主机进行传输，提高了传输线路的利用率；并且采用可高速读写的静态内存作为隔离存储器比采用基于外部数据传输总线类似方法采用磁存储器的方式具有更高的***吞吐能力。

Claims (5)

1、一种基于嵌入式***扩展数据总线的数据隔离切换传输方法，其特征在于，两个32位嵌入式主机的扩展数据总线通过LVDS信号转换后连接隔离切换单元，由隔离切换单元实现对连接两个嵌入式主机***的扩展数据总线进行轮流的时隙切换，隔离切换单元包括用于将LVDS信号恢复为扩展数据总线信号的LVDS信号转换电路、采用CPLD实现的隔离切换控制器和作为隔离存储器的SRAM，一个主机的扩展数据总线经过LVDS信号转换后，通过电缆连接到隔离切换硬件单元，再经过LVDS信号转换电路恢复成扩展数据总线信号后与隔离存储器的SRAM相连，该传输通路受隔离切换控制器控制，只有当隔离切换控制器开关选通某主机扩展数据总线时才能由该主机对作为隔离存储器的SRAM进行读写。隔离切换控制器的CPLD通过发出中断响应信号触发嵌入式主机***对SRAM存储器进行实时读写，任意时刻只能有一台主机***对SRAM进行读写，并且通过对SRAM存储器的组织和管理，实现在配备扩展数据总线接口的嵌入式双机***中进行高速实时双向数据切换传输。
2、根据权利要求1所述的基于嵌入式***扩展数据总线的数据隔离切换传输方法，其特征是，所述的LVDS信号转换，具体如下：
嵌入式主机***的扩展数据总线、地址总线、读和写信号线、片选信号线通过LVDS信号转换芯片转换为LVDS差分信号，差分信号通过传输电缆再连接到隔离切换单元，隔离切换单元上的LVDS信号转换芯片把低电平差分信号再转换为原***的高速信号，连接到SRAM隔离存储器上，扩展数据总线与LVDS传输线为双向连通，地址总线为向隔离切换单元单向输出。
3、根据权利要求1所述的基于嵌入式***扩展数据总线的数据隔离切换传输方法，其特征是，所述的采用CPLD作为隔离切换控制器，具体如下：
两个主机的通用输入输出口的中断信号、读写忙信号和最高位地址信号线通过LVDS信号转换芯片连接到隔离切换单元中的CPLD隔离切换控制器上，CPLD隔离切换控制器还连接着LVDS信号转换芯片的使能端，CPLD隔离切换控制器通过周期地选通主机端LVDS芯片的使能端信号来进行传输线的开关控制，在选通后和断开前用中断信号通知主机***对SRAM隔离存储器进行的读写权限。
4、根据权利要求1所述的基于嵌入式***扩展数据总线的数据隔离切换传输方法，其特征是，所述的SRAM隔离存储器的组织，具体如下：
隔离切换单元中的隔离存储器选择了静态内存SRAM，主机***中的切换控制软件将扩展数据总线连接的SRAM看作是一个线性的存储区域，采用物理地址进行寻址和读写，根据传输的方向将存储区空间划分为地址独立的两段，CPLD隔离切换控制器通过对所连接的最高位地址总线的信号的选择来区分上段地址或下段地址，对上段地址一方主机只能写，另一方主机只能读，下段地址的操作正好相反。
5、根据权利要求1所述的基于嵌入式***扩展数据总线的数据隔离切换传输方法，其特征是，主机***对SRAM隔离存储器的读写，具体如下：
隔离存切换控制器采用中断的方式通知主机，每当切换连接隔离存储器连接上一方主机后，隔离切换控制器对该主机发出硬件中断通知主机对隔离存储器的读写，在读数据时，为保证主机完整地读取SRAM隔离存储器中的数据，CPLD隔离切换控制器对连接着的BUSY信号线一直给出高电平，当CPLD隔离切换控制器收到SRAM隔离存储器的读信号后，才给出BUSY低电平，这样主机才能读数据总线。
CNB2004100180180A 2004-04-29 2004-04-29 基于嵌入式***扩展数据总线的数据隔离切换传输方法 Expired - Fee Related CN1278248C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100180180A CN1278248C (zh) 2004-04-29 2004-04-29 基于嵌入式***扩展数据总线的数据隔离切换传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100180180A CN1278248C (zh) 2004-04-29 2004-04-29 基于嵌入式***扩展数据总线的数据隔离切换传输方法

Publications (2)

Publication Number Publication Date
CN1570894A true CN1570894A (zh) 2005-01-26
CN1278248C CN1278248C (zh) 2006-10-04

Family

ID=34479300

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100180180A Expired - Fee Related CN1278248C (zh) 2004-04-29 2004-04-29 基于嵌入式***扩展数据总线的数据隔离切换传输方法

Country Status (1)

Country Link
CN (1) CN1278248C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368223A (zh) * 2011-10-08 2012-03-07 深圳和而泰智能控制股份有限公司 双核嵌入式***及控制方法
CN104734358A (zh) * 2015-03-20 2015-06-24 南京国电南自电网自动化有限公司 一种带有快速出口回路的智能开关控制器
CN105631364A (zh) * 2015-05-20 2016-06-01 宇龙计算机通信科技(深圳)有限公司 安全属性切换方法、安全属性切换装置和终端
CN104460482B (zh) * 2014-12-18 2017-01-25 中国电子科技集团公司第三十九研究所 基于cpld的双机热切换控制器
CN107612530A (zh) * 2017-09-14 2018-01-19 博为科技有限公司 一种高速差分信号切换开关
WO2022166426A1 (zh) * 2021-02-05 2022-08-11 中国电子科技集团公司第五十八研究所 裸芯间高速扩展***及其扩展方法
CN117013996A (zh) * 2023-09-27 2023-11-07 江苏帝奥微电子股份有限公司 一种用于高速接口传输***的io切换电路及其控制方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368223A (zh) * 2011-10-08 2012-03-07 深圳和而泰智能控制股份有限公司 双核嵌入式***及控制方法
CN104460482B (zh) * 2014-12-18 2017-01-25 中国电子科技集团公司第三十九研究所 基于cpld的双机热切换控制器
CN104734358A (zh) * 2015-03-20 2015-06-24 南京国电南自电网自动化有限公司 一种带有快速出口回路的智能开关控制器
CN105631364A (zh) * 2015-05-20 2016-06-01 宇龙计算机通信科技(深圳)有限公司 安全属性切换方法、安全属性切换装置和终端
CN107612530A (zh) * 2017-09-14 2018-01-19 博为科技有限公司 一种高速差分信号切换开关
CN107612530B (zh) * 2017-09-14 2023-11-28 博为科技有限公司 一种高速差分信号切换开关
WO2022166426A1 (zh) * 2021-02-05 2022-08-11 中国电子科技集团公司第五十八研究所 裸芯间高速扩展***及其扩展方法
CN117013996A (zh) * 2023-09-27 2023-11-07 江苏帝奥微电子股份有限公司 一种用于高速接口传输***的io切换电路及其控制方法
CN117013996B (zh) * 2023-09-27 2023-12-01 江苏帝奥微电子股份有限公司 一种用于高速接口传输***的io切换电路及其控制方法

Also Published As

Publication number Publication date
CN1278248C (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
CN114546913B (zh) 一种基于pcie接口的多主机之间数据高速交互的方法和装置
US9430432B2 (en) Optimized multi-root input output virtualization aware switch
WO2011151859A1 (en) Data transfer device and method of controlling the same
CN202535384U (zh) 基于PCIe总线的网络设备扩展连接和虚拟机互连优化***
WO1998015896A1 (en) High speed heterogeneous coupling of computer systems using channel-to-channel protocol
CN112835829B (zh) 多通道dma传输测控信号的方法
CN110297797B (zh) 异构协议转换装置和方法
JP2003084919A (ja) ディスクアレイ装置の制御方法およびディスクアレイ装置
CN110636139B (zh) 一种云负载均衡的优化方法及***
CN1278248C (zh) 基于嵌入式***扩展数据总线的数据隔离切换传输方法
CN102521190A (zh) 一种应用于实时数据处理的多级总线***
US9116881B2 (en) Routing switch apparatus, network switch system, and routing switching method
CN106844263B (zh) 一种基于可配置的多处理器计算机***及实现方法
TW201327187A (zh) 介面裝置的資料流量分析管理裝置、系統與方法
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
CN113014880A (zh) 一种基于高速数据交换的多源图像共享***
CN114185830A (zh) 基于mailbox的多处理器通信方法、设备、***和存储介质
CN103457880A (zh) 交换器***以及操作交换器的方法
CN201557119U (zh) 一种基于双端口ram的隔离卡装置
CN1296845C (zh) 一种磁盘存储***
CN201821386U (zh) 一种共享高速缓冲存储器结构的高性能统一存储***
CN101290556A (zh) 磁盘阵列共享装置
CN109753247A (zh) 一种大容量存储***
CN111104458B (zh) 基于RK3399Pro的分布式数据交换***及交换方法
CN105653494B (zh) 一体机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20110429