CN1570742A - 薄膜晶体管阵列基板及其修补方法 - Google Patents

Abstract

一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极以及一修补线路所构成。扫描配线与资料配线配置于基板上以区分出多个像素区域。薄膜晶体管分别位于各像素区域内，并由对应扫描配线以及资料配线驱动。像素电极分别位于各像素区域内，以与对应的薄膜晶体管电性连接。本发明另提出一种薄膜晶体管阵列基板的修补方法，其主要是将修补线路与瑕疵扫描配线的断线处相连接，以将线瑕疵修补为二点瑕疵、单点瑕疵，甚至无瑕疵。

Description

薄膜晶体管阵列基板及其修补方法

技术领域

本发明是有关于一种薄膜晶体管阵列基板(TFT array substrate)及其修补方法，且特别是有关于一种可针对扫描配线(scan line)或共通配线(common line)的断线处进行修补的薄膜晶体管阵列基板及其修补方法。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT LCD)已逐渐成为市场的主流。

薄膜晶体管液晶显示器(TFT LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的像素电极(Pixel Electrode)所组成。而薄膜晶体管是用来作为液晶显示单元的开关元件。此外，为了控制个别的像素单元，通常经由扫描配线(Scanline)与资料配线(Date line)以选取特定的像素，并由施于适当的操作电压，以显示对应此像素的显示资料。另外，通常会将上述的像素电极的部分区域覆盖于扫描配线或是共用配线(Common line)上，而此重叠的部分即作为储存电容(Cst)，以使薄膜晶体管液晶显示器中的各像素能够正常显示。

值得注意的是，上述薄膜晶体管阵列基板有可能会面临线瑕疵(linedefect)的问题，而此线瑕疵的问题通常是因为基板上的配线(扫描配线或共用配线)断裂所导致。当基板上的扫描配线发生断裂的情形时，连接于此扫描配线的断裂处的后的像素电极将无法显示，且形成于扫描配线的断裂处的后的储存电容将无法正常显示，进而造成薄膜晶体管阵列基板的报废。

发明内容

因此，本发明的目的就是在提供一种薄膜晶体管阵列基板及其修补方法，是可针对扫描配线或共通配线的断线处进行修补，以避免造成薄膜晶体管阵列基板的报废。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极以及一修补线路所构成。多个扫描配线配置于基板上，且多个扫描配线中包括至少一瑕疵扫描配线，此瑕疵扫描配线具有一断线处。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接，且每一个像素电极的部分区域是位于对应的扫描配线的上方，以构成一储存电容。修补线路位于断线处上方，以与断线处两侧的瑕疵扫描配线电性连接，其中修补线路是与像素电极电性绝缘。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极以及一修补线路所构成。多个扫描配线配置于基板上，且多个扫描配线中包括至少一瑕疵扫描配线，此瑕疵扫描配线具有一断线处。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接，且每一个像素电极的部分区域是位于对应的扫描配线的上方，以构成一储存电容。修补线路位于断线处上方，其中修补线路与至少一像素电极是同时与断线处两侧的瑕疵扫描配线电性连接。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管以及多个像素电极所构成。多个扫描配线配置于基板上，且多个扫描配线中包括至少一瑕疵扫描配线，此瑕疵扫描配线具有一断线处。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接，且每一个像素电极的部分区域是位于对应的扫描配线的上方，以构成一储存电容。其中至少一像素电极是与断线处两侧的瑕疵扫描配线电性连接。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极、多个共用配线以及一修补线路所构成。多数个扫描配线配置于基板上。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多数个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接。多数个共用配线配置于基板上，且每一个像素电极的部分区域是位于对应的共用配线的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，此瑕疵共用配线具有一断线处。修补线路位于断线处上方，以与断线处两侧的瑕疵共用配线电性连接，其中修补线路是与像素电极电性绝缘。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极、多个共用配线以及一修补线路所构成。多数个扫描配线配置于基板上。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多数个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接。多数个共用配线配置于基板上，且每一个像素电极的部分区域是位于对应的共用配线的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，此瑕疵共用配线具有一断线处。其中修补线路与至少一像素电极是同时与断线处两侧的瑕疵共用配线电性连接。

基于上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个像素电极以及多个共用配线所构成。多数个扫描配线配置于基板上。多数个资料配线配置于基板上，其中扫描配线与资料配线是区分出多数个像素区域。每一个薄膜晶体管是位于对应的像素区域内，其中薄膜晶体管是由扫描配线以及资料配线驱动。每一个像素电极是位于对应的像素区域内，以与对应的薄膜晶体管电性连接。多数个共用配线配置于基板上，且每一个像素电极的部分区域是位于对应的共用配线的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，此瑕疵共用配线具有一断线处。其中至少一像素电极是与断线处两侧的瑕疵共用配线电性连接。

基于上述目的，本发明提出一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上(Cst On Gate)或储存电容在共用配线上(Cst On Common line)的薄膜晶体管阵列基板进行修补，此修补方法是先移除邻近于一扫描配线或一共用配线的断线处的至少一像素电极的部份区域；接着形成一修补线路位于断线处上方，并与断线处两侧的扫描配线或共用配线电性连接，且修补线路是与像素电极电性绝缘。

基于上述目的，本发明提出一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上或储存电容在共用配线上的薄膜晶体管阵列基板进行修补，此修补方法为移除邻近于一扫描配线或一共用配线的断线处的至少一像素电极的部份区域，以使部分像素电极与断线处两侧的扫描配线或共用配线电性连接。

基于上述目的，本发明提出一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上或储存电容在共用配线上的薄膜晶体管阵列基板进行修补，此修补方法为将邻近于一扫描配线或一共用配线的断线处的至少一像素电极与断线处两侧的扫描配线或共用配线电性连接。

本发明主要是当薄膜晶体管阵列基板上的扫描配线或共用配线发生断线时，由形成一修补线路，并将此修补线路与断线处两侧的扫描配线或共用配线电性连接，以达到修补此瑕疵扫描配线或瑕疵共用配线的目的。此外，亦可将位于断线处上方的像素电极直接与断线处两侧的扫描配线或共用配线电性连接，以同样达到修补此瑕疵扫描配线或瑕疵共用配线的目的。

附图说明

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合附图，作详细说明如下，其中：

图1绘示为依照一种储存电容在栅极上的薄膜晶体管阵列基板的结构示意图。

图2A～2F绘示为以本发明的修补方法将图1中的瑕疵扫描配线进行修补的示意图。

图3A～3F绘示为以本发明的修补方法针对瑕疵共用配线进行修补的示意图。

具体实施方式

图1绘示为依照一种储存电容在栅极上的薄膜晶体管阵列基板的结构示意图。请参照图1，薄膜晶体管阵列基板主要是由一基板100、多个扫描配线110、多个资料配线120、多个薄膜晶体管130以及多个像素电极140所构成。

多个扫描配线110与多个资料配线120配置于基板100上，且这些扫描配线110与这些资料配线120是区分出多个像素区域122。每一个薄膜晶体管130是位于对应的像素区域122内，且薄膜晶体管130是由扫描配线110以及资料配线120驱动。每一个像素电极140是位于对应的像素区域122内，以与对应的薄膜晶体管130电性连接。此外，每一个像素电极140的部分区域位于对应的扫描配线110的上方，以构成一储存电容。承上述，储存电容是由扫描配线110与其上的像素电极140相互耦合而构成，扫描配线110与像素电极140之间通常会以一介电层(栅极绝缘层及/或保护层)相隔。

值得注意的是，因制程的瑕疵或其他因素，扫描配线110中很有可能会出现至少一条的瑕疵扫描配线110a，瑕疵扫描配线110a具有至少一断线处A，而当扫描配线110中具有瑕疵扫描配线110a时，瑕疵扫描配线110a的断线处后所连接的像素电极140将无法正常显示。因此，本发明于下文中将针对瑕疵扫描配线110a的断线处A位于任二条资料配线120之间或位于任一条资料配线120下方的情形，提出数种修补瑕疵扫描配线110a的修补方法，但并非用以限定本发明。

图2A～2F绘示为以本发明的修补方法将图1中的瑕疵扫描配线进行修补的示意图。

首先请参照图2A，当瑕疵扫描配线110a的断线处A位于任二条资料配线120之间时，修补瑕疵扫描配线110a的方法例如是先将断线处A上方的像素电极140的部分区域移除，其移除的方法例如是以激光移除的方式进行。本实施例中，例如是将像素电极140的部分区域移除以形成一开口142。接着，于开口142中形成一修补线路150。修补线路150例如以激光化学气相沈积(Laser CVD)的方式形成。值得注意的是，上述的修补线路150例如是以激光熔接的方式与断线处A两侧的瑕疵扫描配线110a电性连接。

接着，请参照图2B，当瑕疵扫描配线110a的断线处A位于其中一条资料配线120的下方时，修补瑕疵扫描配线110a的方法例如是先将与断线处A相邻的两像素电极140的部分区域移除，其移除的方法例如是以激光移除的方式进行。本实施例中，例如是将两像素电极140的边缘处移除以分别形成一缺口144。接着，形成一修补线路150于缺口144内以跨过资料配线120，其中修补线路150例如是以激光化学气相沈积的方式形成。值得注意的是，上述的修补线路150例如是以激光熔接的方式与断线处A两侧的瑕疵扫描配线110a电性连接。

承上所述，由图2A～2B中所揭露的修补方式可知，因修补线路150与经过激光处理的像素电极140是彼此电性绝缘，所以经激光修补后的像素电极140仍能够正常显示。

接着，请参照图2C，当瑕疵扫描配线110a的断线处A位于其中一条资料配线120的下方时，修补瑕疵扫描配线110a的方法例如是先将与断线处A相邻的两像素电极140分割为一显示部分140a及一修补部分140b，以使显示部分140a与修补部分140b电性绝缘。本实施例中，分割像素电极140的方式例如是以激光移除的方式。接着，形成一修补线路150于断线处A上方，以使得修补线路150以及修补部分140b能够同时与断线处A两侧的瑕疵扫描配线110a电性连接。值得注意的是，修补线路150例如是以激光熔接的方式同时与断线处A两侧的瑕疵共用配线110a以及修补部分140b电性连接。

接着，请参照图2D，当瑕疵扫描配线110a的断线处A位于任二条资料配线120之间时，修补瑕疵扫描配线110a的方法例如是先将断线处A上方的像素电极140分割为一显示部分140a及一被显示部分140a环绕的修补部分140b，此使显示部分140a与修补部分140b电性绝缘。本实施例中，分割像素电极140的方式例如是以激光移除的方式。接着，再将修补部分140b与断线处A两侧的瑕疵扫描配线110a电性连接。本实施例中，修补部分140b与断线处A两侧的瑕疵扫描配线110a的电性连接例如是以激光熔接的方式达成。

承上所述，由图2C及图2D中所揭露的修补方式可知，由将邻近于断线处A的像素电极140切割为显示部分140a及修补部分140b两部分，并将将修补部分140b与断线处A两侧的瑕疵扫描配线110a电性连接，即可达修补的目的。值得注意的是，由于像素电极140的显示部分140a与修补部分140b是彼此电性绝缘，故像素电极140的显示部分140a仍能够正常显示，不会受到修补制程的影响。

接着，请参照图2E，当瑕疵扫描配线110a的断线处A位于任两条资料配线120之间时，修补瑕疵扫描配线110a的方法例如是以激光熔接的方式直接将断线处A上方的像素电极140与断线处A两侧的瑕疵扫描配线110a电性连接。此情况下，由于瑕疵扫描配线110a是由断线处A上方的像素电极140而达到修补的目的，因此可将原本的线瑕疵(line defect)改善为单点瑕疵(one defect)

接着，请参照图2F，当瑕疵扫描配线110a的断线处A位于其中一条资料配线120的下方时，修补瑕疵扫描配线110a的方法例如是在断线处A的上方形成一修补线路150。本实施例中修补线路150例如是以激光化学气相沈积的方式形成。值得注意的是，修补线路150例如是以激光熔接的方式同时与断线处A两侧的瑕疵共用配线110a以及位于断线处A两侧的像素电极140电性连接。

承上所述，由图2E及图2F中所揭露的修补方式可知，由直接以像素电极140与断线处A两侧的瑕疵扫描配线110a电性连接的方式同样可达到修补线瑕疵的目的。

承上所述，上述的实施例皆针对瑕疵扫描配线的断线处进行修补予以详细的说明，任何熟悉该项技艺者应知，本发明的修补方法并不局限于修补瑕疵扫描配线，亦可针对配置于薄膜晶体管阵列基板上的瑕疵共用配线(defect common line)进行修补。由于共用配线通常是设计在每两条相邻的扫描配线之间，而像素电极的局部区域会覆盖住共用配线以形成共用配线上储存电容结构(Cst on common)，因此当共用配线中的瑕疵共用配线发生断线时，同样会有线瑕疵的问题产生。据此，本发明提出另外一种修补方法，以针对瑕疵共用配线进行修补。

图3A～3F，绘示为以本发明的修补方法针对瑕疵共用配线进行修补的示意图。其中图3A～3F中的薄膜晶体管阵列基板为储存电容在共用配线上(Cst on Common line)的薄膜晶体管阵列基板，其主要结构与图2A～2F相同，故仅针对技术相异点进行详细的说明如下。

在共用配线上储存电容(Cst on common)的架构中，基板100上除了配置有多条扫描配线110之外，任两条相邻的扫描配线110之间尚配置有共用配线160。每一个像素中的储存电容是由像素电极140的部分区域与其上方的共用配线160所构成。同样地，共用配线160与像素电极140之间通常会以一介电层(栅极绝缘层及/或保护层)相隔。不可避免的，共用配线160很有可能会出现至少一条的瑕疵共用配线160a，而瑕疵共用配线160a具有一断线处B。

请参照图3A，当瑕疵共用配线160a的断线处B位于任两条资料配线120之间时，其修补的方法例如是先将断线处B上方的像素电极140的部分区域移除，以形成一开口142，接着再于开口142中形成一修补线路150，以使得修补线路150与断线处B两侧的瑕疵共用配线160a电性连接，进而达到修补瑕疵共用配线160a的目的。

请参照图3B，本发明亦可先将断线处B上方的像素电极140的部分区域移除，以分割出一显示区140a及一与显示区140a电性绝缘的修补区140b，接着再将修补区140b与断线处B两侧的瑕疵共用配线160a电性连接。

请参照图3C，本发明亦可将断线处B上方的像素电极140直接由激光熔接的方式与断线处B两侧的瑕疵共用配线160a电性连接。

接着请参照图3D，当瑕疵共用配线160a的断线处B位于其中一条资料配线120下方时，其修补的方法例如是先移除断线处B所相邻的两像素电极140的部分区域，以于两像素电极140的边缘处分别形成一缺口144，接着再形成一跨过资料配线120的修补线路150，其中修补线路150是分布于缺口144内，同时修补线路150是与断线处B两侧的瑕疵共用配线160a电性连接。

请参照图3E，本发明亦可先移除断线处B所相邻的两像素电极140的部分区域，以分割出一显示区140a及与一显示区140a电性绝缘的修补区140b，接着再形成一跨过资料配线120的修补线路150，同时将修补线路150及修补区140b与断线处B两侧的瑕疵共用配线160a电性连接。

请参照图3F，本发明亦可直接形成一跨过资料配线120的修补线路150，并由激光熔接的方式将修补线路150与断线处B两侧的瑕疵共用配线160a电性连接。

综上所述，本发明的修补方法主要具有下列优点：

1.本发明的修补方法可轻易的地将扫描配线或是共用配线断线所导致的线瑕疵修补，实用性高。

2.本发明的修补方法可将线瑕疵修补为二点瑕疵(two defects)、单点瑕疵(one defect)，甚至无瑕疵(zero defect)，以大幅增进良率。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。

Claims (29)

1.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上，该些扫描配线中包括至少一瑕疵扫描配线，该瑕疵扫描配线具有一断线处；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些像素电极的部分区域是位于对应的该些扫描配线其中之一的上方，以构成一储存电容；以及

一修补线路，位于该断线处上方，以与该断线处两侧的该瑕疵扫描配线电性连接，其中该修补线路是与该些像素电极电性绝缘。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵扫描配线的该断线处位于该些资料配线其中之二之间时，该些像素电极其中之一具有一与该断线处对应的开口，且该修补线路位于该开口中，以与该些像素电极其中之一电性绝缘。

3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵扫描配线的该断线处位于该些资料配线其中之一的下方时，与该断线处相邻的二像素电极的边缘处具有一缺口，其中该修补线路是跨过该些资料配线其中之一，且分布该些缺口内，以与该些像素电极电性绝缘。

4.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上，该些扫描配线中包括至少一瑕疵扫描配线，该瑕疵扫描配线具有一断线处；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些像素电极的部分区域是位于对应的该些扫描配线其中之一的上方，以构成一储存电容；以及

一修补线路，位于该断线处上方，其中该修补线路与该些像素电极至少其中之一是同时与该断线处两侧的该瑕疵扫描配线电性连接。

5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵扫描配线的该断线处位于该些资料配线其中之一的下方时，与该瑕疵扫描配线的该断线处相邻的二像素电极分别包括：

一显示部分；以及

一修补部分，与该显示部分电性绝缘，其中该修补线路以及该修补部分是同时与该断线处两侧的该瑕疵扫描配线电性连接。

6.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上，该些扫描配线中包括至少一瑕疵扫描配线，该瑕疵扫描配线具有一断线处；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；以及

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些像素电极的部分区域是位于对应的该些扫描配线其中之一的上方，以构成一储存电容，其中该些像素电极至少其中之一是与该断线处两侧的该瑕疵扫描配线电性连接。

7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵扫描配线的该断线处位于该些资料配线其中之二之间时，该些像素电极其中之一包括：

一显示部分；以及

一修补部分，与该显示部分电性绝缘，其中该修补线路以及该修补部分是同时与该断线处两侧的该瑕疵扫描配线电性连接。

8.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵扫描配线的该断线处位于该些资料配线其中之一的下方时，还包括：

一修补线路，该修补线路是跨过该些资料配线其中之一，且该修补配线、该断线处相邻的二像素电极以及该断线处两侧的该瑕疵扫描配线是彼此电性连接。

9.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；

多数个共用配线，配置于该基板上，且每一该些像素电极的部分区域是位于对应的该些共用配线其中之一的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，该瑕疵共用配线具有一断线处；以及

一修补线路，位于该断线处上方，以与该断线处两侧的该瑕疵扫描配线电性连接，其中该修补线路是与该些像素电极电性绝缘。

10.如权利要求9所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵共用配线的该断线处位于该些资料配线其中之二之间时，该些像素电极其中之一具有一与该断线处对应的开口，且该修补线路位于该开口中，以与该些像素电极其中之一电性绝缘。

11.如权利要求9所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵共用配线的该断线处位于该些资料配线其中之一的下方时，与该断线处相邻的二像素电极的边缘处具有一缺口，其中该修补线路是跨过该些资料配线其中之一，且分布该些缺口内，以与该些像素电极电性绝缘。

12.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；

多数个共用配线，配置于该基板上，且每一该些像素电极的部分区域是位于对应的该些共用配线其中之一的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，该瑕疵共用配线具有一断线处；以及

一修补线路，位于该断线处上方，其中该修补线路与该些像素电极至少其中之一是同时与该断线处两侧的该瑕疵共用配线电性连接。

13.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵共用配线的该断线处位于该些资料配线其中之一的下方时，与该瑕疵共用配线的该断线处相邻的二像素电极分别包括：

一显示部分；以及

一修补部分，与该显示部分电性绝缘，其中该修补线路以及该修补部分是同时与该断线处两侧的该瑕疵共用配线电性连接。

14.一种薄膜晶体管阵列基板，其特征在于，包括：

一基板；

多数个扫描配线，配置于该基板上；

多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个像素区域；

多数个薄膜晶体管，每一该些薄膜晶体管是位于该些像素区域其中之一内，其中该些薄膜晶体管是由该些扫描配线以及该些资料配线驱动；

多数个像素电极，每一该些像素电极是位于该些像素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；以及

多数个共用配线，配置于该基板上，且每一该些像素电极的部分区域是位于对应的该些共用配线其中之一的上方，以构成一储存电容，且该些共用配线中包括至少一瑕疵共用配线，该瑕疵共用配线具有一断线处，其中该些像素电极至少其中之一是与该断线处两侧的该瑕疵共用配线电性连接。

15.如权利要求14所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵共用配线的该断线处位于该些资料配线其中之二之间时，该些像素电极其中之一包括：

一显示部分；以及

一修补部分，与该显示部分电性绝缘，其中该修补线路以及该修补部分是同时与该断线处两侧的该瑕疵共用配线电性连接。

16.如权利要求14所述的薄膜晶体管阵列基板，其特征在于，当该瑕疵共用配线的该断线处位于该些资料配线其中之一的下方时，还包括：

一修补线路，该修补线路是跨过该些资料配线其中之一，且该修补配线、该断线处相邻的二像素电极以及该断线处两侧的该瑕疵共用配线是彼此电性连接。

17.一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上或储存电容在共用配线上的薄膜晶体管阵列基板进行修补，其特征在于，该修补方法包括：

移除邻近于一扫描配线或一共用配线之一断线处的至少一像素电极的部份区域；以及

形成一修补线路于该断线处上方，以使该修补线路与该断线处两侧的扫描配线或共用配线电性连接，其中该修补线路是与该像素电极电性绝缘。

18.如权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于，当该扫描配线或该共用配线的该断线处位于二资料配线之间时，其中移除该像素电极的部分区域的步骤包括：

在该像素电极中形成一与该断线处对应的开口，其中该修补线路是位于该开口中，而与该断线处两侧的该扫描配线或该共用配线电性连接。

19.如权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于，当该扫描配线或该共用配线的该断线处位于一资料配线的下方时，其中移除该像素电极的部分区域的步骤包括：

在与断线处相邻的二像素电极的边缘处分别形成一缺口，而该修补线路是跨过该资料配线，其中该修补线路是分布于该些缺口内。

20.如权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中移除邻该像素电极的部份区域的方法包括激光移除。

21.如权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中形成该修补线路的方法包括激光化学气相沈积。

22.一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上或储存电容在共用配线上的薄膜晶体管阵列基板进行修补，其特征在于，该修补方法包括：

移除邻近于一扫描配线或一共用配线的一断线处的至少一像素电极的部份区域，以使部分该像素电极与该断线处两侧的该扫描配线或该共用线路电性连接。

23.如权利要求22所述的薄膜晶体管阵列基板的修补方法，其特征在于，当该扫描配线或该共用配线的该断线处位于二资料配线之间时，其中移除像素电极的部分区域的步骤包括：

切割该像素电极以使该像素电极分为一显示部分及一修补部分，其中该显示部分与该修补部分电性绝缘，而该修补部分是与该断线处两侧的该扫描配线或该共用配线电性连接。

24.如权利要求22所述的薄膜晶体管阵列基板的修补方法，当该扫描配线或该共用配线的该断线处位于一资料配线的下方时，其特征在于，其中移除像素电极的部分区域的步骤包括：

切割该像素电极以使该像素电极分为一显示部分及一修补部分，其中该显示部分与该修补部分电性绝缘；以及

形成一修补线路于断线处上方，该修补线路以及该修补部分是同时与断线处两侧的该扫描配线或该共用配线电性连接。

25.如权利要求22所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中移除邻该像素电极的部份区域的方法包括激光移除。

26.如权利要求22所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中形成该修补线路的方法包括激光化学气相沈积。

27.一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在栅极上或储存电容在共用配线上的薄膜晶体管阵列基板进行修补，其特征在于，该修补方法包括：

将邻近于一扫描配线或一共用配线的一断线处的至少一像素电极与该断线处两侧的该扫描配线或共用配线电性连接。

28.如权利要求27所述的薄膜晶体管阵列基板的修补方法，其特征在于，当该扫描配线或该共用配线的断线处位于一资料配线的下方时，还包括：

形成一修补线路于该断线处上方，该修补线路以及与该断线处相邻的二像素电极是同时与该断线处两侧的该扫描配线或该共用配线电性连接。

29.如权利要求27所述的薄膜晶体管阵列基板的修补方法，其特征在于，其中与该断线处两侧的该扫描配线或共用配线电性连接的方式包括激光熔接。

Images