CN1551294A - 使用非晶硅碳罩幕蚀刻铝层的方法 - Google Patents

使用非晶硅碳罩幕蚀刻铝层的方法 Download PDF

Info

Publication number
CN1551294A
CN1551294A CNA2004100382002A CN200410038200A CN1551294A CN 1551294 A CN1551294 A CN 1551294A CN A2004100382002 A CNA2004100382002 A CN A2004100382002A CN 200410038200 A CN200410038200 A CN 200410038200A CN 1551294 A CN1551294 A CN 1551294A
Authority
CN
China
Prior art keywords
aluminium lamination
carbon
etches
computer
readable media
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100382002A
Other languages
English (en)
Inventor
瑞颖
颜春
欧伟凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1551294A publication Critical patent/CN1551294A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G15/00—Operating chairs; Dental chairs; Accessories specially adapted therefor, e.g. work stands
    • A61G15/02—Chairs with means to adjust position of patient; Controls therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种蚀刻铝层的方法，其包括形成一α－碳罩幕(例如是无机非晶硅碳罩幕)。之后利用－碳罩幕并以等离子体蚀刻铝层。再以等离子体剥除α－碳罩幕。在一实施例中，此方法是在一单一程序平台上进行，其为一种对于铝蚀刻的合并方式。

Description

使用非晶硅碳罩幕蚀刻铝层的方法
技术领域
本发明是有关于一种于半导体基底上制造组件的方法，且特别是有关于一种于半导体基底制程***中执行蚀刻制程的方法。
背景技术
在公知技术中，铝(Al)是经常被选择用来作为后段线路金属制程(BEOL)的材料。而传统用来蚀刻铝的方法是采用光阻罩幕来定义个别的结构，其例如是导线。利用一蚀刻制程以选择性的移除未被光阻罩幕保护的铝层部分，而保留下来的膜层被保护的部分即形成该结构。
随着组件缩小化的发展，光阻罩幕的厚度也必须随着减低以满足用来图案化光阻罩幕的光学微影制程的要求。铝的蚀刻化学物质典型的是以氯气(Cl2)为主，但公知已知此种蚀刻气体具有低选择性，其例如是，铝对光阻的选择性约为3∶1。如此低的选择性势必需使用约5000埃或更高厚度的光阻罩幕。太薄的光阻罩幕在整个蚀刻制程中将无法提供其底下铝层足够的保护，因而无法提供精确的铝层图案化。在此同时，随着高密度电路的集成电路组件的发展，内联机导线的厚度也倾向增加以补偿导线宽度的缩小。如此一来，光阻罩幕将变成集成电路组件制程中的一限制因素。
在使用光阻罩幕蚀刻铝的过程中，含氯的高分子残留物会形成在被蚀刻结构的侧壁，而使得氯与光阻之间产生反应。若是暴露在水气中，此残留物可能会导致铝腐蚀。于铝层中会产生腐蚀是因为水蒸气(H2O)会与蚀刻气体、光阻以及蚀刻制程的副产物中的氯成分反应生成氯化氢(HCl)，因而导致铝腐蚀。
另一种使用光阻罩幕的方法是使用一硬罩幕。硬罩幕的材质与光阻罩幕的材质不同，其材质例如是二氧化硅(SiO2)、氮化硅(Si3N4)及类似物。若使用硬罩幕，则需要进行额外的多步骤制程，其包括先形成第一补增的光阻罩幕以定义铝层上的硬罩幕，以及形成一第二补增的光阻罩幕以帮助于铝蚀刻制程之后硬罩幕的剥除。再者，留下来的介电材质硬罩幕的剥除后痕迹，可会在后续金属化步骤的程序中造成污染。
因此，一种于集成电路组件的制造过程中蚀刻铝层的方法是有需要的。
发明内容
本发明提出一种蚀刻形成在半导体基底上的铝层的方法，此方法包括形成一α-碳罩幕(例如是无机非晶硅碳罩幕)以定义出一结构，其例如是一铝层中的导线或是类似结构。之后利用α-碳罩幕以蚀刻铝层。当该结构形成时，再移除α-碳罩幕。在一实施例中，此方法是在一单一程序平台上进行，其为一种对于蚀刻铝的合并方式。
以下配合所附图式以详细说明本发明。
附图说明
图1是依据本发明所绘示的蚀刻铝层的流程图。
图2A至图2J依序依据图1的方法所绘示的图式，其为一基底上形成有一导线的剖面图。
图3是绘示用于执行图1的方法的一种等离子体制程设备的示意图。
图4是绘示用于执行本发明的方法的制程平台的平面示意图。
标示说明
200：晶圆                         202：介电层
204：铝层                         206：α-碳层
207：顶盖层                       208：光阻层
210：堆栈层                       212：光阻罩幕
214：α-碳罩幕                    216：导线
220、221、222、224：区域          300：反应器
310：制程反应腔室                 312：天线
314半导体晶圆                     316：支撑座
318：等离子体电源                 320：顶板
322：偏压电源                  324、319：相配网络
330：导电体(墙)                326：入口
327：节流阀                    334：接地
336：真空泵                    338：气体控制盘
340：控制器                    342：内存
344：中央处理单元(CPU)         346：支持电路
348：气体源                    349：气体传导物
350：气体混合物                355：等离子体
400：制程平台                  402：大气平台
404：次大气平台                405、409、407、411：可密封门
406、408：加载单元             410、430：转移腔室
412、432：基底操作装置         417：光阻剥除腔室
420：基底输入/输出模块         422、424：FOUP
421：可密封出入门              423：轨道
450：基底湿式清洁模块          452：完整微粒监视器
454：关键尺寸量测工具          456、458、460、462：制程腔室
470：***计算机
具体实施方式
本发明是有关于一种蚀刻半导体基底例如是硅晶圆上的铝层的方法。此方法包括在铝层上形成一层α-碳罩幕(也就是无机非晶型碳罩幕)，以定义出一结构(例如是导线等)，接着，以α-碳罩幕为蚀刻罩幕，等离子体蚀刻铝层，以形成导线，之后，再以等离子体剥除制程移除α-碳罩幕。一般而言，本发明可应用于形成宽度为100至180nm的导线。
图1依据本发明所绘示的蚀刻铝层的方法，其表示成方法100。方法100包括在制造导线时对铝层所进行的步骤。
图2A至图2J依序依据图1的方法所绘示的图式，其为一基底上形成有一导线的剖面图。图2A-2J的剖面图，有关于形成导线的各个步骤。公知的一些次要步骤，如微影步骤(光组的曝光和显影步骤等)，则未绘示于图1和图2A-2J之中。图2A-2J并未依照尺寸绘示，而是加以放大，以使之更为清楚。
请参照图1与2A，方法100始于步骤101。步骤102在晶圆200上形成一层堆栈层210，其中晶圆200例如是硅晶圆。
堆栈层210包括一层铝层204与一层介电层202。铝层204的厚度通常在2500至8000埃之间，在一实施例中，铝层204的厚度为3500埃左右。介电层202的材质例如是二氧化硅(SiO2)，其厚度约为1000埃。介电层202亦可以是其它的材质，其材质包括掺杂碳的氧化硅、有机聚合物、二氧化铪(HfO2)、氧化铝(Al2O3)等。在一实施例中，介电层202亦可包括一阻障层(未绘示)，例如是氮化钛(TiN)层。在另一实施例中，亦可以在铝层上204沉积其它相似的阻障层(未绘示)。
介电层202和铝层204的形成方法可以采用真空沉积技术，例如是物理气相沉积法(PVD)、化学气相沉积法(CVD)、等离子体增强型化学气相沉积法(PECVD)、蒸镀法等。
堆栈层210是以方法100所制造的集成电路组件的绕线层(wiringlayer)。晶圆200可更包括至少另一层绕线层(未绘示)，以作为堆栈薄膜210下方的绕线层，以及另一层形成在堆栈薄膜210和其下方的绕线层之间的中间薄膜或中间层。
请参照图1与2B，步骤104在铝层204上形成一层α-碳层206。α-碳是一种高温无机碳材料，公知通常为非晶型碳。通常，所形成的α-碳层206的厚度在500至3000埃之间，其形成的方法例如是PECVD法。在本发明的另一实施例与应用例中，α-碳层2 06的厚度可在200至5000之间。再者，α-碳层206可以氮(N2)掺杂之。进行此种掺杂可以增加α-碳材质对于堆栈层210的材质的蚀刻选择性。在一实施例中，α-碳层206的厚度约为1500埃。α-碳层的沉积方法如美国专利申请号第09/590,322号所述，该专利系于2000年7月8日提出申请(代理人档号4227)，在此并入参考。
请参照图1与2C，步骤105在α-碳层206上形成一层氮氧化硅(SiON)顶盖层207，其形成的方法例如是化学气相沉积法。通常，顶盖层207的厚度可调整在100至350埃之间。随着结构尺寸的缩小，由于微影制程中光学本身的限制，例如是光线的反射，图案转移不精确的情况将随之增加。一般而言，顶盖层207作为抗反射层(ARC)，其可控制光阻图案化时(参考以下的步骤108所述者)的反射情形。在形成α-碳层206和顶盖层207时，可采用美国加州Santa Clara的应用材料公司的商品”先进图案化薄膜”(Advanced Patterning FilmTM，AFP)，其可将α-碳层206和顶盖层207组成可调式组合物。
请参照图1与2D，步骤106在顶盖层207上形成光阻层208。在一实施例中，光阻层208以公知的旋涂法形成，其厚度约为3000埃。
请参照图1与2E，步骤108以公知的微影图案化制程进行光阻层208的图案化。在进行图案化制程时，以一图案化的光罩使光阻层208曝光，然后再进行显影，将光阻层中未曝光的部分移除。显影后所留下的光阻，通常是一种高分子，其可形成一光阻罩幕212。光阻罩幕212位于区域221上的α-碳层206之上。区域221较区域222宽，而区域222定义出以方法100所形成的导线216的位置和图案尺寸(topographic dimension)(如宽度)(参考以下的步骤116所述者)。由于微影图案化制程的限制，光阻罩幕212的关键尺寸可被精确地定义在130nm以及更大尺寸的范围内，光阻罩幕212的宽度223可以因此而缩小。
请参照图1与2E，步骤109，进行光阻罩幕的修整步骤(photoresistmask trimming process)，以使光阻罩幕212的宽度223缩减至所期望的尺寸225(例如是90nm左右)。若是光阻的宽度不需要缩减，则可省略此步骤109。修整步骤是进行一等离子体制程，其以氧(O2)基化学(oxygenbased chemistry)或氯(Cl2)基化学等向性蚀刻光阻层。此种修整步骤如美国专利申请号第10/338,251号专利案所揭露者，该案系于2003年1月6日提出申请。
光阻罩幕的修整步骤可以采用美国加州Santa Clara的应用材料公司所生产的CENTURA半导体晶圆制程***的双等离子体源(DPS)II反应器来进行。DPS II反应器，请参照图3，其详细说明如后。DPS II反应器可独立控制离子能量和等离子体密度，其在等离子体源、偏压功率、压力和气体化学物质的改变上有较大的制程裕度，并且可以使用一个终点侦测***判断蚀刻制程的终点。
请参照图1与2F，进行步骤109之后，修整后的光阻罩幕21位于区域222的铝层204上，其定义了α-碳罩幕214的位置和图案尺寸(参考以下步骤110所述者)。在进行修整步骤之后，光阻罩幕212的高度也将减少。
通常，当微影图案化制程的分辨率不足以将导线的图案转移到光阻层208时，必须进行上述的光阻罩幕修整步骤。然而，在一些情况下，在进行步骤108时，若是光阻罩幕212可以形成宽度225，则可以考虑是否要进行步骤109。
请参照图1与2G-2H，进行等离子体蚀刻制程，以形成α-碳蚀刻罩幕214并同时去除光阻罩幕212。之后，移除区域220和区域224上的α-碳层206和顶盖层207，并且移除区域222上的顶盖层207，以留下区域222的α-碳层206，形成α-碳蚀刻罩幕214。α-碳蚀刻罩幕214可以方法100(参考以下步骤116所述者)定义铝导线216的位置和图案尺寸。在一实施例中，步骤110包括形成α-碳蚀刻罩幕214的第一阶段112以及完全移除或剥除光阻罩幕212和顶盖层207的第二阶段114。
在第一阶段112时，步骤110的蚀刻制程将形成α-碳蚀刻罩幕214，并且会蚀刻光阻罩幕212(亦即使其高度减少)，如图2G所示。在一实施例中，第一阶段112以铝层204为蚀刻终止层，亦即，以蚀刻反应器的终点侦测***监测特定波长的等离子体的发射情形，以判断区域220和区域224上的α-碳层206是否已被移除。请参照图2G，在第一阶段112之后，有一部份的光阻罩幕212或顶盖层207会留在所形成的α-碳蚀刻罩幕214上。
在第二阶段114时，步骤110的蚀刻制程会继续进行蚀刻，以完全移除α-碳蚀刻罩幕214上的光阻罩幕212和顶盖层207，如图2H所示。在一实施例中，第二阶段114系以α-碳蚀刻罩幕214作为蚀刻终止层。
熟悉此技艺者可以发现光阻罩幕212的起始厚度(亦即在进行步骤110之前光阻罩幕212的厚度)可以调整到最小，并且可完全避免铝层204在第二阶段114时被过度蚀刻。而且，可以调整光阻罩幕212的起始厚度，以在形成α-碳蚀刻罩幕214的同时可以将光阻罩幕212移除。在一实施例中，第一阶段112和第二阶段114系合并在一起。
在一实施例中，步骤110所使用的蚀刻气体(或气体混合物)包括氧和氯，以及稀释气体，如氩气。或者，蚀刻气体亦可以是包括氧和氮。此处所述的”气体”和”气体混合物”可交换使用。在另一实施例中，蚀刻气体可更包括至少一种添加气体，例如是三氟甲烷(CHF3)、全氟甲烷(CF4)、乙烯(C2H4)及氯化氢(HCl)。此蚀刻制程中，α一碳和光阻之间的相对选择率约为(0.4-0.7)∶1；α-碳和铝的相对选择率约为1∶1。
步骤110的蚀刻制程，有助于自行清除蚀刻光阻和α-碳材料时在制程反应室中所形成的固态的残留物和蚀刻制程的副产物。蚀刻气体的等离子体可以使得固态的堆积物挥发成气态物质，再通过泵(pump)则可将其从制程反应室抽出。在完成步骤110时，制程反应室已可以再进行同一片晶圆其方法100的下一个步骤(亦即，同步)，或是，进行另一片晶圆的步骤110。
在一实施例中，当DPS II反应器是用来形成α-碳罩幕214和移除光阻罩幕212时，步骤110所使用的氧气的流量为10至200sccm；氯气的流量为10至200sccm(亦即，O2和Cl2的流量比为1∶20至20∶1)；四氟化碳的流量为5至100sccm；氮气的流量为5至100sccm。而且，步骤110所使用的等离子体功率为500至3000W；偏压功率为0至300W；晶圆的温度系维持在摄氏在0至50度；制程反应室的压力为4至30mTorr。在一特定的蚀刻制程中，O2的流量为30sccm；Cl2的流量为90sccm(亦即O2和Cl2的流量比约为1∶3)；CF4的流量为10sccm，N2的流量为10sccm，等离子体功率为1400W；偏压为150W；晶圆的温度维持在摄氏40度；压力为10mTorr。
或者，步骤110可以在CENTURA***的AXIOM反应器中进行。AXIOM反应器如2002年10月4日提出申请的美国专利申请号第10/264,664号专利案所述者，此案在此并入参考。
AXIOM反应器是一种远程等离子体反应器，其射频等离子体限制于可以使得具有反应性的中性体(reactive neutrals)到达制程反应室的特定区域内。此种限制可以避免等离子体对基底或是对基底上的电路所造成的破坏。在AXIOM反应器中，晶圆背面可以石英卤素灯加热或是以背部气体冷却，以使晶圆的温度维持在摄氏20至450度。和DPS II反应器相同的是，AXIOM反应器亦可使用终点侦测***。
步骤116，将区域220和区域224上的铝层206移除，以在区域222上形成铝导线216，如图2I所示，在此步骤116中，可以二氧化硅层202作为蚀刻终止层。在一实施例中，步骤116以传统的蚀刻化学进行等离子体蚀刻步骤，例如所使用的蚀刻气体包括氯气和三氯化硼(BCl3)，惰性气体至少包括氮，三氟甲烷和甲烷。在进行步骤116时，蚀刻化学和蚀刻制程的其它参数(例如是Cl2和BCl3的比率、反应室的气体压力、偏压等)，系调整成可以增加铝对蚀刻罩幕214其无机非晶型碳材料的蚀刻选择率(亦即，相对蚀刻率)。
步骤116可以在例如是上述DPS II反应器中进行。在一实施例中。步骤116所使用的氯气的流量是50至300sccm；三氯化硼的流量是30至300sccm(亦即，Cl2和BCl3间的流量比为1∶6至10∶1)；三氟甲烷的流量是0至20sccm。而且，步骤116所施加的等离子体功率在0.05至13.56MHz时是400至1500W；偏压功率在0.05至13.56MHz时是50至300W；晶圆的温度系维持在摄氏0至50度；反应室的压力是4至40mTorr。在一实例中，氯气的流量是200sccm；三氯化硼的流量是100sccm(亦即，C12和BC13间的流量比为2∶1)；三氟甲烷的流量是5sccm；等离子体功率在13.56MHz时是600W；偏压功率在13.56MHz时是130W；晶圆的温度系维持在摄氏40度；压力是12mTorr。
当α-碳蚀刻罩幕作为步骤116的蚀刻罩幕时，其蚀刻制程中铝对α-碳材料的相对选择率为(9-10)∶1或更大(亦即，相当于是以光阻层作为蚀刻铝的罩幕时的3倍)。以α-碳作为蚀刻罩幕，方法100可形成线宽较小且线宽控制较好的铝导线，以使集成电路件具有相当高的电路密度。
步骤118，进行等离子体蚀刻制程，以移除(或剥除)α-碳蚀刻罩幕214，如图2J所示。步骤118可以以铝导线216作为蚀刻终止层。在一实施例中，步骤118所使用的气体包括氧气和稀释气体，如氩气。或者，可以使用含氢的等离子体，以移除α-碳蚀刻罩幕214。在一实施例中，步骤116和118可在单一个反应器中进行，例如是DPS II反应器。
在一实例中，移除α-碳罩幕层214的步骤可以在DPS II反应器中进行。在本例中，步骤118所使用的氧气的流量是5至100sccm；氩气的流量是100至200sccm(亦即，O2和Ar的流量比为1∶40至1∶1)，所施加的等离子体功率是200至1000W；偏压的功率是0至300W；晶圆的温度系维持在摄氏0至80度之间；反应室的压力是2至30mTorr。在一例中，蚀刻制程所使用的氧气的流量是10sccm；氩气的流量是100sccm(亦即，O2和Ar的流量比为1∶10)，所施加的等离子体功率是500W；偏压的功率是50W；晶圆的温度系维持在摄氏50度；压力是40mTorr。在另一实施例中，步骤118可以在AXIOM反应器中进行。在另一实例中，步骤118可以使用相似的蚀刻气体。
通常，步骤118之后，可进行一选择步骤119。步骤119将步骤116和步骤118在晶圆200上所形成的残留物或副产物移除。一般，步骤119可以湿式清洗制程来施行之，例如是以pH在3至12的溶剂，如EKC 265等来清洗之。在进行清洗制程时，EKC 265的温度通常在摄氏20至80度之间，清洗的时间大约是10至30分钟。在一实施例中，以EKC 265进行清洗制程时，溶剂的温度约为摄氏65度，清洗的时间约为20分钟。EKC 265溶剂可由加州好莱屋的EKC科技公司，或其它的供货商购得。以EKC 265清洗之后，再以蒸馏水润洗晶圆200，以移除晶圆上残留的溶剂。步骤119，例如，可在一个自动湿式清洗模块中进行，如美国专利申请第09/945,454号专利案所述者，该案系于2001年8月31日提出申请，代理人档号为4936，在此并入参考。该湿式清洗模块可由美国加州Santa Clara的应用材料公司购得。
步骤120表示方法100结束。
图3是绘示DPS II蚀刻反应器300的示意图，其可以用于执行本发明的方法100。反应器300包括一制程腔室310，其具有一导电体(墙)330以及位于其中的一晶圆支撑座316，以及一控制器340。
支撑座(阴极)316透过第一相配网络324而与一偏压电源322耦接。此偏压电源322通常可以在大约13.56MHz的频率中产生高达500W的电源。在另一实施例中，电源322可以是直流电(DC)或是脉冲DC电源。腔室310备有平的介电顶板320。腔室310的其它种变化可以是具有其它种形式之顶板，其例如是圆顶形状的顶板。顶板320上方配置有至少一感应线圈天线312(图式是绘示出两线圈)。而此天线312透过第二相配网络319而与一等离子体电源318耦接。等离子体电源318典型的是能够在50MHz至13.56MHz的频率中产生高达3000W的电源。一般来说，墙330会与一电性接地334耦接。
控制器340包括一中央处理单元(CPU)344、一内存342以及针对CPU 344的支持电路346，以控制DPS蚀刻制程腔室310的组件，蚀刻制程将会于下文作更详细的说明。
操作方法包括：将一半导体晶圆314放置在支撑座316上，且制程气体由一气体控制盘338供应，其经由入口326进入而形成气体混合物350。气体混合物350将会于腔室310中被激发成等离子体355，其通过等离子体与偏压电源318、322分别对天线312以及阴极316施予电源而达成。腔室310内的压力利用一节流阀327以及一真空泵336来控制。腔室的墙面330温度是利用围绕在墙面330的含液体传导物(未绘示)来控制。
晶圆314的温度是通过稳定支撑座316温度的方式来控制。在一实施例中，由气体源348供应的氦气会通过一气体传导物349所提供信道，其由晶圆314背面以及支撑座表面内的沟槽(未绘示)所构成。氦气是用来促进支撑座316以及晶圆314之间的热传导。在制程过程中，支撑座316可能会利用支撑座内的一电阻加热器(未绘示)来加热以稳定温度，而氦气可以帮助晶圆314能被均匀的加热。使用此种热控制方法，晶圆314可以保持在摄氏0至500度的温度。
熟悉该项技术者应知，其它形式的蚀刻腔室也可以用来执行本发明的方法，其包括具有远程等离子体源的腔室、微波等离子体腔室、电子回旋加速共振(ECR)等离子体腔室，以及类似的腔室。
为了能够如同以上所述来控制制程腔室310，控制器340可以是任何一种计算机处理器，其可以用于工业环境以控制多种腔室及次-制程腔室。CPU 344的内存或是计算机可读媒体342，可以是一种或多种现有的内存，例如是随机存取内存(RAM)、只读存储器(ROM)、软盘、硬盘或是任何其它形式的数字储存器、局部储存器或远程储存器。支持电路346与CPU 344耦接，以支持处理器能在一传统方式中执行。此些电路包括快速缓冲贮存器、电源供应器、定时器电路、输入/输出电路以及次***，以及类似物。本发明的方法通常是储存在内存342中以作为软件例行程序。软件例行程序亦可以被一第二CPU(未绘示)储存以及/或执行，其放置在距离硬盘的远处并由CPU 344所控制。
本发明的执行程序于一制程平台400上进行，其绘示于图4，且其为一种对于铝蚀刻的合并方式，其包括执行大气程序以及次大气程序的反应器。平台400以及可以用于一平台的多种模块与工具系已详细的公开于美国专利申请号09/945,454，其于2001年8月31日申请(代理人文件标号4936)，其为本发明的参考文献。制程平台400的特征详述如下。
依据用于平台400的制程模块，平台400(亦可以称为制程工具)可以用来执行蚀刻、氧化、基底清洁、光阻剥除、基底检视及类似程序。平台400包括一大气平台402以及一次大气平台404。次大气平台404以及大气平台402可以一起与单一基底加载单元406连接，或是如图式所绘示，两平台是一同连接至一对单一加载单元406、408。在某些应用中，次大气平台以及大气平台404、402并未一同连接在一起，而可以是分开来使用的。在一种结构中，独立的平台402可以包含光阻剥除腔室以及湿式清洁模块，其执行后清洁程序。
大气平台402包括一中央大气转移腔室410，其包括一基底操作装置412，其例如是机械手臂。直接与大气转移腔室410连系在一起的是一基底湿式清洁模块450、一完整微粒监视器452以及一关键尺寸量测工具454以及一光阻剥除腔室417。若需要的话，干式清洁模块(未绘示)亦可以与大气转移腔室410联系在一起。各模块或工具通过可关闭且可密封的开口，其例如是峡缝阀，而与转移腔室410连接。转移腔室于操作过程中实质上保持在大气压力。基板操作装置412可以将基底由一模块或工具转移至另一模块或工具，此些模块或工具系与转移腔室410连系在一起。在一实施例中，基板操作装置412是一双桨、单臂、单腕机械手臂。其它形式的机械手臂亦可以使用，以进出多个模块或工具。
大气转移腔室410系与至少一基底输入/输出模块420连接，以提供并接收基底进出平台400。平台400的其中一实施例，其模块420包括至少一前开口一体分离舱(front opening unified pod，FOUP)。图式绘示两个FOUP 422、424。基底操作装置412是通过一可密封出入门421而进出各FOUP。基底操作装置412是沿着轨道423而进出所有的模块或工具。
大气转移腔室410系透过可密封的门405、409而与加载单元406、408连接，以使基底操作装置412可以进出加载单元406、408。次大气平台404包括一中央次大气转移腔室430以及多个制程腔室456、458、460、462。可密封的门407、411分别联系各加载单元406、408与次大气转移腔室430。次大气转移腔室430包括一基底操作装置432，其例如是机械手臂(未绘示)，其可以进出加载单元406、408以及反应腔室456、458、460、462。反应腔室456、458、460、462是分别透过分开的可关闭且可密封的开口，其例如是峡缝阀，而与次大气转移腔室430连接。制程腔室456、458、460、462可以包括一个或多个蚀刻腔室，其例如是DPS或DPSII腔室。另外，如先前所述，一个或多个光阻剥除腔室，例如是AXIOM腔室，易可以用来作为一个或多个制程腔室456、458、460、462。承上所述，若有使用AXIOM腔室，可以将其配置在次大气平台404或是大气平台402。图4是绘示次大气平台404包括二个DPS II腔室456、462以及两个AXIOM腔室458、460。次大气平台404例如是CENTURA平台，其可由Applied Material，Inc.of Santa Clara，California购得。
平台400亦可以包括***计算机470，其系与大气以及次大气平台402、404连接，并且控制大气以及次大气平台402、404内的各模块，且控制基底操作装置412、432，以及控制加载单元406、408。一般来说，***计算机470会控制平台400的所有操作，或是直接控制次***、模块、工具及装置，或是控制与次***、模块、工具及装置组合在一起的计算机。***计算机470能够通过一模块或工具的反馈以控制基底到平台400的流程，以及/或控制多种模块以及工具的程序或操作，以使基底输出率最佳化。
本发明可以应用于其它的半导体结构或装置，其中其程序参数可能需加以调整以达到可接受的特性，熟悉此技术者在不脱离本发明的精神和范围内，当可作些许之更动与润饰。

Claims (22)

1.一种在铝层中蚀刻出结构的方法，该铝层形成在一半导体基底上，包括：
(a)在该铝层上形成一图案化α-碳罩幕，该罩幕通过形成该铝层被保护的部分以及该铝层未被保护的部分以定义出该结构；
(b)利用等离子体蚀刻该铝层未被保护的部分；以及
(c)剥除该α-碳罩幕。
2.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，该α-碳罩幕的厚度是介于200埃至5000埃之间。
3.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，该α-碳罩幕更包括一氮氧化硅(SiON)顶盖层，其厚度是介于100埃至350埃之间。
4.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(a)还包括：
(a1)形成一光阻罩幕，以暴露出部分的一α-碳层；
(a2)利用一包括O2的等离子体蚀刻该α-碳层被暴露出的部分，以形成该图案化的α-碳罩幕；以及
(a3)移除该光阻罩幕。
5.如权利要求4所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(a1)还包括：
利用一包括有氯气(Cl2)的氧气(O2)气体修整该光阻罩幕。
6.如权利要求4所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(a2)以及(a3)同时进行。
7.如权利要求4所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(a2)以及(a3)还包括：
提供O2以及至少Cl2、N2、CHF3、CF4、C2H4以及HCl其中之一。
8.如权利要求7所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(a2)以及(a3)还包括：
提供O2以及Cl2，且O2∶Cl2流量比介于1∶20至20∶1之间。
9.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(b)还包括：
提供Cl2以及BCl3，且Cl2∶BCl3流量比介于1∶6至10∶1之间；
提供CHF3，且其流量介于0至20sccm之间；
保持反应器压力于4至40mTorr之间；
于0.05至13.56MHz之间施予400至1500W的等离子体电源；
于0.05至13.56MHz之间施予50至300W的基底偏压电源；以及
保持基底温度于摄氏0至50度。
10.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(c)还包括：
提供O2以及Ar，且O2∶Ar流量比介于1∶40至1∶1之间。
11.如权利要求1所述的在铝层中蚀刻出结构的方法，其特征在于，步骤(b)以及(c)于一单一反应器中进行。
12.一种计算机可读媒体，其特征在于，包括软件，当该软件被一处理器执行时，会执行一方法，以使一反应器于一铝层中蚀刻出一结构，该铝层系形成在一半导体基底上，包括：
(a)在该铝层上形成一图案化α-碳罩幕，该罩幕通过形成该铝层被保护的部分以及该铝层未被保护的部分以定义出该结构；
(b)利用等离子体蚀刻该铝层未被保护的部分；以及
(c)剥除该α-碳罩幕。
13.如权利要求12所述的计算机可读媒体，其特征在于，该α-碳罩幕的厚度是介于200埃至5000埃之间。
14.如权利要求12所述的计算机可读媒体，其特征在于，该α-碳罩幕更包括一SiON顶盖层，其厚度是介于100埃至350埃之间。
15.如权利要求12所述的计算机可读媒体，其特征在于，步骤(a)还包括：
(a1)形成一光阻罩幕，以暴露出部分的一α-碳层；
(a2)利用一包括O2的等离子体蚀刻该α-碳层被暴露出的部分，以形成该图案化的α-碳罩幕；以及
(a3)移除该光阻罩幕。
16.如权利要求15所述的计算机可读媒体，其特征在于，步骤(a1)还包括：
利用一包括有Cl2的O2气体修整该光阻罩幕。
17.如权利要求15所述的计算机可读媒体，其特征在于，步骤(a2)以及(a3)同时进行。
18.如权利要求15所述的计算机可读媒体，其特征在于，步骤(a2)以及(a3)还包括：
提供O2以及至少Cl2、N2、CHF3、CF4、C2H4以及HCl其中之一。
19.如权利要求18所述的计算机可读媒体，其特征在于，步骤(a2)以及(a3)还包括：
提供O2以及Cl2，且O2∶Cl2流量比介于1∶20至20∶1之间。
20.如权利要求12所述的计算机可读媒体，其特征在于，步骤(b)还包括：
提供Cl2以及BCl3，且Cl2∶BCl3流量比介于1∶6至10∶1之间；
提供CHF3，且其流量介于0至20sccm之间；
保持反应器压力于4至40mTorr之间；
于0.05至13.56MHz之间施予400至1500W的等离子体电源；
于0.05至13.56MHz之间施予50至300W的基底偏压电源；以及
保持基底温度于摄氏0至50度。
21.如权利要求12所述的计算机可读媒体，其特征在于，步骤(c)还包括：
提供O2以及Ar，且O2∶Ar流量比介于1∶40至1∶1之间。
22.如权利要求12所述的计算机可读媒体，其特征在于，步骤(b)以及(c)于一单一反应器中进行。
CNA2004100382002A 2003-05-14 2004-05-14 使用非晶硅碳罩幕蚀刻铝层的方法 Pending CN1551294A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/438,638 2003-05-14
US10/438,638 US20040229470A1 (en) 2003-05-14 2003-05-14 Method for etching an aluminum layer using an amorphous carbon mask

Publications (1)

Publication Number Publication Date
CN1551294A true CN1551294A (zh) 2004-12-01

Family

ID=33417625

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100382002A Pending CN1551294A (zh) 2003-05-14 2004-05-14 使用非晶硅碳罩幕蚀刻铝层的方法

Country Status (4)

Country Link
US (1) US20040229470A1 (zh)
KR (1) KR20040098598A (zh)
CN (1) CN1551294A (zh)
TW (1) TW200500498A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452881A (zh) * 2007-11-28 2009-06-10 应用材料股份有限公司 用于调整蚀刻工艺中临界尺寸均匀性的方法
CN102154650A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN101145513B (zh) * 2006-09-12 2011-11-02 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN102637580A (zh) * 2012-03-31 2012-08-15 上海华力微电子有限公司 一种防止铝垫腐蚀的方法
CN102694148A (zh) * 2012-05-28 2012-09-26 东莞新能源科技有限公司 锂离子电池正极极片的干法去毛刺方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
JP4223348B2 (ja) * 2003-07-31 2009-02-12 Ｔｄｋ株式会社 磁気記録媒体の製造方法及び製造装置
JP4879159B2 (ja) * 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
JP2006012332A (ja) * 2004-06-28 2006-01-12 Tdk Corp ドライエッチング方法、磁気記録媒体の製造方法及び磁気記録媒体
US20070048669A1 (en) * 2005-08-26 2007-03-01 Te-Hung Wu Method of forming the photo resist feature
KR100663375B1 (ko) * 2006-01-18 2007-01-02 삼성전자주식회사 금속질화막을 게이트전극으로 채택하는 반도체소자의제조방법
US7341953B2 (en) * 2006-04-17 2008-03-11 Lam Research Corporation Mask profile control for controlling feature profile
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US7723240B2 (en) * 2008-05-15 2010-05-25 Macronix International Co., Ltd. Methods of low temperature oxidation
KR20100045108A (ko) * 2008-10-23 2010-05-03 주식회사 동부하이텍 반도체 소자의 제조 방법
US8435419B2 (en) * 2010-06-14 2013-05-07 Applied Materials, Inc. Methods of processing substrates having metal materials
US20110303639A1 (en) * 2010-06-14 2011-12-15 Applied Materials, Inc. Methods for processing substrates having metal hard masks
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
JP2014007370A (ja) * 2012-06-01 2014-01-16 Tokyo Electron Ltd プラズマエッチング方法
US9691590B2 (en) * 2015-06-29 2017-06-27 Lam Research Corporation Selective removal of boron doped carbon hard mask layers
US10873023B2 (en) 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
JP3202657B2 (ja) * 1997-05-23 2001-08-27 日本電気株式会社 半導体装置の製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
US5994235A (en) * 1998-06-24 1999-11-30 Lam Research Corporation Methods for etching an aluminum-containing layer
KR100297737B1 (ko) * 1998-09-24 2001-11-01 윤종용 반도체소자의 트렌치 소자 분리 방법
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
US6559017B1 (en) * 2002-06-13 2003-05-06 Advanced Micro Devices, Inc. Method of using amorphous carbon as spacer material in a disposable spacer process

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145513B (zh) * 2006-09-12 2011-11-02 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN101452881A (zh) * 2007-11-28 2009-06-10 应用材料股份有限公司 用于调整蚀刻工艺中临界尺寸均匀性的方法
CN102154650A (zh) * 2011-01-30 2011-08-17 福建福顺微电子有限公司 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN102154650B (zh) * 2011-01-30 2013-05-01 福建福顺微电子有限公司 一种双极型集成电路制作过程中的厚铝刻蚀方法
CN102637580A (zh) * 2012-03-31 2012-08-15 上海华力微电子有限公司 一种防止铝垫腐蚀的方法
CN102637580B (zh) * 2012-03-31 2014-09-17 上海华力微电子有限公司 一种防止铝垫腐蚀的方法
CN102694148A (zh) * 2012-05-28 2012-09-26 东莞新能源科技有限公司 锂离子电池正极极片的干法去毛刺方法

Also Published As

Publication number Publication date
KR20040098598A (ko) 2004-11-20
TW200500498A (en) 2005-01-01
US20040229470A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN1551294A (zh) 使用非晶硅碳罩幕蚀刻铝层的方法
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6933239B2 (en) Method for removing conductive residue
US6964928B2 (en) Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6537918B2 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
JP2021511673A (ja) パターニングにおける酸化スズマンドレル
US20040026369A1 (en) Method of etching magnetic materials
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
KR20150112896A (ko) 비휘발성 금속 재료의 에칭 방법
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
US20090302002A1 (en) Method and apparatus for removing polymer from a substrate
CN1624865A (zh) 以聚合物沉积控制光阻移除处理的关键尺寸的微负载方法
CN101030531A (zh) 用于控制衬底腐蚀的方法
JP2009021584A (ja) 高ｋ材料ゲート構造の高温エッチング方法
US6943039B2 (en) Method of etching ferroelectric layers
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
CN1574203A (zh) 从一基底移除残余物的方法
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
US8609543B2 (en) Method for manufacturing semiconductor device having multi-layered hard mask layer
US20060137710A1 (en) Method for controlling corrosion of a substrate
US6911346B2 (en) Method of etching a magnetic material
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
WO2018236614A1 (en) HIGH ASPECT RATIO ETCHING OF A METAL OXIDE-METAL OXIDE STACK
US20060060565A9 (en) Method of etching metals with high selectivity to hafnium-based dielectric materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication