CN1542943A - 瓶型沟槽电容的制造方法 - Google Patents

Abstract

本发明揭示一种瓶型沟槽电容的制造方法。首先，在一基底的沟槽下半部填入一导电层，且其被一具掺杂层所包围。接着，在基底上及沟槽上半部顺应性形成一绝缘层以覆盖导电层及具掺杂层。之后，对基底实施一热处理以在邻近具掺杂层的基底中形成一掺杂区以作为一下电极。接着，非等向性蚀刻绝缘层以在沟槽上半部侧壁形成一项圈绝缘层，并作为罩幕以依序去除导电层及具掺杂层而露出掺杂区表面，再部分蚀刻露出的掺杂区以构成一瓶型沟槽。最后，在瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层及一电容介电层并填入一导电层以作为一上电极。

Description

瓶型沟槽电容的制造方法

技术领域

本发明是有关于一种半导体装置的制造方法，特别是有关于一种半导体存储装置的瓶型沟槽电容(bottle-shaped trench capacitor)的制造方法。

背景技术

目前广泛使用的半导体存储装置中，例如动态随机存取内存(dynamicrandom access memory，DRAM)，电容器是由两导电层表面(即电极板)隔着一绝缘物质而构成。电容器储存电荷的能力是由绝缘物质的厚度、电极板的表面积及绝缘物质的介电常数所决定。

随着近年来半导体制程设计皆朝着缩小半导体组件尺寸以提高集成电路积集度的方向发展，内存中存储单元(memory cell)的基底面积必须不断减少使集成电路能容纳大量存储单元而提高积集度，但同时，存储单元电容的电极板必须有足够的表面积才能储存充足的电荷。

然而，在尺寸持续地细微化的情况下，动态随机存取内存中的沟槽储存结点电容(trench storage node capacitance)亦随着缩小，因此必须设法增加储存电容以维持内存良好的操作性能。目前已广泛使用于增加动态随机存取内存的储存电容的方法为增加沟槽底部的宽度，因而形成一可提高表面积的瓶型沟槽电容。

上述方法是于一沟槽上半部以选择性氧化(selective oxidation)形成一环状遮蔽层以保护沟槽的上半部后，对该沟槽的下半部进行湿蚀刻以形成直径大于上半部的瓶型沟槽。详而言之，传统制程是在具有氧化层以及氮化层所构成的迭层的半导体基底上，以干蚀刻形成一沟槽后，接着再依序顺着该迭层以及该沟槽形成氮化层、氧化层、复晶硅层以及氧化层。然而上述制程繁杂，需要多次沉积步骤，不论是在制造成本或时间上均不符经济效益。因此需要一种制程简化以提高产能的形成瓶型沟槽电容的方法。另外，为了因应下一世代内存高效能的需求，亦需要一种增加储存电容的电容量的瓶型沟槽电容制造方法。

发明内容

本发明的目的在于提供一种新颖的瓶型沟槽电容的制造方法，以简化制程步骤并增加瓶型沟槽电容的电容量。

为达上述的目的，本发明采用一次氧化层沉积以同时作为制作瓶型沟槽的蚀刻终止层以及瓶型沟槽电容的项圈氧化层。再者，本发明在埋入式下电极(buried plate)与电容介电层之间形成一粗糙的复晶硅层，借以进一步增加瓶型沟槽的表面积。

根据上述的目的，本发明提供一种瓶型沟槽电容的制造方法。首先，在一基底中形成一沟槽，再在沟槽下半部填入一第一导电层，且第一导电层被一具掺杂层所包围。接着，在基底上及沟槽上半部顺应性形成一绝缘层以覆盖第一导电层及具掺杂层。之后，对基底实施一热处理以在邻近具掺杂层的基底中形成一掺杂区以作为一埋入式下电极。接着，非等向性蚀刻绝缘层以在沟槽上半部侧壁形成一项圈绝缘层，并再借由项圈绝缘层作为罩幕以依序去除第一导电层及具掺杂层而露出掺杂区表面。接着，部分蚀刻露出的掺杂区以构成一瓶型沟槽。最后，在瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层及一电容介电层并填入一第二导电层以作为一上电极。其中，上述方法更包括在第二导电层上依序形成一第三导电层及一第四导电层以填满瓶型沟槽。其中，第二、第三、及第四导电层可为掺杂的复晶硅层。

再者，在形成粗糙复晶硅层后，更包括实施一气相掺杂(gas phasedoping，GPD)处理的步骤。

再者，第一导电层可为一复晶硅层。具掺杂层可为一砷掺杂硅玻璃(ASG)。绝缘层可为由四乙基硅酸盐(tetraethyl orthosilicate，TEOS)所形成的氧化物。

再者，热处理温度在900℃到1100℃的范围。

附图说明

图1a-1h是绘示出根据本发明实施例的瓶型沟槽电容的制造方法的剖面示意图。

符号说明：

100-基底

101-垫氧化硅层

102-氮化硅层

103-罩幕层

104-沟槽

105-凹陷

106-氮化硅

108、108’、108”-具掺杂层

110、120、122-导电层

111-埋入式下电极

112-绝缘层

112’、112”-项圈绝缘层

113-瓶型沟槽

114、114’-粗操的复晶硅层

116、116”-介电层

118-上电极

119-瓶型沟槽电容

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

以下配合1a到1h图说明本发明实施例的瓶型沟槽电容的制造方法适用于一存储装置，例如DRAM。

首先，如图1a所示，提供一基底100，例如一硅基底。在基底100表面上形成一罩幕层103。如图中所示，罩幕层103可由一层垫氧化硅层101与一层较厚的氮化硅层102所组成。其中，垫氧化硅层101的厚度约100埃()左右，且其形成方法可为热氧化法沉积而成。氮化硅层102的厚度约在1000到2000埃的范围，且可利用低压化学气相沉积法，以二氯硅烷(SiCl₂H₂)与氨气(NH₃)为反应原料沉积而成。接着，借由习知微影及蚀刻制程于罩幕层103中形成复数开口，再以罩幕层103作为蚀刻罩幕，进行非等向性蚀刻制程，例如反应离子蚀刻(reactive ionetching，RIE)，蚀刻罩幕层103的开口下方的基底100而形成复数沟槽。此处，为了简化图式，仅以一沟槽104表示。

接下来，如图1b所示，可选择性地利用缓冲氢氟酸(bufferhydrofluoric acid，BHF)等向性蚀刻垫氧化硅层101至一既定深度，例如在15到40埃()的范围，以形成一凹陷处105。接着，在凹陷处填入氮化硅106。此氮化硅106是用以保护垫氧化硅层101在后续蚀刻制程中受到蚀刻，避免氮化硅层102的附着性降低而剥离。之后，借由习知的沉积技术，例如化学气相沉积(chemical vapor deposition，CVD)，在罩幕层103上及沟槽104内表面顺应性形成一具掺杂层108。在本实施例中，此具掺杂层108可为一掺杂砷的氧化层或称砷掺杂硅玻璃(arsenicsilicate glass，ASG)，其厚度在200到400埃的范围。

接下来，如图1c所示，借由习知的沉积技术，例如CVD，在具掺杂层108上形成一导电层(未绘示)，例如一复晶硅层，并填入沟槽104中。之后，借由一研磨处理，例如化学机械研磨(chemical mechanicpolishing，CMP)，去除罩幕层103上多余的导电层及具掺杂层108，以在沟槽104中留下部分的导电层及在沟槽104侧壁及底部留下部分的具掺杂层108’。接着，回蚀刻沟槽104中的导电层至一既定深度，例如1微米(μm)，以在沟槽104下半部留下部分的导电层110。

接下来，如图1d所示，以导电层110作为罩幕层，蚀刻去除导电层110上方的具掺杂层108’，以在沟槽104下半部留下围绕导电层110的具掺杂层108”。接着，借由习知沉积技术，例如低压化学气相沉积(low-pressure CVD，LPCVD)，在罩幕层103上及沟槽104上半部内表面顺应性形成一绝缘层112，以覆盖导电层110及具掺杂层108”。此处，绝缘层112可为由四乙基硅酸盐(tetraethyl orthosilicate，TEOS)所形成的氧化物，且其厚度在100到300埃的范围。

接着，对基底100实施一热处理，以将具掺杂层108”中的掺杂元素，例如砷，高温驱入邻近的基底100中而形成一掺杂区111。此掺杂区111是供作一埋入式下电极(buried bottom plate)之用。在本实施例中，热处理的温度在900℃到1100℃的范围，而较佳的温度约在1050℃。

接下来，如图1e所示，借由非等向性蚀刻，例如反应离子蚀刻(reactive ion etching，RIE)，去除罩幕层103上方及沟槽104底部(导电层110上方)的绝缘层112，以在沟槽104上半部侧壁形成一项圈(collar)绝缘层112’并露出导电层110及部分的具掺杂层108”。

接下来，如图1f所示，利用项圈绝缘层112’作为罩幕以依序去除导电层110及具掺杂层108”而露出掺杂区111表面。在本实施例中，是先借由干蚀刻去除沟槽104中的导电层110，接着再利用气相氢氟酸(vaporhydrofluoric acid，VHF)去除具掺杂层108”。接着，同样利用项圈绝缘层112’作为罩幕来进行等向性蚀刻，例如使用氢氧化铵(NH₄OH)作为蚀刻剂，以部分蚀刻露出的掺杂区110而构成一底部较宽大的瓶型沟槽113。

接着，借由习知沉积技术，例如LPCVD，在565℃到585℃的成长温度下，在罩幕层103上方及瓶型沟槽113内表面顺应性形成一粗糙复晶硅(rugged polysilicon)层114，或称半球型晶粒硅(hemisphericalgrained silicon，HSG)，用以增加埋入式下电极111的表面积。之后，对粗糙复晶硅层114实施一气相掺杂(gas phase doping，GPD)，以降低未掺杂的项圈绝缘层112’与掺杂的复晶硅层114之间的浓度差。接着，可同样借由LPCVD在粗糙复晶硅层114上顺应性形成一介电层116，例如掺杂的氮化硅层、氮化硅/氧化硅(NO)迭层、或是氧化硅/氮化硅/氧化硅(ONO)迭层。

接下来，如图1g所示，借由习知沉积技术，例如CVD，在罩幕层103上方形成一导电层(未绘示)，例如掺杂的复晶硅层，并填入瓶型沟槽113。之后，回蚀刻导电层，以在瓶型沟槽113下半部留下部分的导电层118以作为一上电极。接着，可借由热磷酸或其它适当的溶液去除导电层118上方露出的介电层116，以在瓶型沟槽113下半部留下部分的介电层116’，其是供作电容介电层之用。之后，可借由RIE去除电容介电层116’上方的粗糙复晶硅层114，以在瓶型沟槽113下半部留下部分的粗糙复晶硅层114’而完成本发明的瓶型沟槽电容119的制作。

最后，如图1h所示，借由习知沉积技术，例如CVD，在罩幕层103上方形成一导电层(未绘示)，例如掺杂的复晶硅层，并填入瓶型沟槽113上半部(瓶型沟槽电容119上方)。接着，回蚀刻此导电层以留下部分的导电层120以作为一第一导线层。之后，以导电层120作为罩幕，去除其上方的项圈绝缘层112’而留下部分的项圈绝缘层112”。接下来，同样借由CVD，在罩幕层103上方形成一导电层(未绘示)，例如掺杂的复晶硅层，并填满瓶型沟槽113，并借由一研磨处理，例如CMP，去除罩幕层103上方的导电层以在瓶型沟槽113中留下部分的导电层122，借以作为一第二导线层。

根据本发明的方法，仅采用一次氧化层沉积，以作为制作瓶型沟槽的蚀刻终止层，同时，以此蚀刻终止层作为瓶型沟槽电容的项圈氧化层。因此，可简化制程步骤进而降低制作成本及增加产能。再者，本发明是在埋入式下电极(buried plate)与电容介电层之间形成一粗糙的复晶硅层，因此可进一步增加瓶型沟槽的表面积而增加瓶型沟槽电容的电容量。亦即，提高存储装置的效能。

Claims (24)

1.一种瓶型沟槽电容的制造方法，包括下列步骤：

在一基底中形成一沟槽；

在该沟槽下半部填入一第一导电层，且该第一导电层被一具掺杂层所包围；

在该基底上及该沟槽上半部顺应性形成一绝缘层以覆盖该第一导电层及该具掺杂层；

对该基底实施一热处理以在邻近该具掺杂层的该基底中形成一掺杂区以作为一埋入式下电极；

非等向性蚀刻该绝缘层以在该沟槽上半部侧壁形成一项圈绝缘层；

借由该项圈绝缘层作为罩幕以依序去除该第一导电层及该具掺杂层而露出该掺杂区表面；

部分蚀刻该露出的掺杂区以构成一瓶型沟槽；

在该瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层及一电容介电层并填入一第二导电层以作为一上电极。

2.根据权利要求1所述的瓶型沟槽电容的制造方法，更包括在该第二导电层上依序形成一第三导电层及一第四导电层以填满该瓶型沟槽。

3.根据权利要求2所述的瓶型沟槽电容的制造方法，其中该第三及该第四导电层是掺杂的复晶硅层。

4.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该第一导电层是一复晶硅层。

5.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该具掺杂层是一砷掺杂硅玻璃(ASG)。

6.根据权利要求5所述的瓶型沟槽电容的制造方法，其中借由气相氢氟酸(VHF)去除该具掺杂层。

7.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该绝缘层是由四乙基硅酸盐(TEOS)所形成的氧化物。

8.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该热处理温度在900℃到1100℃的范围。

9.根据权利要求1所述的瓶型沟槽电容的制造方法，其中借由氢氧化铵以部分蚀刻该露出的掺杂区。

10.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该第二导电层是掺杂的复晶硅层。

11.根据权利要求1所述的瓶型沟槽电容的制造方法，其中该电容介电层包含一氮化硅层。

12.根据权利要求1所述的瓶型沟槽电容的制造方法，其中在形成该粗糙复晶硅层后，更包括实施一气相掺杂(GPD)处理的步骤。

13.一种瓶型沟槽电容的制造方法，包括下列步骤：

提供一基底，其上覆盖一具有一开口的罩幕层；

蚀刻该开口下方的该基底以在其中形成一沟槽；

在该沟槽下半部填入一复晶硅层，且该复晶硅层被一掺杂的氧化硅层所包围；

在该罩幕层上及该沟槽上半部顺应性形成一绝缘层以覆盖该复晶硅层及该掺杂的氧化硅层；

对该基底实施一热处理以在邻近该掺杂的氧化硅层的该基底中形成一掺杂区以作为一埋入式下电极；

非等向性蚀刻该绝缘层以在该沟槽上半部侧壁形成一项圈绝缘层；

借由该项圈绝缘层作为罩幕以依序去除该复晶硅层及该具掺杂层而露出该掺杂区表面；

部分蚀刻该露出的掺杂区以构成一瓶型沟槽；

在该瓶型沟槽下半部依序顺应性形成一粗糙复晶硅层及一电容介电层并填入一第一掺杂的复晶硅层以作为一上电极；

在该第一掺杂的复晶硅层上依序形成一第二掺杂的复晶硅层及一第三掺杂的复晶硅层以填满该瓶型沟槽。

14.根据权利要求13所述的瓶型沟槽电容的制造方法，其中该罩幕层是依序由一垫氧化硅层及一氮化硅层所构成。

15.根据权利要求14所述的瓶型沟槽电容的制造方法，其中在填入该复晶硅层前，更包括下列步骤：

等向性蚀刻该垫氧化硅层至一既定深度以形成一凹陷处；

在该凹陷处填入氮化硅。

16.根据权利要求15所述的瓶型沟槽电容的制造方法，其中借由缓冲氢氟酸(BHF)蚀刻该垫氧化硅层。

17.根据权利要求15所述的瓶型沟槽电容的制造方法，其中该既定深度在15到40埃的范围。

18.根据权利要求13所述的瓶型沟槽电容的制造方法，其中该掺杂的氧化硅层是一砷掺杂硅玻璃(ASG)。

19.根据权利要求18所述的瓶型沟槽电容的制造方法，其中借由气相氢氟酸(VHF)去除该掺杂的氧化硅层。

20.根据权利要求13所述的瓶型沟槽电容的制造方法，其中该绝缘层是由四乙基硅酸盐(TEOS)所形成的氧化物。

21.根据权利要求13所述的瓶型沟槽电容的制造方法，其中该热处理温度在900℃到1100℃的范围。

22.根据权利要求13所述的瓶型沟槽电容的制造方法，其中借由氢氧化铵以部分蚀刻该露出的掺杂区。

23.根据权利要求13所述的瓶型沟槽电容的制造方法，其中该电容介电层包含一氮化硅层。

24.根据权利要求13所述的瓶型沟槽电容的制造方法，其中在形成该粗糙复晶硅层后，更包括实施一气相掺杂(GPD)处理的步骤。

Images