CN1534906A - 一种帧对齐方法及电路 - Google Patents

一种帧对齐方法及电路 Download PDF

Info

Publication number
CN1534906A
CN1534906A CNA031088805A CN03108880A CN1534906A CN 1534906 A CN1534906 A CN 1534906A CN A031088805 A CNA031088805 A CN A031088805A CN 03108880 A CN03108880 A CN 03108880A CN 1534906 A CN1534906 A CN 1534906A
Authority
CN
China
Prior art keywords
pointer
memory
frame
passage
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031088805A
Other languages
English (en)
Other versions
CN1534906B (zh
Inventor
杨锋国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN031088805A priority Critical patent/CN1534906B/zh
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2004/000305 priority patent/WO2004088890A1/zh
Priority to EP04725267A priority patent/EP1617581B1/en
Priority to CA002520906A priority patent/CA2520906C/en
Priority to DE602004022530T priority patent/DE602004022530D1/de
Priority to AT04725267T priority patent/ATE439707T1/de
Publication of CN1534906A publication Critical patent/CN1534906A/zh
Priority to US11/242,451 priority patent/US7639673B2/en
Application granted granted Critical
Publication of CN1534906B publication Critical patent/CN1534906B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Body Structure For Vehicles (AREA)
  • Cephalosporin Compounds (AREA)
  • Vehicle Body Suspensions (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种帧对齐方法，该方法针对SDH数据时分复用的结构特点，将多个通道所共有的处理指针解释、指针产生、以及净荷的提取存贮等电路复用起来，共用一套电路来处理，对于各个通道分别处理所得到的状态并用存贮器(Memory)保存起来，然后根据输入信号的时序来控制存贮器的读写以及共用电路的运转；本发明同时还公开了一种帧对齐电路；通过对共有电路的复用提高了电路运转效率，同时也降低处理的逻辑规模。本发明主要应用于SDH/SONET***进行帧对齐。

Description

一种帧对齐方法及电路
技术领域
本发明涉及同步数字系列/同步光网络***中的帧处理技术，特别涉及一种帧对齐方法及电路。
背景技术
同步数字系列/同步光网络(SDH/SONET)***是一种采用间插和同步复用的方式将不同速率等级的信号复用到几个标准的接口速率上来进行传输的通信***。同步数字系列(简称SDH)和同步光网络(简称SONET)是两个几乎完全相同的体系，它们的主要区别在于部分传输速率和复用路径略有不同，因此在下面的所有的描述中，都是以SDH为对象，对于SONET***，它们完全同理。ITU.T G.707对有关SDH体系结构有详细的介绍。
SDH***所支持的速率等级如图1所示，而SDH***所支持的各种不同速率的虚容器(Virtual Container)单元的速率关系如图2所示。
图3为SDH的帧结构，图中为同步传输模块-1(简称STM-1)帧，其中虚容器-4(简称VC4，4为速率级别，其余同理)由63个VC12映射而成。
一个STM-1帧由9行270列共2430个字节组成，其一帧所占用的时间125us，也就是图1中所示的STM-1的速率为155.520Mbps(bit per second)。前9列是RSOH、MSOH以及管理单元-4(简称AU4，4是速率级别)指针的位置，其后的261列为VC4；在VC4中，第一列为VC4的通道开销(简称POH)，若它是由63个VC12映射而来，则紧跟POH后的8列为塞入字节(staff)，后面的252列由63个TU12经TUG2再TUG3间插而来。
如图4所示，对于不同的虚容器速率等级，G.707定义了它们各自的复用路径。
在复用的过程中，往往会存在虚容器(VC)与它要映射进的支路单元(TU)或管理单元(AU)间速率不匹配的情况，在这种情况下，SDH采用了一种利用指针来指示虚容器(VC)距离帧结构中某固定位置(对于AU4来说的H3，TU3来说的H3字节，TU12来说的V2字节)的偏移，利用正负调整机会字节来调节改偏移的大小，从而达到调整它们之间的速率差的办法，对于AU4来说，如图5所示。其中，H1H2包含的是指针信息，包括VC帧的偏移值，以及正负调整信息，H3就是上面所说的定义偏移值的基准位置，并且它也是负调整机会字节，在它后面的三个字节是正调整机会字节。图6给出了TU3指针的结构，图7给出了TU12/TU11指针的结构。
图8和图9详细的描述了从TU11/TU12经TUG2、再TUG3、最终VC4的一个完整的复用过程。
通常将VC4及其以上的速率信号都称作高阶业务，而将VC4以下的信号都称作低阶业务。在SDH***中，通常都需有对低阶业务的调度需求，在实现低阶业务的交叉时，通常的作法都是基于SDH的帧结构，以SDH帧结构中列的交叉来实现低阶业务的交叉。但是由于低阶业务在复用映射至高阶业务时，为了速率匹配的原因，在高阶指针上会有指针调整出现，表现为不同的高阶业务之间在帧结构上是不对齐的，这样就无法得到帧结构中的列与时隙间的固定的对应关系，因此在进行交叉之前，就需要首先对齐所有包含需要交叉的低阶业务的高阶业务信号，这样在对齐前后的高阶业务上由于可能的指针调整的原因就存在有速率的不匹配，此时采取调节相应的低阶业务的办法来弥补高阶之间的速率差，这就是支路净荷支路(简称TUPP)。
目前的TUPP的实现基本上都是在入方向根据高阶的边界信号，分别找到低阶业务的指针，对低阶的指针进行解释，从而解出低阶的净荷来，将解出的净荷存于一先进先出队列(简称FIFO)中；在出方向根据既定的高阶业务的对齐位置产生相应的低阶的定时信号，用产生的定时信号去分别控制各个FIFO的读出，并根据FIFO的读写的速率差值来控制低阶指针的产生，决定调整与否；将所有每个通道所产生的指针、以及FIFO中读出的净荷数据重新的复用在一起，就得到了新的高阶业务信号，以供下游进行交叉或进行进一步的处理。
以低阶业务为TU12为例，图10大致的描述了处理的构架。其中，接收定时器RecTiming、发送定时器TransmitTiming分别用以产生必要的定时信号，比如用以标识V1、V2、V3等字节位置的指示信号等；模块1、2、......62、63中的PI分别完成各自通道的指针解释，以配合RecTiming找到各通道的净荷位置，进而控制FIFO的写操作，FIFO就是存储净荷的存储器；而指针产生模块PG1、PG2、......PG62、PG63用以产生各个通道的新的指针；复用模块Mulitplexing用以将各通道重新产生的指针和净荷重新复用在一起，产生新的对齐的高阶VC4信号。
对于TU11或者TU3或者由它们混合映射而成的VC4内的净荷处理，结构也与上面的类似。
上述方法在SDH/SONET早期的***容量不是特别大的时候，解决了***对低阶业务的处理需求，但随着现在***对低阶业务需求的日渐增长，该方法已越来越不能适应市场的需求。因为TUPP的处理往往都是用专用集成电路(简称ASIC)来实现的，而此法受单芯片处理容量的限制，每块芯片的处理容量只能到有限的几个通道，从而导致***中将会有很多用以完成TUPP的ASIC，进而导致***的集成度大大降低，并且带来功耗大、稳定性差等一系列问题。
发明内容
本发明的目的在于提供一种帧对齐方法及电路，以克服现有技术集成度低、且大部分电路利用率低的缺点。
本发明的技术方案：
一种帧对齐实现方法，通过共用电路来分时处理帧中的每一通道信息，该方法包括：
接收步骤，根据帧结构中的信息分别产生指示通道指针的第一字节和第二字节位置的接收脉冲，由一个共用的指针解释模块利用接收脉冲接收所有通道指针的第一、二字节信息，并保存第一字节信息；
解释和存储步骤，在通道指针的第二字节接收脉冲处，由所述的共用指针解释模块按照通道顺序值依次对通道指针进行解释并得到指针状态信息，根据该指针状态信息产生控制信号来保存通道净荷；
指针产生步骤，根据***所需的新帧产生定时信号并提供给一个指针产生模块，由该指针产生模块按通道顺序值依次根据各通道的指针偏移量、调整信息产生各通道的新的通道指针并保存；
输出步骤，根据新帧的定时信号以及指针产生所得的结果产生控制信号，利用该控制信号将存储的各通道净荷和产生指针读出，得到***所需的数据帧。
其中：
在解释和存储步骤，指针解释模块根据的第一和第二字节信息，前帧指针状态信息，以及前帧第一和第二字节信息对当前通道指针进行解释，并保存得到的通道指针状态信息。
保存信息时用得到的通道指针状态信息及本帧的第一和第二字节信息分别覆盖所述通道前帧指针状态信息和前帧第一和第二字节信息。
指针产生步骤包括：
指针产生模块根据通道净荷计算出该通道指针的偏移量；
根据偏移量、前一帧的状态信息和通道的调整信息，产生该通道的新指针及状态信息并保存。
所有通道的净荷和该通道的指针保存在同一存储器中。
一种帧对齐电路，包括
数据线，用于传所述的帧信号；
接收定时器，根据帧信号产生相应的定时信号；
指针解释模块，与所述数据线和接收定时器连接，在接收定时器提供的定时信号控制下对帧信号中支路单元的通道指针进行解释；
发送定时器，根据***配置的对齐的帧产生相应的定时信号；
指针产生模块，与所述发送定时器连接，在发送定时器提供的定时信号控制下产生相应支路单元的通道新指针；
第一存储器，与所述数据线、接收定时器、发送定时器和指针产生模块连接，用于在接收定时器提供的定时信号控制下存储各通道的净荷，在发送定时器提供的时钟控制下存储产生的各通道的新指针以及输出所有通道的净荷及指针。
其中：
所述指针解释模块进一步包括：
第一读写控制器，接收所述接收定时器的定时信号以产生相应的控制信号；
第二、第三存储器，分别与所述数据线和第一读写控制器连接，用于在控制信号的控制下存储或输出通道指针信息；
第四存储器，与所述第一读写控制器连接，用于在控制信号的控制下存储或输出状态信息；
指针解释状态机，与所述数据线、第二、第三和第四存储器连接，在所述接收定时器提供的一特定定时信号控制下将第二、第三和第四存储器中的信号进行解释，并将解释结果存入所述第四存储器。
所述指针产生模块包括：
第二读写控制器，接收所述发送定时器的定时信号以产生相应的控制信号；
第五存储器，与所述第二读写控制器连接，用于保存相应通道的指针偏移值；
第六存储器，与所述第二读写控制器连接，用于保存帧的状态信息；
指针产生状态机，与所述发送定时器、第五存储器和第六存储器连接，在发送定时器提供的一特定定时信号控制下根据第五和第六存储器中的信号产生新指针及状态，并将状态保存于第六存储器中。
本发明的有益效果：
1、利用所处理数据的时分复用特性，把对不同通道的数据的处理分时来进行，提高了电路的利用效率；
2、由于采用了复用的结构，提高单片专用集成电路(ASIC)的处理能力，提高***集成度，从而降低了电路的规模，使得对更大容量的低阶处理成为可能。
附图说明
图1为SDH体系速率等级表；
图2为SDH体系虚容器速率等级表；
图3为STM-1帧结构示意图；
图4为SDH复用结构；
图5为AU4指针示意图；
图6为TU3指针示意图；
图7为TU12/TU11指针示意图；
图8为TUG3到VC4的复用；
图9为TU11/TU12到TUG3的复用过程；
图10为现有技术中帧对齐处理的原理示意图；
图11为本发明帧对齐处理的电路框图；
图12为本发明的指针解释模块的结构图；
图13为本发明的第一存储器空间划分示意图；
图14为本发明的指针产生模块的结构图；
图15为时序图。
具体实施方式
本发明‘明主要是针对SDH数据时分复用的结构特点，用一套共用的电路来分时的处理不同通道的数据，具体到帧对齐处理，就是将多个通道(63个TU12、或84TU11、或3个TU3、或者它们之间的混合)所共有的处理指针解释(PI)、指针产生(PG)、以及净荷的提取存贮等电路复用起来，共用一套电路来处理，对于各个通道分别处理所得到的状态等，用存贮器(Memory)保存起来，然后根据输入信号的时序来控制存贮器的读写以及共用电路的运转。通过这种对共有电路的复用达到提高电路运转效率，降低处理的逻辑规模的目的。
本实施例以帧中的虚容器-4(简称VC4)中全是支路单元-12(简称TU12)为例来对本发明进行详细说明。
参阅图11所示，帧对齐处理电路主要包括：数据线，与数据线连接的接收定时器(RecTiming)，与数据线和接收定时器连接的指针解释模块(PI)，接收***命令的发送定时器(Transmit Timing)，与发送定时器连接的指针产生模块，以及与数据线、接收定时器、发送定时器和指针产生模块连接的第一存储器。
接收定时器(RecTiming)，用来根据同步数字系列(简称SDH)的帧结构以及输入的VC4帧的指示信号(指示VC4净荷的信号spe、以及指示VC4帧的开始的信号j1)产生相关的定时信号，比如指示63个同通道指针的第一字节V1和第二字节V2、以及调整机会字节H3、H3p等的位置的指示脉冲r_ts_v1、r_ts_v2、r_ts_v3、r_ts_v3p等；对于TU12的处理，指示63个通道顺序的计数器r_tu_num，由于还要区分复帧，因此接收定时器还需要指示开销字节H4的位置脉冲r_ts_h4，再根据指针解释(简称PI)模块指针解释的结果(指针值、正负调整信息等)得到指示63个通道的VC12净荷的指示信号r_ts_vc12_payload，并根据净荷的指示信号来产生存贮器(Memory)的写地址，用以控制第一存储器的写操作。主要信号的时序图如图15所示。
指针解释(PI)模块负责所有通道的指针解释，其内部结构如图12所示，包括第一读写控制器，与接收定时器连接；第二、第三存储器，分别与所述数据线和第一读写控制器连接；第四存储器，与第一读写控制器连接；指针解释状态机，与数据线、第二、第三和第四存储器连接。
由于TU12的通道指针是由两个字节V1V2组成，因此对指针解释状态机(PointerIntepratFSM)以r_ts_v2作使能信号，让该状态机在每复帧的V2位置运转，指针解释状态机的运转完全符合国家电信联盟(ITU)的相关建议。由于指针解释状态机的运转需要用到前一复帧的字节V1V2和本复帧的字节V1V2，而指针状态机又是在V2的位置运转的，因此V2不用锁存，但本复帧的V1以及前一复帧的V1V2需要锁存，图中的第二存储器和第三存储器分别完成对所有低阶通道的本复帧字节V1以及前一复帧V1V2的锁存；第四存储器负责对状态机运转所得的状态、以及解释所得的指针值、正负调整信息等进行存储；第一读写控制器(RAMReadWriteControl)负责控制第二、第三块和第四存储器的读写，配合状态机的运转，具体说来，在V1脉冲位置，让第二存储器的写使能信号WEn1有效，从数据线上截取所有通道的字节V1信息，存入第二存储器，在V2脉冲位置，让第三存储器的写使能WEn2有效，将从数据线上截取的字节V2信息以及从第二存储器中提起出的字节V1信息，写入第三存储器，在V2脉冲延时一拍的位置，状态机对一个通道的处理完毕，此时让第四存储器的写使能WEn3有效，将得到的某通道的指针状态信息存入第四存储器。由于状态机要在字节V2位置进行运转，因此对第二、第三和第四存储器的读操作是一致的，那就是在V2的位置上，将对应通道的信息读出，连同数据线上的V2信息一起送往指针解释状态机，进行处理，即比较本复帧的字节V1V2、前一复帧的字节V1V2、以及前一帧的指针状态，然后根据ITU.T的协议规定得到本帧的指针值以及指针状态。
第一存储器，用来存储各个通道的净荷和指针产生(简称PG)模块所产生的指针的存储器，它根据前面的定时模块所送来的净荷的写控制信号来完成对净荷的存储。由于指针产生模块所产生的新指针也要存于此存储器中，而此处的指针位置有可能于接收方向的的净荷位置冲突，因此在此要对写操作进行控制，避免写操作的冲突。第一存储器的读操作由发送定时器(Transmit Timing)来控制，按照帧对齐的要求重新产生相应的定时信号，来对齐其中的净荷和指针，产生新的对齐的VC4的帧信号。
第一存储器的空间划分如图13所示：等长的63份存储空间分别分配给63个支路单元通道，然后再份配一个63字节的空间用来存储再生所得的指针。
发送定时器(Transmit Timing)跟接收定时器(RecTiming)的作用相似。发送定时器根据***所要求对齐的帧的位置指示信号(VC4的净荷指示信号t_spe、VC4的其实位置指示信号t_j1)产生新的对齐的VC4帧内相应的定时信号，比如指示63个同通道指针的字节V1、V2、以及调整机会字节H3、H3p等字节的位置的指示脉冲t_ts_v1、t_ts_v2、t_ts_v3、t_ts_v3p等，对于TU12的处理，指示63个通道顺序的计数器t_tu_num，由于还要区分复帧，因此发送定时器还需要产生指示开销H4的位置脉冲t_ts_h4，再根据PG模块指针产生的结果(指针值、正负调整信息等)得到指示63个通道的VC12净荷的指示信号t_ts_vc12_payload，并根据净荷的指示信号来产生存贮器(Memory)的读地址，用以控制第一存储器的读操作，进而得到新的对齐的VC4。在发送方向各脉冲指示信号的时序关系与接收方向相似，可参照接收方向定时时序图。
指针产生模块，用于完成所有通道的指针的重新生产，其内部结构如图14所示，包括第二读写控制器，与发送定时器连接；第五存储器，与第二读写控制器连接；第六存储器，与第二读写控制器连接；指针产生状态机，与发送定时器、第五存储器和第六存储器连接。
指针产生状态机(PointerGenerateFSM)是根据ITU.T相关建议重新进行指针产生的状态机，它在V2位置运转，从第五存储器和第六存储器中读出相应通道的指针偏移值Offset以及前一帧的状态PrevState以及该通道的正负调整信息inc_dec_req来重新产生新的指针及状态CurState，在指针产生处理完毕后，也就是比t_ts_v2晚一拍的位置出，将新产生的指针及状态CurState存入第六存储器；第二读写控制器负责对第五、第六存储器的读写操作进行控制，对第五存储器来说，它是负责存储发送侧重新计算所得的指针值的，当第二读写控制器得到指示字节V5(VC12帧的第一个字节)的位置指示indication_of_v5puls，它产生第五存储器的写地址WA1、写使能WEn1，将此时计数所得(各通道复用一个计数器，该计数器从各自通道的V2位置开始计数，从第一存储器中读出一个字节，就对相应通道的计数器加1)的距离V2位置的偏移值offset_from_v2存入第五存储器中，字节V5的位置指示信号indication_of_v5puls来自于第一存储器，它在存储各通道净荷的同时，也将VC12帧的起始信息indication_of_v5_puls存入该存储器，供指针产生时识别VC12帧的起始位置。对第六存储器来说，由于指针状态机是在字节V2的位置运转的，因此在各通道比字节V2晚一拍的位置产生相应的写地址WA2、写使能WEn1，将新产生的状态存入第六存储器中；对于第五和第六存储器的读操作来说是一样的，由于指针状态机是在字节V2的位置进行运转，因此对这两个存储器的读控制就是要让指针偏移值Offset、前一帧的状态PrevState与相应通道的正负调整信息inc_dec_req同时到来，正负调整信息inc_dec_req主要是用来控制产生的指针是否要进行正负调整所用，它是根据每一个通道接收和发送的速率差来决定是否要进行指针调整，接收和发送的速率差表现在本实施例中就是每一通道的存储器的读操作和写操作之间的速率差，也就是读写之间的地址差值然后在结合产生正负调整的门限值来决定调整与否。
从上可看出，指针解释模块和指针产生模块是两个独立运转的模块，指针解释模块负责指针解释，得到接收的指针信息，从而帮助从接收的数据中解下净荷，存入存储器中；而指针产生模块是新指针的产生，它是根据新的帧的时序要求，以及接收和发送之间的速率差所产生的调整信息来得到新的支路单元的指针。
帧对齐电路的主要工作过程：
由接收定时器根据帧结构中的信息产生指示TU12通道指针的第一字节V1位置的接收脉冲r_ts_v1，指针解释模块利用接收脉冲r_ts_v1接收所有通道指针的字节V1并保存。
接收定时器产生指示TU12通道指针的第二字节位置的接收脉冲r_ts_v2，指针解释模块利用接收脉冲r_ts_v2接收所有通道指针的第二字节V2。
在通道指针的第二字节接收脉冲处，指针解释模块对该通道指针进行解释并得到指针状态信息，根据该指针状态信息产生控制信号来保存通道净荷。
由发送定时器根据***所需的新帧产生定时信号并提供给指针产生模块，指针产生模块按通道顺序值依次根据各通道的指针偏移量、调整信息等产生新指针，并将新指针保存于第一存储器中。
发送定时器根据新帧的定时号以及指针产生所得的结果产生控制信号，利用该控制信号将第一存储器中的各通道净荷和指针读出，得到***所需的数据帧。
上面是以TU12为例，对于由TU3或者TU11或者TU11、TU12、TU3它们混合映射而来的处理方法也是一样，只是在定时的时候产生不同的的定时脉冲而已。
如果需要实现更大容量的处理，比如4个甚至16个VC4的对齐，还可通过进一步提高电路处理的时钟频率以及增加存储器的深度的方法，来用相同的方法来实现。
SDH和SONET是两个几乎完全相同的体系，它们的主要区别在于部分传输速率和复用路径略有不同，虽然本实施例中都是以SDH为对象，对于SONET***，其原理完全相同。

Claims (9)

1、一种帧对齐实现方法，其特征在于通过共用电路来分时处理帧中的每一通道信息，所述方法包括：
接收步骤，根据帧结构中的信息分别产生指示通道指针的第一字节和第二字节位置的接收脉冲，由一个共用的指针解释模块利用接收脉冲接收所有通道指针的第一、二字节信息，并保存第一字节信息；
解释和存储步骤，在通道指针的第二字节接收脉冲处，由所述的共用指针解释模块按照通道顺序值依次对通道指针进行解释并得到指针状态信息，根据该指针状态信息产生控制信号来保存通道净荷；
指针产生步骤，根据***所需的新帧产生定时信号并提供给一个指针产生模块，由该指针产生模块按通道顺序值依次根据各通道的指针偏移量、调整信息产生各通道的新的通道指针并保存；
输出步骤，根据新帧的定时信号以及指针产生所得的结果产生控制信号，利用该控制信号将存储的各通道净荷和产生指针读出，得到***所需的数据帧。
2、如权利要求1所述的方法，其特征在于，在解释和存储步骤中，指针解释模块根据指针第一和第二字节信息、前帧指针状态信息、以及前帧指针第一和第二字节信息对当前通道指针进行解释，并保存得到的通道指针状态信息。
3、如权利要求2所述的方法，其特征在于，保存信息时用得到的通道指针状态信息及本帧的第一和第二字节信息分别覆盖所述通道前帧指针状态信息和前帧第一和第二字节信息。
4、如权利要求1所述的方法，其特征在于，指针产生步骤包括：
指针产生模块根据通道净荷计算出该通道指针的偏移量；
根据偏移量、前一帧的状态信息和通道的调整信息，产生该通道的新指针及状态信息并保存。
5、如权利要求1所述的方法，其特征在于，所有通道的净荷和该通道的新产生指针保存在同一存储器中。
6、如权利要求5所述的方法，其特征在于，对所述存储器写操作采用防冲突控制。
7、一种帧对齐电路，包括
数据线，用于传所述的帧信号；
接收定时器，根据帧信号产生相应的定时信号；
指针解释模块，与所述数据线和接收定时器连接，在接收定时器提供的定时信号控制下对帧信号中支路单元的通道指针进行解释；
发送定时器，根据***配置的对齐的帧产生相应的定时信号；
指针产生模块，与所述发送定时器连接，在发送定时器提供的定时信号控制下产生相应支路单元的通道新指针；
第一存储器，与所述数据线、接收定时器、发送定时器和指针产生模块连接，用于在接收定时器提供的定时信号控制下存储各通道的净荷，在发送定时器提供的时钟控制下存储产生的各通道的新指针以及输出所有通道的净荷及指针。
8、如权利要求7所述的电路，其特征在于，所述指针解释模块进一步包括：
第一读写控制器，接收所述接收定时器的定时信号以产生相应的控制信号；
第二、第三存储器，分别与所述数据线和第一读写控制器连接，用于在控制信号的控制下存储或输出通道指针信息；
第四存储器，与所述第一读写控制器连接，用于在控制信号的控制下存储或输出状态信息；
指针解释状态机，与所述数据线、第二、第三和第四存储器连接，在所述接收定时器提供的一特定定时信号控制下将第二、第三和第四存储器中的信号进行解释，并将解释结果存入所述第四存储器。
9、如权利要求7或8所述的电路，其特征在于，所述指针产生模块包括：
第二读写控制器，接收所述发送定时器的定时信号以产生相应的控制信号；
第五存储器，与所述第二读写控制器连接，用于保存相应通道的指针偏移值；
第六存储器，与所述第二读写控制器连接，用于保存帧的状态信息；
指针产生状态机，与所述发送定时器、第五存储器和第六存储器连接，在发送定时器提供的一特定定时信号控制下根据第五和第六存储器中的信号产生新指针及状态，并将状态保存于第六存储器中。
CN031088805A 2003-04-02 2003-04-02 一种帧对齐方法及电路 Expired - Fee Related CN1534906B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN031088805A CN1534906B (zh) 2003-04-02 2003-04-02 一种帧对齐方法及电路
EP04725267A EP1617581B1 (en) 2003-04-02 2004-04-02 Method and appartus for frame alignment
CA002520906A CA2520906C (en) 2003-04-02 2004-04-02 Method and apparatus for frame alignment
DE602004022530T DE602004022530D1 (de) 2003-04-02 2004-04-02 Verfahren und vorrichtung zur rahmensynchronisation
PCT/CN2004/000305 WO2004088890A1 (fr) 2003-04-02 2004-04-02 Procede et appareil d'alignement de trames
AT04725267T ATE439707T1 (de) 2003-04-02 2004-04-02 Verfahren und vorrichtung zur rahmensynchronisation
US11/242,451 US7639673B2 (en) 2003-04-02 2005-10-03 Method and apparatus for SDH/SONET frame alignment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN031088805A CN1534906B (zh) 2003-04-02 2003-04-02 一种帧对齐方法及电路

Publications (2)

Publication Number Publication Date
CN1534906A true CN1534906A (zh) 2004-10-06
CN1534906B CN1534906B (zh) 2010-04-28

Family

ID=33102889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031088805A Expired - Fee Related CN1534906B (zh) 2003-04-02 2003-04-02 一种帧对齐方法及电路

Country Status (7)

Country Link
US (1) US7639673B2 (zh)
EP (1) EP1617581B1 (zh)
CN (1) CN1534906B (zh)
AT (1) ATE439707T1 (zh)
CA (1) CA2520906C (zh)
DE (1) DE602004022530D1 (zh)
WO (1) WO2004088890A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787412B (zh) * 2004-12-08 2010-05-05 中兴通讯股份有限公司 一种基于双端ram的时分复用的au指针解释器
CN101039158B (zh) * 2006-03-13 2011-08-24 中兴通讯股份有限公司 一种帧错位消除装置
CN102291195A (zh) * 2011-03-30 2011-12-21 中兴通讯股份有限公司 管理单元和支路单元的指针处理方法及电路
CN105812062A (zh) * 2016-03-04 2016-07-27 烽火通信科技股份有限公司 光传送网mld接口适配方法和***
WO2022199600A1 (zh) * 2021-03-26 2022-09-29 ***通信有限公司研究院 业务数据处理方法、装置、相关设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826490B2 (en) * 2006-06-29 2010-11-02 Applied Micro Circuits Corporation System and method for synchronous payload envelope mapping without pointer adjustments
US9354823B2 (en) 2012-06-06 2016-05-31 Mosys, Inc. Memory system including variable write burst and broadcast command scheduling
US8473695B2 (en) 2011-03-31 2013-06-25 Mosys, Inc. Memory system including variable write command scheduling
CN105763250B (zh) * 2016-02-23 2018-01-02 烽火通信科技股份有限公司 一种防止错误开销字节传递的方法及***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113395A (en) * 1989-09-14 1992-05-12 Nec Corporation Frame phase aligning system using a buffer memory with a reduced capacity
FI90485C (fi) * 1992-06-03 1999-08-11 Nokia Telecommunications Oy Menetelmä osoittimia sisältävien kehysrakenteiden purkamiseksi ja muodostamiseksi
JPH07170239A (ja) * 1993-12-15 1995-07-04 Nec Corp ペイロードポインタ方式
US5461622A (en) * 1994-06-14 1995-10-24 Bell Communications Research, Inc. Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams
US6912201B1 (en) * 1996-07-12 2005-06-28 Fujitsu Limited Pointer processing apparatus, POH terminating process apparatus, method of POH terminating process and pointer/POH terminating process apparatus in SDH transmission system
JPH11122206A (ja) * 1997-10-15 1999-04-30 Nec Corp ポインタ処理回路
JP3439374B2 (ja) * 1999-05-12 2003-08-25 日本電気通信システム株式会社 クロスコネクト装置およびメモリ共用方法
EP1119123A3 (en) * 1999-12-30 2002-11-13 Alcatel USA Sourcing, L.P. Apparatus and method for pointer alignment in a telecommunications system
JP2001203661A (ja) * 2000-01-19 2001-07-27 Anritsu Corp Ｓｄｈ信号のチャネルポインタ解析装置
US6870831B2 (en) * 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
CN1356811A (zh) * 2000-10-13 2002-07-03 美国阿尔卡塔尔资源有限合伙公司 电信***中用于管理指针对准的装置和方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787412B (zh) * 2004-12-08 2010-05-05 中兴通讯股份有限公司 一种基于双端ram的时分复用的au指针解释器
CN101039158B (zh) * 2006-03-13 2011-08-24 中兴通讯股份有限公司 一种帧错位消除装置
CN102291195A (zh) * 2011-03-30 2011-12-21 中兴通讯股份有限公司 管理单元和支路单元的指针处理方法及电路
CN105812062A (zh) * 2016-03-04 2016-07-27 烽火通信科技股份有限公司 光传送网mld接口适配方法和***
CN105812062B (zh) * 2016-03-04 2018-11-30 烽火通信科技股份有限公司 光传送网mld接口适配方法和***
WO2022199600A1 (zh) * 2021-03-26 2022-09-29 ***通信有限公司研究院 业务数据处理方法、装置、相关设备及存储介质

Also Published As

Publication number Publication date
ATE439707T1 (de) 2009-08-15
CN1534906B (zh) 2010-04-28
US20060067370A1 (en) 2006-03-30
EP1617581B1 (en) 2009-08-12
US7639673B2 (en) 2009-12-29
CA2520906A1 (en) 2004-10-14
EP1617581A1 (en) 2006-01-18
WO2004088890A1 (fr) 2004-10-14
EP1617581A4 (en) 2006-11-02
DE602004022530D1 (de) 2009-09-24
CA2520906C (en) 2008-11-04

Similar Documents

Publication Publication Date Title
JP6488058B2 (ja) データ伝送方法、送信機、及び受信機
CN100584103C (zh) 光传送网中的信号调度方法和***
CN101729940B (zh) 向多路通信通道发送数据的方法及接收数据的方法
US7986713B2 (en) Data byte load based network byte-timeslot allocation
CN1035927A (zh) 混合式分组交换的方法和设备
CN1264531A (zh) 具有时间标记功能的交换阵列布置
US8363670B2 (en) Framed flows over packet-switched fabrics
CN101051879A (zh) 低速业务复用及解复用的方法和装置
CN101536369B (zh) 一种在光同步网络中支持光传送网业务调度的装置及方法
CN1842057A (zh) 信号拆分合并的方法及装置
CN101610430B (zh) 一种实现ODUk交叉调度的方法和装置
CN1534906A (zh) 一种帧对齐方法及电路
CN101841749B (zh) 数据传输方法、通信装置及通信***
CN1112756A (zh) 母线连接多个低速接口电路的多路装置
CN101035143A (zh) 一种物理层芯片、传输信号的方法及交换机
US8804760B2 (en) Network data transport multiplexer bus with global and local optimization of capacity allocation
US7492760B1 (en) Memory egress self selection architecture
CN1905558A (zh) 单一化以太网交换板及数据交换方法
CN101141345A (zh) 一种以太网业务的汇聚装置及方法
CN110798633A (zh) 基于以太网交换技术的大规模视频显控矩阵设备
WO2023134508A1 (zh) 一种光传送网中的业务处理的方法、装置和***
CN1617469A (zh) 一种在同步光网络中实现不同速率pdh业务互通的方法
US7558260B2 (en) Byte-timeslot-synchronous, dynamically switched multi-source-node data transport bus system
CN1486000A (zh) 相位调整装置、相位调整方法和用于相位调整方法的程序
WO2023151483A1 (zh) 数据帧的处理方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20160402

CF01 Termination of patent right due to non-payment of annual fee