CN1534879A - 级联卷积和分组编码信号的解码装置和方法 - Google Patents

级联卷积和分组编码信号的解码装置和方法 Download PDF

Info

Publication number
CN1534879A
CN1534879A CNA2004100316072A CN200410031607A CN1534879A CN 1534879 A CN1534879 A CN 1534879A CN A2004100316072 A CNA2004100316072 A CN A2004100316072A CN 200410031607 A CN200410031607 A CN 200410031607A CN 1534879 A CN1534879 A CN 1534879A
Authority
CN
China
Prior art keywords
state
signal
bit
decoded
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100316072A
Other languages
English (en)
Inventor
A・R・哈盖特
A·R·哈盖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Television AS
Original Assignee
Tandberg Television AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tandberg Television AS filed Critical Tandberg Television AS
Publication of CN1534879A publication Critical patent/CN1534879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明利用第一维特比解码器(22)、去交织器(23)和分组解码器，对级联卷积编码和分组编码信号进行解码。被分组解码器正确解码的组由分组解码器识别，并在分组解码器的输出信号中被标记。标记解码信号被交织而形成交织标记解码信号。使用来自于标记解码信号的已知比特，以第二维特比解码器(32)解码延迟的编码信号(21’)。在第二个维特比解码过程中低估与来自已知组的已知比特不一致的状态，并低估通过这个状态的过渡。这能够用约束已知比特附近的维特比格栅结构直观化。可进一步延迟编码信号而执行解码，并进行进一步迭代，直到不能获得解码差错率进一步的重大提高为止。

Description

级联卷积和分组编码信号的解码装置和方法
技术领域
本发明涉及解码，特别涉及级联卷积和分组编码信号或数据流的解码。
背景技术
许多已知前向纠错(FEC)***，例如数字视频广播-卫星(DVB-S)，数字视频广播-地面(DVB-T)，宽带无线因特网论坛(BWIF)和数字卫星***(DSS)，均包含外部的RS(Reed Solomon)码以及内部的卷积码。
这种FEC***的解码器通常由一个用于内部卷积码的维特比(Viterbi)解码器、一个去交织器和一个RS(Reed Solomon)解码器组成。经过RS解码器的解码后，一些信息比特被识别出是正确的。然而对一些信息比特被识别出是错误的情况，却缺乏加以利用从而提高解码器效率的措施。
发明内容
本发明的一个目标是，至少为上述这些***提供优于先有技术的改进的解码器。
根据本发明的第一方面，提供了一种对级联卷积编码和分组编码信号进行解码的方法，该方法包括下列步骤：(a)将编码信号提供给第一维特比解码装置和延迟装置，以形成一个延迟编码信号；(b)使用该第一维特比解码装置对编码信号进行解码，以形成第一维特比解码信号；(c)使用第一去交织器对第一维特比解码信号进行去交织，以形成第一去交织信号；(d)使用第一分组解码装置对第一去交织信号进行分组解码，识别正确解码组，并对被识别出属于正确解码组的解码比特进行标记以形成标记解码信号；(e)使用第一交织装置，对标记解码信号进行交织，以便输出到第二维特比解码装置；(f)以第二维特比解码装置利用交织标记解码信号对延迟编码信号进行解码，这是通过以下步骤完成的：对每个接收到的表示原始信号中的一比特的编码码元，以卷积编码器和分组编码器进行编码，从而形成级联卷积编码和分组编码信号，对于卷积编码器的每个可能的当前状态，使得表示收到的编码码元之间差别、表示前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的各误差系数相加，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列中的每一个状态序列的经过更新的该误差系数之和；确定该比特是否为标记解码比特，如果该比特是标记解码比特，则对于每个状态，根据所述预定比特，从该新的多个状态序列中选择在该状态结束的最可能的状态序列，并选择相应的经过更新的该误差系数之和，从而在对应于该标记解码比特的编码信号中的比特位置处，低估任何与标记解码比特不一致的状态，而如果该比特不是标记解码比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个接收到的编码码元与预期码元之间较少总体误差的经过更新的误差系数之和，而且从新的多个状态序列中选择在该状态结束的相应的最可能状态序列；通过对每个状态或一任选状态，比较最可能的状态序列的经过更新的误差系数之和，而确定对应于该原始信号中的比特的最佳当前状态；并且因此而通过从最佳当前状态追溯，确定产生于先前的预定的多个码元上的最可能的最早过渡及最早状态，并输出一个最可能等于在该原始信号中的码元的比特，以形成第二维特比解码信号；(g)使用第二去交织器对第二维特比解码信号去交织，以形成第二去交织信号；和(h)使用第二分组解码装置对第二去交织信号进行分组解码，以形成解码输出信号。
方便的是，该方法包括以下进一步的迭代步骤：利用进一步的延迟装置对延迟编码信号作进一步延迟，并且重复至少一次解码延迟编码信号的步骤，以利用来自于解码输出信号的已知比特，解码进一步延迟的编码信号。
方便的是，对延迟编码信号进行解码的步骤包括：确定一维特比状态格栅结构，该格栅结构对应于用来对编码信号进行编码的卷积码；使通过维特比状态格栅结构的延迟编码信号的过渡路径的各个误差系数相加和比较，以选择一个最可能的过渡路径，同时在对应于标记解码信号中的标记解码比特的延迟编码信号中的比特位置处，忽略维特比状态格栅结构中任何与标记解码比特不一致的状态以及任何通过该状态的过渡路径，因此由最可能的过渡路径确定第二维特比解码信号，该第二维特比解码信号在计及标记解码信号中的标记解码比特时，具有最少数量的误差。
有利的是，分组解码的步骤包括RS分组解码。
方便的是，其中原始信号在预定比特位置具有至少一个预定比特，而且使用第一维特比解码装置对编码信号进行解码的步骤包括：(a)对每个接收到的表示原始信号中的一比特的编码码元，对于每个可能的当前状态，使得表示接收到的编码码元之间差别、表示从卷积编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的误差系数相加，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列中的每一个状态序列的经过更新的该误差系数之和；(b)如果该比特是一个预定比特，则对于每个状态，根据所述预定比特，从新的多个状态序列中选择在该状态结束的最可能的状态序列，并选择相应的经过更新的误差系数之和，从而在编码信号中对应于原始信号中预定比特位置的比特位置处，低估任何与预定比特不一致的状态；(c)如果该比特不是一个预定比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个接收到的编码码元与预期码元之间较少总体误差的经过更新的误差系数之和，而且从新的多个状态序列中选择在该状态结束的相应的最可能状态序列；(d)通过对每个状态或一任选状态，比较最可能的状态序列的经过更新的误差系数之和，而确定对应于原始信号中的比特的最佳当前状态；和(e)因此，通过从最佳状态追溯，确定产生于先前的多个预定码元上的最可能的最早过渡及最早状态，并进而找到和输出一个最可能等于在该原始信号中的比特的比特。
方便的是，使得误差系数之和相加的步骤包括以下步骤：确定一维特比状态格栅结构，该格栅结构对应于用来对编码信号进行编码的卷积码；使通过维特比状态格栅结构的延迟编码信号的过渡路径的各个误差系数相加，以选择出一个最可能的过渡路径。
有利的是，在预定比特位置的至少一个预定比特是同步比特。
根据本发明的第二个方面，提供了一种解码器，用以对得自于原始信号的级联卷积编码和分组编码信号进行解码，该解码器包括：用于接收编码信号的接收装置；信号提供装置，该信号提供装置连接到接收装置以及第一维特比解码装置和第一延迟装置以将编码信号提供给这些装置；连接到第一维特比解码装置的第一去交织装置，用于对从第一维特比解码装置接收的解码信号进行去交织，以形成第一去交织信号；连接到第一去交织装置的第一分组解码装置，用于对第一去交织信号进行分组解码，识别正确解码组，并对被识别出属于正确解码组的解码比特进行标记，以形成标记解码信号；连接到第一分组解码装置的第一交织装置，用于对标记解码信号进行交织；连接到第一交织装置和第一延迟装置的第二维特比解码装置，用于利用标记解码信号对从第一延迟装置接收的延迟编码信号进行解码，而这是通过以下步骤完成的：对每个接收到的表示原始信号中的一比特的延迟编码信号的编码码元，对于对卷积编码和分组编码信号进行编码的卷积编码器的每个可能的当前状态，使得表示收到的编码码元之间差别、表示从该编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的各误差系数相加，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列的每一个状态序列的经过更新的误差系数之和；如果该比特是标记解码比特，则对于每个状态，根据所述预定比特，从该新的多个状态序列中选择在该状态结束的最可能的状态序列，并选择经过相应更新的误差系数之和，从而在对应于该标记解码比特的编码信号中的比特位置处，低估任何与标记解码比特不一致的状态；而如果该比特不是标记解码比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个接收到的编码码元与预期码元较少总体误差的经过更新的误差系数之和，而且从新的多个状态序列中选择在该状态结束的相应的最可能状态序列；通过对每个状态或一任选状态，比较最可能状态序列的经过更新的误差系数之和，而确定对应于该原始信号中的比特的最佳当前状态；并且因此而通过从该最佳当前状态追溯，确定产生于先前的预定多个码元上的最可能的最早过渡及最早状态，并输出一个最可能等于在该原始信号中的比特的比特，以形成第二维特比解码信号；连接到第二维特比解码装置的第二去交织装置，用于对从第二维特比解码装置接收到的信号进行去交织，以形成第二去交织信号；连接到第二去交织装置的第二分组解码装置，用于对第二去交织信号进行分组解码，以形成一个解码输出信号；以及，连接到第二分组解码装置的传送装置，用于传送解码输出信号。
方便的是，上述解码器包括第二延迟装置，以及第二交织器装置、第三维特比解码装置、第三去交织装置和第三分组解码装置，用于执行一次或多次解码迭代，以便利用得自前一迭代的解码输出信号的已知比特，对来自第二延迟装置的进一步延迟的编码信号进行解码。
有利的是，上述第二维特比解码装置被设置用于执行以下步骤：确定一维特比状态格栅结构，该格栅结构对应于用来对编码信号进行编码的卷积码；使通过维特比状态格栅结构的延迟编码信号的过渡路径的各个误差系数相加和比较，以选择一个最可能的过渡路径，同时在对应于标记解码信号中的标记解码比特的延迟编码信号中的比特位置处，忽略该维特比状态格栅结构中任何与标记解码比特不一致的状态以及任何通过该状态的过渡路径，因此由最可能的过渡路径确定第二维特比解码信号，该第二维特比解码信号在计及标记解码信号中的标记解码比特时，具有最少数量的误差。
优选的是，每个分组解码装置包括RS分组解码装置。
方便的是，为了以上述解码器对在预定比特位置具有至少一个预定比特的编码信号进行解码，所述第一维特比解码装置包括：求和装置，用于对每个接收到的表示原始信号中的一比特的编码码元，对于每个可能的当前状态，使得表示接收到的编码码元之间差别、表示从卷积编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的误差系数相加，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列的每一个状态序列的经过更新的误差系数之和；比较和选择装置，用于：如果该比特是一个预定比特，则对于每个状态，根据所述预定比特，从新的多个状态序列中选择在该状态结束的最可能状态序列，并选择相应的经过更新的误差系数之和，从而在编码信号中对应于原始信号中预定比特位置的比特位置处，低估任何与预定比特不一致的状态；而如果该比特不是一个预定比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个接收到的编码码元与预期码元之间较少总体误差的经过更新的误差系数之和，而且从新的多个状态序列中选择在该状态结束的相应的最可能状态序列；以及处理装置，用于通过对每个状态或一任选状态，比较最可能状态序列的经过更新的误差系数之和，而确定对应于原始信号中的比特的最佳当前状态，并因此而通过从最佳状态比特追溯，确定产生于先前的多个预定码元上的最可能的最早过渡及最早状态，并进而找到和输出一个最可能等于在该原始信号中所述比特的比特。
方便的是，上述第一维特比解码装置被设置成用于执行以下步骤：确定一维特比状态格栅结构，该格栅结构对应于用来对编码信号进行编码的卷积码；使通过维特比状态格栅结构的编码信号的过渡路径的各个误差系数相加，以选择一个最可能的过渡路径。
有利的是，在预定比特位置的至少一个预定比特是同步比特。
根据本发明的第三方面，提供了一种包括编码方法的计算机程序，当该程序运行在一个或多个计算机上时，它执行上文所述编码方法的所有步骤。
附图说明
以下将以示例的方式描述本发明，关于附图的说明如下：
图1是根据先有技术的级联卷积和分组编码过程的示意图。
图2是根据先有技术的级联卷积和分组解码过程的示意图。
图3是根据本发明的级联卷积和分组解码过程的示意图。
图4是一个已知状态维特比解码器格栅结构；
图5是一个用已知信息比特修改的状态维特比解码器格栅结构，有益于理解本发明。
图6是一个包差错率(PER)的示意图，其中以PER作为纵坐标，信噪比作为横坐标，该图通过DVB-S、1/2比率的卷积编码器将先有技术的差错率与根据本发明得到的差错率进行比较。
图7是一个包差错率(PER)的示意图，其中以PER作为纵坐标，信噪比作为横坐标，该图通过DVB、2/3比率的卷积编码器将先有技术的差错率与根据本发明得到的模拟差错率进行比较。
图8是先有技术的维特比解码过程中所使用的相加、比较和选择过程的流程图。
图9是图8所示相加、比较和选择过程被根据本发明改进后的流程图。
具体实施方式
已知的级联卷积和分组编码器工作过程10如图1所示，其中来自数据源11的数据流被输入到RS解码器12，来自RS解码器12的分组编码数据流被输出到交织器13，交织分组编码数据流从交织器13输出到卷积编码器14，卷积编码器14将级联卷积和分组编码的数据流15输出到调制器。
类似地，已知的级联卷积和分组解码器工作过程20如图2所示，其中来自解调器的级联卷积和分组编码数据流21被输入到维特比解码器22，维特比解码器22将交织分组编码数据流输出到去交织器23，去交织器23将去交织分组编码数据流输出到RS解码器24，RS解码器24将经过解码的数据流25输出。
在图3中展示根据本发明的级联卷积和分组解码器工作过程300，该过程也具有一个已知初始级，即级联卷积解码器20，在该初始级中将来自解调器的级联卷积和分组编码数据流21输入到维特比解码器22，维特比解码器22向去交织器23输出一个交织分组编码数据流，被去交织的分组编码数据流从去交织器23输出到RS解码器24，RS解码器24输出一个解码数据流25。然而，在本发明的解码器工作过程300的附加级30，第一交织器26对解码数据流25进行交织，交织数据流被输入到第一改进维特比解码器32(在下文中被描述的)，该第一改进维特比解码器被配置用于解码被第一延迟31所延迟的级联卷积和分组编码数据流21’。改进维特比解码器32将交织分组编码数据流输出至第二去交织器33，去交织分组编码数据流从第二去交织器33输出到第二RS解码器34，第二RS解码器34输出一个解码数据流35。
在可选的进一步的附加级40，解码数据流35’被第二交织器36交织，交织数据流被输入到第二改进维特比解码器42，以便级联卷积和分组编码数据流21”受到第一延迟31和第二延迟41组成的延迟系列延迟之后，对其进行解码，第二改进维特比解码器42向第三去交织器43输出交织分组编码数据流，去交织分组编码数据流被第三去交织器43输出到第三RS解码器44，第三RS解码器44输出一个解码数据流45。
可选择的是，可以添加类似于附加级40的进一步的附加级。
更详细地描述本发明的过程300，编码码元21被传送给级联卷积解码器20，级联卷积解码器20顺次包括维特比解码器42、去交织器23和RS解码器24。该码元还被传送给延迟链31、41。其中传统解码器20的一个输出包被RS解码器24表示为一个有效码字，这个包中的字节被标记为是正确的，以提供一个标记解码信号。然后，已知正确的这些字节在交织和串行操作之后，被作为已知比特输入到解码器的第二级，解码器的第二级对受到延迟的信道信息21’操作，并如下文所述结合了一种改进的维特比算法。这一过程可根据需要加以延伸作进一步重复。
通过下文所述对维特比解码器进行的改进，当对应码元被传送给经过改进的维特比解码器时，可以约束改进的维特比解码器，以便利用已知是正确的信息比特即已知比特。这不仅导致已知比特的正确解码，而且已知比特附近比特的解码也得到了提高，由于约束，在已知比特附近，比特的编码被可直观化为一个与所述改进维特比解码器有关的维特比解码格栅结构。
图4所示为一种已知的维特比解码格栅结构，该解码格栅结构容许比率为1/2、约束长度为3的卷积编码器的各个状态以及各状态之间的转换，其具有的容许状态为d1d2＝11，10，01，00，该解码格栅结构用于使维特比解码过程直观化。
维特比解码器迭代操作如下：在每个时刻，每个状态有一个指向状态的最佳序列或称路径中的前一状态的指针，其中该状态最佳序列或路径终止于该状态。有多少状态，就有多少路径。每个状态还有一个关联路径尺度，它在假定编码器经过终止于该状态的最可能路径的情况下，表示所有接收的码元直到当前码元的概率。假定所有接收到的码元都乘以某些难以计算(并可被忽略)的常数，则根据贝叶斯法则，它就等于在该状态结束的最佳路径的概率。使用对数表示是方便的(且是通常的惯例)，因此用尺度的相加取代概率的相乘。
在下一时刻，亦即当收到一个新码元时，使用一种相加-比较-选择(ACS)处理，对每个状态计算出新的一组路径尺度。对于每个新状态来说，所述ACS处理通过将与该状态相关联的尺度增加到一个计分中而产生对应于两种可能的前一状态中的每一种的结果，其中假定从该前一状态过渡到新的状态，该计分依赖于接收到的码元和预期码元。然后，ACS处理比较这些结果，并选择最佳结果，将这个判定结果作为到达该状态的最佳路径中的最后过渡加以存储，并存储新尺度。一旦计算了所有新尺度，就不再需要存储旧尺度，然后可以处理下一个接收码元。这意味着，必须对每个码元执行ACS处理以计算每个状态的路径尺度，并判定到达那个状态的最佳路径中的最佳前一状态。
图8的流程图示意这种ACS处理。一旦收到一个码元，就在步骤81通过将唯一的前一状态的路径尺度与一误差系数计分相加而计算出score_0，该唯一前一状态与编码器的对应输入比特是0的假设相一致，在给出所设前一状态时，该误差系数计分基于所接收码元和预期码元之间的负平方欧几里得距离。在步骤82，以相同方式假定编码器的对应输入比特是1而计算score_1。在步骤83，比较上述两个计分，如果score_1大于score_0，就在步骤84将该状态的计分设为score_1，并且假定原始输入比特是1而设定对前一状态的过渡路径。相反，如果score_0大于score_1，就在步骤85将该状态的计分设为score_0，并且假定原始输入比特是0而设定对前一状态的过渡路径。如果这些路径被追溯足够远，则所有路径将会聚到同一状态。为了由维特比解码器确定与一个特定码元相关联的输出比特，必须等待，直到更多得多的码元已经被处理为止，然后在格栅结构上反向查看会聚的路径。于是，沿着该路径的过渡就可以简单地确定解码比特。
对于一个真正的解码器，必须对追溯的长度施加一定限制；典型的做法是在确定状态从而也是使确定输出比特之前所接收到的约束长度乘以5倍和10倍。更为常见的则是通过选择一个最佳状态并追溯至路径存储器所允许的最大限度找出该路径中的第一个转换来实现上述目的。优选的是最佳状态是具有最佳计分的状态，但为简单起见也可以是任意状态(例如全部为0)。为进行连续操作，这种对最佳路径中的最早转换的追溯操作对于每一个输入码元执行一次。
该解码器算法可开始于一个已知状态，或开始于所有状态等概率的条件下。
当一些输入比特是已知的，则利用这样的固定比特信息可以省略选择算法；也就是说根据该固定比特来选择最佳前一状态。对应这一判定而设定对该状态的计分。在一优选实施例中，固定比特(对于非递归码)被选择为前一状态中的最后一个比特(即下面实例中的d2)。
根据本发明改进的ACS处理如图9所示。与未经改进的ACS处理相同，改进的ACS处理在步骤81和82计算score_0和score_1，之后在步骤91确定原始比特是否为一个固定比特。如果原始比特不是一个固定比特，则该处理与未经改进的ACS处理一样，在步骤83继续比较两个计分，然后在步骤84、85相应地设定状态和过渡路径。然而，如果在步骤91确定原始比特是一个固定比特，则在步骤92确定该固定比特是0还是1。如果固定比特是1，就在步骤84将这个状态的计分设定为score_1，并在原始输入比特是1的情况下设定对前一状态的过渡路径。相反，如果固定比特是0，就在步骤85将这个状态的计分设定为score_0，并在原始输入比特是0的情况下设定对前一状态的过渡路径。
作为示例，考虑在第二个过渡之后，如图5所示已知d2＝0的情况。此时参考图4和图5，已知在格栅结构中第三列(表示在时间步2之后的状态)的状态541、543分别等于11(即d1＝1，d2＝1)和01(即d1＝0，d2＝1)，因为它们含有d2＝1所以不是有效的，因此当比较通过格栅结构的路径时，那些状态和任何导致那些状态的处理311、321；312、322，或从那些状态出发的任何处理411、412；431、432均可有效地被删除或被低估(discount)。同样，作为示例展示的第二列内(表示在时间步1之后的状态)分别等于11和10的状态531、532不再有任何由这些状态出发的过渡，因此这些状态以及导致这些状态的任何处理211、221；231、241也有效地被删除或被低估，从而减少了需要比较的通过格栅结构的路径数量，并增加了用于解码邻接比特的置信度。
实际上，固定比特忽略的效果是对ACS模块本身的。自动进行遍历格栅结构的搜索的实施方案源自于维特比算法的特点——它没有必要实际上删除或低估状态——这样做在计算上确实是浪费的。
参考图4和图5，简单地通过将判定约束到在时间步3之后对四个状态中的每一个状态进行，就在时间步2之后将等于01的状态543和等于11的状态541排除在考虑范围之外。此后维特比算法会自行将删除通过状态531和532的路径，而不必进行高代价的格栅结构删除操作。
再参考图3，卷积解码器20的输出25是一系列包。这些包中的一些包将被RS解码器24标记为是错误的；另外一些包将被正确地解码，并被看作是正确的。在DVB-S情况下，如果一个包包含九个或更多个字节错误，该包就不能被RS解码器正确解码。
交织器26还对RS信号解码器24产生的信号进行交织，RS解码器24标记一个包是否是正确的。结果是一系列交织的字节和信号，其中该信号标记该字节是否属于正确的解码包。
然后数据被串行化，串行化数据被传送给改进维特比解码器32。当串行化数据来自于一个正确解码包时，就允许维特比解码器32根据已知输入比特而作出其判定，否则使用正常的相加-比较-选择功能。
若包的特征部分被第一RS解码器24正确解码，则出自第一改进维特比解码器32的输出应该远比第一维特比解码器22的输出更好，而且甚至比第一RS解码器输出25好。如果经过第一次迭带之后，第一改进维特比解码器32已经在错误包内有错误字节的位置成功地正确解码了更多的一些字节，则如果这个包现在包含八个或更少的错误，第二RS解码器34将能够解码这个包。
此外，继续参考图3，当在解码器的第一级20之前，在码元流21中能够识别已知信息时，例如存在一个重复同步字节模式时，还可在第一级20中使用改进维特比解码器以取代维特比解码器22，而将重复同步比特作为已知比特使用。
图6中的图形示意曲线61(PER4)与曲线62的比较，其中曲线61是DVB-S型比率1/2、使用四个附加迭代的解码器的包错误率(PER)与信噪比关系曲线(PER4)，曲线62是没有附加迭代的解码器即传统DVB解码器的关系曲线(PER0)。如果曲线61、62被外推到1E-7，在用户测试中误差开始变得重大的那一点，就能看出本方法的增益将大约是0.8dB。然而，DVB-S的推荐工作点是3.3dB，因此通过对曲线61、62的外推，在PER相同的情况下，本发明的方法的增益是1.0dB。
图7示意DVB-S、比率2/3解码器的模拟结果，显示了借助本发明、使用四个迭代可取得的曲线71与没有使用附加级的先有技术曲线72的对比，表明取得了类似改进。传统解码器的推荐工作点是5.0dBS/N，同样通过外推，表明借助本发明可取得大约1.0dB的增益。在此点PER通过外推将接近IE-15。
本发明的解码处理比已知的解码处理提供了较好的错误校正结果，这有如下几个原因：
i)在任何已知比特中不产生错误。
ii)格栅结构受到约束，从而起始和结束点是已知的。这限制了解码器做出确定某些错误选择的自由。
iii)突发错误不能扩散超过已知字节(因为字节长度比卷积编码器的存储长)。
Iv)信号中噪声最大的码元可引起出现于第一个迭代的突发误差，这些码元未必与在第二个迭代输入到维特比解码器的错误包重合。
倘若每个迭代均对突发错误包内的至少一个附加错误包进行纠正，那么多重迭代就是有用的。这一标准为确定特定实施方案的迭代数目提供了一个有用的及早限制标准。然而，附加迭代从来不会降低PER性能。
虽然以相同的解码器级30、40描述了所述处理，但仍可进行一些优化。由于突发错误不能扩散超过一个已知字节，所以对在多级维特比解码器的较后级，具有长追溯深度并不有利。只有从已知状态的一个新部分开始，到已知状态的前一部分的追溯的结果是有利的。就操作字节(8比特)的RS解码器和6比特卷积编码器存储深度而言，一个连续错误包仅有14个未知状态(并且这些中的一些状态不完全是自由的)。对于两个连续错误包来说，将有22个未知状态，依此类推。这意味着对于较后的迭代，改进维特比解码器的反向读取长度可以被大幅降低而极少性能损失。
通过利用上文所述的改进维特比方案，本发明对用于级联模式的传统解码器提供了性能上的改进。这种改进不要求改变编码器或其操作模式。
其它FEC模式，如数字视频广播(DVB)，数字卫星新闻采集(DSNG)和8级残留边带(8VSB)，均具有一种内部格栅结构码，也可受益于本发明。

Claims (15)

1.一种对级联卷积编码和分组编码信号进行解码的方法，该方法包括以下步骤：
a)将该编码信号(21)提供给第一维特比解码装置(22)和延迟装置，以形成延迟编码信号(21)；
b)利用该第一维特比解码装置对该编码信号(21)进行解码，以形成第一维特比解码信号；
c)利用第一去交织装置(23)对该第一维特比解码信号进行去交织，以形成第一去交织信号；
d)利用第一分组解码装置(24)对该第一去交织信号进行分组解码，识别正确解码组，并对被识别出属于该正确解码组的解码比特进行标记，以形成标记解码信号(25)；
e)利用第一交织装置对该标记解码信号进行交织，以便输出到第二维特比解码装置(32)；
f)以该第二维特比解码装置利用被交织的标记解码信号对该延迟编码信号进行解码，这是通过以下步骤完成的：对每个接收到的表示一原始信号中的一比特的编码码元，以卷积编码器和分组编码器进行编码，从而形成级联卷积编码和分组编码信号，对于该卷积编码器的每个可能的当前状态，使得表示接收到的编码码元之间差别、表示前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的各个误差系数相加(81，82)，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列中的每一个状态序列的经过更新的该误差系数之和；确定(91)该比特是否为标记解码比特，如果该比特是标记解码比特，则对每个状态，根据该预定比特，从所述新的多个状态序列中选择(84，85)在该状态结束的最可能的状态序列，并选择相应的经过更新的误差系数之和，从而在对应于该标记解码比特的该编码信号中的比特位置处，低估任何与该标记解码比特不一致的状态；而如果该比特不是标记解码比特，则对于每个状态，比较(83)该经过更新的误差系数之和，并选择出一个该接收到的编码码元与该预期码元之间较少总体误差的经过更新的误差系数之和，而且从所述新的多个状态序列中选择在该状态结束的相应的最可能状态序列；通过对每个状态或一任选状态，比较该最可能状态序列的经过更新的误差系数之和，而确定对应于该原始信号中的比特的最佳当前状态；并且因此而通过从该最佳当前状态追溯，确定产生于先前的预定的多个码元上的最可能的最早过渡和最早状态，并输出一个最可能等于在该原始信号中所述比特的比特，以形成第二维特比解码信号；
g)利用第二去交织装置(33)对该第二维特比解码信号进行去交织，以形成第二去交织信号；
h)利用该第二分组解码装置(34)对该第二去交织信号进行分组解码，以形成解码输出信号。
2.根据权利要求1所述的方法，其特征在于该方法包括以下进一步的迭代步骤：利用进一步的延迟装置(41)使得该延迟编码信号进一步延迟，并且重复所述步骤e)到h)至少一次，以利用来自于步骤h)的该解码输出信号的已知比特，解码该进一步被延迟的编码信号。
3.根据权利要求1或2所述的方法，其特征在于其中对该延迟编码信号进行解码的步骤包括：确定一维特比状态格栅结构，该维特比格栅结构对应于用来对该编码信号进行编码的卷积码；使通过该维特比状态格栅结构的该延迟编码信号的过渡路径的各个误差系数相加和比较，以选择一个最可能的过渡路径，同时在对应于该标记解码信号中该标记解码比特的该延迟编码信号中的一个位置，忽略该维特比状态格栅结构中任何与该标记解码比特不一致的状态以及任何通过该状态的过渡路径，因此由该最可能的过渡路径确定第二维特比解码信号，该第二维特比解码信号在计及该标记解码信号中的该标记解码比特时，具有最少数量的误差。
4.根据前述任一权利要求所述的方法，其特征在于其中所述进行分组解码的步骤包括RS分组解码。
5.根据前述任一权利要求所述的方法，其特征在于该原始信号在预定比特位置具有至少一个预定比特，而且利用该第一维特比解码装置对该编码信号进行解码的步骤包括：
a)对每个接收到的表示该原始信号中的一比特的编码码元，对于每个可能的当前状态，使得表示该接收到的编码码元之间差别、表示从该卷积编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的误差系数相加，而令误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列中的每一个状态序列的经过更新的该误差系数之和；
b)如果该比特是一个预定比特，则对于每个状态，根据该预定比特，从所述新的多个状态序列中选择在该比特结束的最可能的状态序列，并选择相应的经过更新的误差系数之和，从而在该编码信号中对应于该原始信号中的所述预定比特的比特位置处，低估任何与该预定比特不一致的状态；
c)如果该比特不是一个预定比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个该接收到的编码码元与该预期码元之间较少总体误差的经过更新的误差系数之和，而且从所述新的多个状态序列中选择在该状态结束的相应的最可能状态序列；
d)通过对每个状态或一任选状态，比较该最可能状态序列的该经过更新的误差系数之和，而确定对应于该原始信号中的该比特的最佳当前状态；和
e)因此，通过从该最佳当前状态追溯，确定产生于先前的多个预定码元上的最可能的最早过渡和最早状态，并进而找到和输出一个最可能等于该原始信号中的该比特的比特。
6.根据权利要求5所述的方法，其特征在于其中使得该误差系数之和相加的步骤包括以下步骤：
a)确定一维特比状态格栅结构，该维特比状态格栅结构对应于用来给该编码信号编码的卷积码；和
b)使通过该维特比状态格栅结构的该编码信号的过渡路径的各个误差系数相加，以选择出一个最可能的过渡路径。
7.根据权利要求5或6所述的方法，其特征在于其中在预定比特位置的该至少一个预定比特是同步比特。
8.一种解码器，用以对得自于原始信号的级联卷积编码和分组编码信号进行解码，该解码器包括：
用于接收该编码信号的接收装置；
信号提供装置，该信号提供装置连接到该接收装置以及第一维特比解码装置(22)和第一延迟装置(31)以将该编码信号提供给上述各装置；
连接到该第一维特比解码装置的第一去交织装置(23)，用于对从该第一维特比解码装置接收的解码信号进行去交织，以形成第一去交织信号；
连接到该第一去交织装置的第一分组解码装置(24)，用于对该第一去交织信号进行分组解码，识别正确解码组，并对被识别出属于该正确解码组的解码比特进行标记，以形成标记解码信号(25)；
连接到该第一分组解码装置的第一交织装置(26)，  用于对该标记解码信号进行交织；
连接到该第一交织装置和该第一延迟装置的第二维特比解码装置(32)，用于对从该第一延迟装置接收的延迟编码信号进行解码，而这是通过以下步骤完成的：对每个接收到的表示该原始信号中的一比特的延迟编码信号的编码码元，对于对级联卷积编码和分组编码信号进行编码的卷积编码器和分组编码器的的每个可能的当前状态，使得表示接收到的编码码元之间差别、表示从该编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的各误差系数相加(81，82)，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列的每一个状态序列的经过更新的误差系数之和；如果该比特是标记解码比特，则对每个状态，根据该预定比特，从所述新的多个状态序列中选择(84，85)在该状态结束的最可能的状态序列，并选择相应的经过更新的误差系数之和，从而在对应于该标记解码比特的该编码信号中的比特位置处，低估任何与该标记解码比特不一致的状态；而如果该比特不是标记解码比特，则对每个状态，比较(83)所述经过更新的误差系数之和，并选择出一个接收到的编码码元与预期码元之间较少总体误差的经过更新的误差系数之和，而且从所述新的多个状态序列中选择在该状态结束的相应的最可能状态序列；通过对每个状态或一任选状态，比较最可能状态序列的经过更新的误差系数之和，而确定对应于该原始信号中的比特的最佳当前状态；并且因此而通过从该最佳当前状态追溯，确定产生于先前的预定多个码元上的最可能的最早过渡和最早状态，并输出一个最可能等于该原始信号中的比特的比特；
连接到该第二维特比解码装置的第二去交织装置(33)，用于对从该第二维特比解码装置接收到的信号进行去交织，以形成第二去交织信号；
连接到该第二去交织装置的第二分组解码装置(34)，用于对该第二去交织信号进行分组解码，以形成解码输出信号；和
连接到该第二分组解码装置的传送装置，用于传送该解码输出信号。
9.根据权利要求8所述的解码器，其特征在于该解码器包括：第二延迟装置(41)、第二交织装置(36)、第三维特比解码装置(42)、第三去交织装置(43)以及第三分组解码装置(44)，用于执行一次或多次解码迭代，以便利用得自于前一迭代的该解码输出信号的已知比特，对来自该第二延迟装置的进一步延迟编码信号进行解码。
10.根据权利要求8或9所述的解码器，其特征在于该第二维特比解码装置被用于执行以下步骤：确定一维特比状态格栅结构，该维特比格栅结构对应于用来对该编码信号进行编码的卷积码；使通过该维特比状态格栅结构的该延迟编码信号的过渡路径的各个误差系数相加和比较，以选择一个最可能的过渡路径，同时在对应于该标记解码信号中该标记解码比特的该延迟编码信号中的一个位置，忽略该维特比状态格栅结构中任何与该标记解码比特不一致的状态以及任何通过该状态的过渡路径，因此由最可能的过渡路径确定第二维特比解码信号，该第二维特比解码信号在计及该标记解码信号中的所述标记解码比特时，具有最少数量的误差。
11.根据权利要求8到10中任一项所述的解码器，其特征在于每个所述分组解码装置包括RS分组解码装置。
12.根据权利要求8到11中任一项所述的解码器，其特征在于为在预定比特位置对具有至少一个预定比特的编码信号进行解码，其中该第一维特比解码装置包括：
求和装置，用于对每个接收到的表示该原始信号中的一比特的编码码元，对于每个可能的当前状态，使得表示该接收到的编码码元之间差别、表示从该编码器的前一状态到当前状态的过渡、与对应于从前一状态到当前状态的预定容许过渡的预期码元的误差系数相加，而令该误差系数成为各个所述前一状态之和，从而对所有可能的状态，构成对应于新的多个状态序列的每一个状态序列的经过更新的误差系数之和；
比较和选择装置，用于：如果该比特是一个预定比特，则对于每个状态，根据该预定比特，从所述新的多个状态序列中选择在该状态结束的最可能状态序列，并选择相应的经过更新的误差系数之和，从而在该编码信号中对应于该原始信号中该预定比特位置的比特位置处，低估任何与该预定比特位置的该预定比特不一致的状态；而如果该比特不是一个预定比特，则对于每个状态，比较所述经过更新的误差系数之和，并选择出一个该接收到的编码码元与该预期码元之间较少总体误差的经过更新的误差系数之和，而且从所述新的多个状态序列中选择在该状态结束的最可能状态序列；和
处理装置，用于通过对每个状态或一任选状态，比较该最可能状态序列的经过更新的误差系数之和，而确定对应于该原始信号中所述比特的最佳当前状态；并因此而由该最佳当前状态追溯，确定产生于先前的多个预定码元的最可能的最早过渡和最早状态，并进而找到一个最可能等于在该原始信号中所述比特的比特。
13.根据权利要求12所述的解码器，其特征在于该第一维特比解码装置被设置成用于执行以下步骤：
确定一个维特比状态格栅结构，该维特比格栅结构对应于用来对该编码信号进行编码的卷积码；和
使通过该维特比状态格栅结构的该编码信号的过渡路径的各个误差系数相加，以选择一个最可能的过渡路径。
14.根据权利要求12或13所述的解码器，其特征在于在预定比特位置的该至少一个预定比特是同步比特。
15.一种包括编码方法的计算机程序，当该程序运行在一个或多个计算机上时，它用来执行权利要求1到7中任一权利要求所述方法的所有步骤。
CNA2004100316072A 2003-03-27 2004-03-29 级联卷积和分组编码信号的解码装置和方法 Pending CN1534879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0307092.7 2003-03-27
GB0307092A GB2400002A (en) 2003-03-27 2003-03-27 Decoding a concatenated convolutional and block encoded signal by marking known correct bits

Publications (1)

Publication Number Publication Date
CN1534879A true CN1534879A (zh) 2004-10-06

Family

ID=9955664

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100316072A Pending CN1534879A (zh) 2003-03-27 2004-03-29 级联卷积和分组编码信号的解码装置和方法

Country Status (4)

Country Link
US (1) US20040194005A1 (zh)
EP (1) EP1467492A1 (zh)
CN (1) CN1534879A (zh)
GB (1) GB2400002A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262307B (zh) * 2008-03-31 2010-08-04 清华大学 一种含有星座图旋转调制方式的串行级联编译码***
CN101911509A (zh) * 2008-01-07 2010-12-08 高通股份有限公司 利用关于信道map消息的先验信息的信道解码
CN104506202A (zh) * 2014-12-04 2015-04-08 杭州国芯科技股份有限公司 一种利用已知数据辅助收敛的迭代译码方法
CN110798283A (zh) * 2018-08-01 2020-02-14 恩智浦有限公司 用错误校正进行的信号处理
CN112436844A (zh) * 2019-08-26 2021-03-02 瑞昱半导体股份有限公司 迭代解码电路及解码方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2414638A (en) * 2004-05-26 2005-11-30 Tandberg Television Asa Decoding a concatenated convolutional-encoded and block encoded signal
US8046662B2 (en) 2004-08-20 2011-10-25 Broadcom Corporation Method and system for decoding control data in GSM-based systems using inherent redundancy
US8020080B2 (en) * 2006-03-29 2011-09-13 Stmicroelectronics S.A. Receive circuit
KR20080012434A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 입력 메시지의 특성을 고려한 복호 장치 및 방법
ES2319590B2 (es) * 2006-09-08 2009-10-07 Universidad De Cantabria Codificador ldpc e interleaver para dvb-s2.
WO2009101485A1 (en) * 2008-02-11 2009-08-20 Freescale Semiconductor, Inc. Method and apparatus for decoding received data signals
US8108749B2 (en) 2008-03-06 2012-01-31 Zoran Corporation Diversity combining iterative decoder
US8406342B2 (en) 2008-06-19 2013-03-26 Qualcomm Incorporated Methods and systems for improving frame decoding performance using known information
US8718202B2 (en) * 2008-08-11 2014-05-06 Texas Instruments Incorporated Reduced complexity viterbi decoding
US9015562B1 (en) * 2008-08-18 2015-04-21 Marvell International Ltd. Systems and methods for multistage error correction
US8495458B1 (en) 2008-11-17 2013-07-23 Marvell International Ltd. Systems and methods for multistage error correction
CN102742164B (zh) * 2012-02-14 2014-04-30 华为技术有限公司 一种译码方法和译码装置
JP5835108B2 (ja) * 2012-05-31 2015-12-24 ソニー株式会社 受信装置および受信方法
KR102333140B1 (ko) * 2017-08-18 2021-12-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416787A (en) * 1991-07-30 1995-05-16 Kabushiki Kaisha Toshiba Method and apparatus for encoding and decoding convolutional codes
US5566206A (en) * 1993-06-18 1996-10-15 Qualcomm Incorporated Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
DE69424908T2 (de) * 1993-09-20 2000-11-09 Canon Kk Signalverarbeitungsapparat
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
JP3280834B2 (ja) * 1995-09-04 2002-05-13 沖電気工業株式会社 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法
KR100213876B1 (ko) * 1996-10-04 1999-08-02 윤종용 비터비 복호기를 이용한 비트 오율 측정 장치
US5812601A (en) * 1996-11-15 1998-09-22 Telefonaktiebolaget Lm Ericsson Coding for higher-level modulation
US6266795B1 (en) * 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6480984B1 (en) * 1999-06-23 2002-11-12 Agere Systems Inc. Rate (M/N) code encoder, detector, and decoder for control data
KR100580160B1 (ko) * 1999-09-14 2006-05-15 삼성전자주식회사 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7035317B2 (en) * 2000-09-21 2006-04-25 North Carolina State University Single-user decoder metrics for subtractive interference cancellation detectors in code-division multiple-access (CDMA) communication systems with time dependence variance residual multiple-access interference (RMAI)
TW536872B (en) * 2002-07-03 2003-06-11 Via Optical Solution Inc Viterbi decoding device and method for multi-input data and multi-output data

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911509A (zh) * 2008-01-07 2010-12-08 高通股份有限公司 利用关于信道map消息的先验信息的信道解码
US8392811B2 (en) 2008-01-07 2013-03-05 Qualcomm Incorporated Methods and systems for a-priori decoding based on MAP messages
CN101262307B (zh) * 2008-03-31 2010-08-04 清华大学 一种含有星座图旋转调制方式的串行级联编译码***
CN104506202A (zh) * 2014-12-04 2015-04-08 杭州国芯科技股份有限公司 一种利用已知数据辅助收敛的迭代译码方法
CN104506202B (zh) * 2014-12-04 2017-05-31 杭州国芯科技股份有限公司 一种利用已知数据辅助收敛的迭代译码方法
CN110798283A (zh) * 2018-08-01 2020-02-14 恩智浦有限公司 用错误校正进行的信号处理
CN112436844A (zh) * 2019-08-26 2021-03-02 瑞昱半导体股份有限公司 迭代解码电路及解码方法
CN112436844B (zh) * 2019-08-26 2024-01-26 瑞昱半导体股份有限公司 迭代解码电路及解码方法

Also Published As

Publication number Publication date
GB2400002A (en) 2004-09-29
GB0307092D0 (en) 2003-04-30
US20040194005A1 (en) 2004-09-30
EP1467492A1 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
CN1534879A (zh) 级联卷积和分组编码信号的解码装置和方法
CN1155160C (zh) 发送和接收链接码数据的方法和装置
US7310768B2 (en) Iterative decoder employing multiple external code error checks to lower the error floor
CN1178397C (zh) 对经卷积编码的码字解码的软判定输出解码器
CN1203616C (zh) 带有判决反馈均衡的turbo解码器
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
CN1154236C (zh) 纠错编码型的数字传输方法
CN1173481C (zh) 使用改进追溯的两步软输出维特比算法解码器
CN1235342C (zh) 级联式信道编码的方法和设备
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
CN101047472A (zh) 使用搜索深度维特比算法对咬尾卷积码的解码方法
CN1618174A (zh) 用于线性分组码的纠擦除和单错的解码器
EP2418796B1 (en) Bitwise reliability indicators from survivor bits in Viterbi decoders
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
CN101848002B (zh) Rs级联网格调制码的迭代译码装置及其译码方法
US20090067554A1 (en) High throughput and low latency map decoder
CN1147169C (zh) 用于Turbo码的解码方法和解码器
CN1777042A (zh) 级联式信道编码的方法和设备
JP2001285261A (ja) エラー訂正符号化型ディジタル伝送方法
CN1155161C (zh) 用于特博码的解码器及其解码方法
CN1741614A (zh) 使用冗余对视/音频和语音数据进行解码的方法和***
CN110798283A (zh) 用错误校正进行的信号处理
CN1129257C (zh) 串行回溯的最大似然解码方法及其使用该方法的解码器
CN1599262A (zh) 宽带无线接入***中里德索洛门卷积级联码的实现方法
CN1738229A (zh) TD－SCDMA***中的Woven卷积码纠错编、译码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication