CN1529476A - 以太网与atm层对接数据转换校验装置及方法 - Google Patents
以太网与atm层对接数据转换校验装置及方法 Download PDFInfo
- Publication number
- CN1529476A CN1529476A CNA2003101118924A CN200310111892A CN1529476A CN 1529476 A CN1529476 A CN 1529476A CN A2003101118924 A CNA2003101118924 A CN A2003101118924A CN 200310111892 A CN200310111892 A CN 200310111892A CN 1529476 A CN1529476 A CN 1529476A
- Authority
- CN
- China
- Prior art keywords
- ethernet
- atm
- data
- module
- crc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
一种以太网与ATM层对接数据转换校验装置及方法,其装置包括:从以太网到ATM层方向的以太同网发送模块、发送CRC生成模块、ATM发送模块和从ATM层到以太网方向的ATM接收模块、接收CRC校验模块、以太网接收模块,以及ATM侧发送、接收存储模块和以太网侧发送、存储模块;其方法为利用上述装置实现以太网与ATM层对接数据转换和校验。采用本发明不但能够实现以太网到ATM之间的总线转换,还能同步完成数据的CRC计算,不需要再占用网络处理器的资源,减少网络处理器工作量,大大提高***性能。同时本发明在CRC计算模块中采用RAM存储查表方式,节省大量逻辑资源,降低***成本。
Description
技术领域
本发明涉及数字通信技术,更具体的说,是一种用来实现ATM(AsynchronousTransfer Mode,异步传输模式)层到以太网对接,并进行数据CRC(循环冗余码校验)校验的装置以及处理方法。
背景技术
以太网是Xerox公司发明的基带LAN(局域网)标准。它采用带冲突检测的载波监听多路访问协议(CSMA/CD),传输介质为同轴电缆,随着通讯技术的高速发展,在各个领域得到越来越广泛地应用。以太网接入采用异步工作方式,适于处理IP突发数据流,发展至今,技术已有重要变化和突破(LAN交换、星形布线、大容量MAC地址存储以及管理性等)。ATM是一种国际电信联盟ITU-T制定的标准,在这一模式中,信息被组织成信元,因包含来自某用户信息的各个信元不需要周期性出现,这种传输模式是异步的。由于两者标准不同,当数据需要在以太网和ATM之间交互时,就需要对数据格式以及相应的控制信号等进行转换。
目前与以太网、ATM层对接的相关专利主要有专利申请号为6,414,966的美国专利“Bridging device for mapping/demapping ethernet packet datadirectly onto and from a sonet network”,即组建、拆分以太网数据包并连接至SONET(多信道同步光纤网络)的桥接设备。
上述专利的主要功能为完成以太网处理器接口到Utopia Level 2P(Fr-UTOPIA)接口的转换,包括数据宽度、控制信号以及时序要求等。设备只要包括以太网控制模块、存储模块、UTOPIA(采用异步传输模式(ATM)的通用测试及操作物理层接口)接口模块、CPU接口模块,处理流程中当以太网侧/UTOPIA侧接收完毕数据,再把控制权交给另一侧控制模块,同样该侧处理完毕后再把控制权交回。
上述专利除实现ATM层和以太网的数据通讯以外,没有在传输数据过程中同时对ATM信元进行CRC16校验计算。从ATM层到以太网以及从以太网到ATM层两个传输方向不能并行工作,局限于只有一个处理模块可以工作,处理效率不高。
发明内容
本发明的目的在于提供一种新的以太网与ATM层对接数据转换校验装置,并在此基础上提供实现以太网到ATM层数据传输及校验的方法。本发明根据***需求,提供网络处理器专用总线到ATM标准总线之间的转换接口,在进行接口转换同时进行CRC校验计算,减少上层软件的工作量,提高***性能。
本发明中的以太网与ATM层对接数据转换校验装置,包括:从以太网到ATM层方向的以太同网发送模块、发送CRC生成模块、ATM发送模块和从ATM层到以太网方向的ATM接收模块、接收CRC校验模块、以太网接收模块,以及ATM侧发送、接收存储模块和以太网侧发送、存储模块;
所述以太网发送模块,用来与以太网侧的网络处理器的专用总线进行数据通信,包括数据包发送状态控制,总线其它信号生成以及时序调整;
所述发送CRC生成模块,用来对整个数据包进行CRC计算,并将计算结果添加到数据包末;
所述ATM发送模块,用来与ATM物理层进行通信,发送附带CRC计算结果的数据包;
所述ATM接收模块、接收CRC校验模块、以太网接收模块,在数据流相反的方向完成对应的功能;
所述ATM侧发送、接收存储模块和以太网侧发送、存储模块,用来缓存ATM信元相关信息;
在所述CRC生成模块(103)和接收CRC校验模块(107)的芯片的RAM中存放有CRC计算对应表格。CRC对应计算表格有地址和数据两项。
在有两个或两个以上通道需要传输数据时,可以在上述装置的基础上,在从以太网到ATM层方向增加发送端口仲裁模块,在从ATM层到以太网方向增加接收端口仲裁模块,用来平均分配出口资源。
本发明的上述装置采用多时钟域。本装置中共有三个时钟,两个为外部两种总线的时钟,一个为内部锁相环时钟。外部总线接口时钟是由本装置外部的器件输入,本装置直接使用。发明中凡是以太网侧的模块均使用以太网侧外部总线接口时钟,ATM侧模块均使用ATM侧外部总线接口时钟;装置内部锁相环是装置内部芯片自身所具有的附加功能,装置内部采用一些方法进行调用,自行产生这个倍频时钟,仅仅供发送和接收方向的CRC模块使用。即:CRC生成、校验模块的工作时钟选用装置内部芯片锁相环输出的倍频时钟,以太网发送、接收模块采用以太网侧外部总线接口时钟,ATM发送、接收模块采用ATM侧外部总线接口时钟。
本发明中实现以太网到ATM层数据传输及校验的方法,包括以下步骤:
从以太网侧到ATM层:
A.以太网的网络处理器向ATM层发送数据包时,检测装置相应的端口状态,该端口上报有效信号,网络处理器发出数据包;
B.以太网侧发送模块将32bit宽度数据存入该侧存储FIFO;
C.检测到以太网发送侧存储FIFO中有待发数据包,并判断ATM侧发送存储FIFO仍有空间,则运行发送侧CRC生成模块,读出数据包,进行32bit到8bit位宽转换以及CRC计算,存入ATM侧FIFO;
D.检测到ATM侧FIFO中有待发包,本装置继续检测ATM层的PHY芯片端口状态,若端口有效,启动ATM侧发送模块,将8bit宽度数据转换为16bit后发出,若端口检测无效,继续等待;
从ATM层到以太网:
E.ATM层有数据包需要传送给以太网网络处理器,对应端口上报数据包有效信号;
F.检测ATM接收侧FIFO状态,若仍有空间,启动接收模块,将16bit宽度数据转换为8bit后依次存入FIFO;
G.检测到ATM接收FIFO中有数据包,同时检测以太网侧接收FIFO仍有空间,则运行接收CRC校验模块,对数据包进行CRC计算,并与接收到的CRC字节进行比较,判断传输过程中是否出错,将8bit宽度转换为32bit宽度后存入以太网侧接收FIFO;
H.上报网络处理器有数据包需要接收,检测到有效接收信号后,启动以太网接收模块(106),读出FIFO中数据,送给网络处理器。
上述步骤C和步骤G中的对数据进行CRC计算,是指将从FIFO里读出的数据包内容经过一些特定计算后作为地址进行查表,也就是把这个地址送给RAM,然后给出对应的其它控制信号,RAM就会输出相应的数据,再对这个数据进行处理后就得到CRC计算的结果。
若同时有两个或以上的通道需要传送数据,则启动发送端口仲裁模块和接收端口仲裁模块,使各个通道同等占用总线。
有益效果:
采用了本发明的装置和方法,与现有技术相比较,不但能够实现以太网到ATM之间的总线转换,还能同步完成数据的CRC计算,不需要再占用网络处理器的资源,减少网络处理器工作量,大大提高***性能,目前测试四个端口完全可以满足每个端口线速的性能要求。同时本发明在CRC计算模块中采用RAM存储查表方式,节省大量逻辑资源,降低***成本。
附图说明
图1是以太网与ATM对接数据转换校验模块结构示意图。
图2是以太网发送模块工作流程图。
图3是发送CRC生成模块工作流程图。
图4是ATM侧发送模块工作流程图。
具体实施方式
下面结合附图进一步的对本发明进行详细说明。
如附图1所示,本发明的一个实施例结构共包括以下几个部分:
102以太网发送模块,主要根据网络处理器的查询要求上报端口准备信息,并实时检测总线的数据包,用数据包的起始标志位触发发送状态机(发送模块的一部分),将总线的数据按32位宽度缓存入对应存储FIFO,同时缓存数据包起始、结束标志位。
103发送CRC生成模块,检测到以太网发送侧FIFO中已缓存数据包,同时ATM侧发送FIFO未填满,启动CRC生成状态机,将32位宽度的数据从以太网发送FIFO中读出,由于CRC计算按字节处理,以太网侧每四个时钟周期使能一次FIFO,而ATM侧每个周期均压入一个字节,并将CRC计算结果嵌在数据包最后,供数据包接收方进行正确性校验。
104ATM发送模块,当检测到ATM侧发送FIFO中已有缓存数据包,同时发送端口仲裁模块判断该端口有效,则启动ATM侧发送状态机,从FIFO中读出数据,处理数据宽度后发出。
105发送端口仲裁模块,109接收端口仲裁模块,本发明中有四个端口同时工作,在ATM侧共用一套出口总线,这两个模块的主要功能就是平均分配出口资源,保证各个通道的数据畅通。
108ATM接收模块,当检测到ATM层有数据包待传送时,检测ATM接收侧FIFO,若还有存储空间,使能ATM接收状态机(接收模块的一部分),启动一次接收过程,将16位宽数据按高低位顺序转换为8位宽后存入FIFO。
107接收CRC校验模块,检测到ATM接收侧FIFO中有待传数据包,并且以太网接收侧FIFO仍有空间存放数据包,启动CRC校验状态机,使能ATM接收FIFO,读出数据包,按字节进行CRC计算,而后把8位数据转换为32位宽度后存入以太网接收FIFO,读出整个数据包后,将CRC计算结果与数据包自带的CRC字节进行校验,并将比对结果上报软件进行处理。
106以太网接收模块,该模块定期接收网络处理器的端口检测信号,当发现某个端口有数据包接收使能信号时,启动接收状态机,将数据包从以太网接收侧FIFO中读出,并按照时序要求整理各个控制信号后送出。
存储模块,主要包括ATM侧发送、接收数据存储模块,以太网侧发送接收数据存储模块,对应每个数据存储模块设置标签存储模块,缓存ATM信元相关的信息。本发明所有的存储模块均采用异步FIFO实现,占用装置内部的RAM资源。本发明目前实现四通道数据接口,根据实际需要可以拓展。每个通道发送接收对应独立存储FIFO,根据CRC计算要求,模块内部数据处理宽度为8bit,对外与ATM层与网络处理器接口分别为16bit和32bit,以太网侧存储FIFO宽度为32bit,ATM侧存储FIFO宽度定义为8bit。
在本发明的实施例中,根据需要增加通道数,加入对应端口的接收发送模块,并在端口仲裁模块中加入相应端口状态以就可以实现。
在通信***中,设备性能极为重要。本发明中数据总线宽度分别为8bit、16bit和32bit,为了不影响性能,采用多时钟域处理,工作时钟包括外部总线接口时钟,装置内部锁相环生成的倍频时钟,以匹配不同的数据处理宽度,消除性能瓶颈。本装置提供16位CRC计算功能,为节约资源,在设计时将CRC计算对应表格存储在RAM里。RAM(Random Access Memory)即为随机存取存贮器,在本装置采用的芯片内有很多存储单元,使用者可以根据自己的需要,将它们设置成RAM或者FIFO这些不同类型的存储器。在本发明中,将一定数量的存储单元设置成一个RAM使用,存放CRC计算对应表格。根据算法要求,必须在一个时钟周期里得到查表值,并计算出下一次查表的地址,因此计算查表地址与时钟上升沿同步,而读RAM与时钟下降沿同步。CRC计算按字节进行,为了保证性能,该模块的工作时钟选用芯片锁相环输出的66M时钟,这样该模块的时间约束就达到120M,要求比较严格,本发明采用优化代码以及布线等方法满足了该约束。目前类似的设计一般采用函数直接查表,这样需要占用很多寄存器资源,必须选用大容量的器件实现,本发明采用的方法有效节省了逻辑资源,降低芯片成本。
以下根据附图2详细说明以太网发送模块的处理流程。
201:以太网侧有待发送数据包,网络处理器发出查询信号,检测是否可以进行发送。
202:转换装置根据以太网侧标签FIFO的计数值判断对应数据FIFO中是否还有缓存一个数据包的空间,若已经没有空间,上报无效的RDY信号,网络处理器保持查询状态。反之上报有效RDY信号。
203:检测到有效RDY信号后,网络处理器发出发送使能信号,并同步向数据总线发出32位数据以及帧头信号,以太网接收模块检测到有效的发送使能信号后,启动以太网发送状态机。
204:以太网发送模块继续检测数据包帧头信号,当检测到有效信号时,进入下一处理流程。
205:发送模块使能该侧发送存储FIFO,该FIFO宽度为32位,将外部数据总线上的数据存入该FIFO。
206:发送模块在接收过程中实时检测帧结束标志,当检测到该信号有效时,结束接收。
207:关闭数据FIFO,同时将该数据包的对应长度、奇偶校验信息等存入8位标签FIFO,并开始等待下一个数据包,该模块的处理速度与外部接口总线一致,为33M。
附图3为发送CRC生成模块流程图。
301:发送CRC模块实时检测以太网侧标签FIFO输出的计数值,当读到以太网侧标签FIFO计数值>=1,即表明数据FIFO中有待发数据包时,进入下一流程。
302:检测若ATM侧发送FIFO仍有空间,则启动CRC发送状态机,反之进行等待。
303:使能以太网标签FIFO,读出对应数据包相关信息。
304:使能以太网侧数据FIFO,读出32位数据后关闭FIFO。
305:CRC16需要按字节进行计算,为了保证性能需要,采用内部锁相环输出的倍频66M时钟作为同步时钟。按照高低位顺序,将32位数据拆分为字节进行CRC16计算。
306:检测是否计数到四个时钟周期,由于以太网侧数据FIFO一次读出32位,而ATM侧FIFO一次写入8位,因此每四个周期读一次以太网侧FIFO,而写操作可以连续进行。若未到四个周期,继续进行CRC计算,若计数到四个周期,进入下一次读FIFO操作。
307:在进行CRC计算同时检测帧结束标志位,若读到该信号有效,说明本数据包已经传送完毕。
308:将CRC计算结果附加在数据包末尾,写入ATM侧发送FIFO,以满足外部设备检验要求。而后关闭ATM侧数据FIFO。
309:将该数据包长度、端口号等对应信息写入ATM侧标签FIFO,而后关闭FIFO,完成操作。
在该模块中,CRC计算是关键部分。CRC16生成多项式=1+x5+x12+x16,查表算法是基于此多项式的一种变换算法,对于每8bit数据,查表的计算公式为:
CRC=(CRC>>8)^CRCTAB[(CRC^data)&0xFF]
计算方法为:首先将需计算CRC的8bit数据与上次CRC结果的低8位异或,而后再与16进制数据FF相与,得到的数据即为查表地址,而后将上次CRC结果右移8位,高位用0填充,将该数据与CRC查表值异或后就可得到本次CRC计算结果。其中:
(CRC^data)&0xFF:表示CRC与data异或之后再同0xFF相与;
CRCTAB( ):表示用上面求得的值的低8位查表,得一16bit值;
CRC>>8:表示CRC右移8位(16此特,移位后高8位为0);
每一帧计算初始时CRC=0xFFFF,由于需要与时钟同步,每一个时钟沿只能计算一次,而计算值到下一个时钟沿才可用。每读到8bit数据,按上面的步骤重复计算。当有帧结束标志出现,表示一帧结束,CRC=NOT CRC(或CRC XOR0xFFFF),即取一次非运算,就得到该数据包的CRC计算结果,然后低字节在前,高字节在后,附加在数据包最后,写入发送FIFO。
附图4为ATM发送模块流程图。
401:ATM侧发送模块检测到ATM侧发送FIFO中有待传数据包,启动端口仲裁器。
402:若只有一个端口有缓存数据包待发送,则不需仲裁,直接将总线使用权交给该端口,反之根据平均原则分配总线,保证每个端口对总线的占用率均一致。发送模块同时检测ATM层器件接收状态,若该器件暂时不能接收,该模块停留在查询状态,若可以接收,并且通过仲裁得到总线占用权,就启动ATM侧发送状态机。
403:发送状态机使能对应标签FIFO,将缓存数据包的相关信息读出,进行判断,若该数据包为一个错误包,则直接丢弃,不送给***器件,若为正常数据包,则开始传送。
404:使能数据FIFO,读出8位宽度数据,由于***接口总线宽度为16位宽,根据数据先后顺序将8位宽度数据转换为16位总线宽度后再送出,同时对应送出总线上各个控制信号。
405:持续发送过程,并实时检测帧结束标志位,一旦读到该信号有效,说明该数据包已经传送完毕。
406:ATM发送状态机关闭ATM发送数据FIFO,同时释放***总线使用权,完成一次数据包发送过程。
从ATM层到以太网的数据传输过程与以上流程方向相反,原理结构等基本一致。不同点主要是从ATM层过来的数据包末尾已经带有CRC字节,接收CRC校验模块和发送方向处理方法一样,但是不再添加CRC字节,而是把计算所得的CRC字节与数据包所带的字节进行比较,将比较结果附加在数据包后上报给软件。
本发明主要完成从以太网网络处理器到ATM层的数据通信以及校验。通过应用本发明,除了方便快捷地实现以太网和ATM层的通讯,还提供数据校验功能,避免软件进行CRC计算,节约大量***资源,提高通讯设备的性能。根据不同需求,本发明还可以较方便的进行扩展,不需改变基本结构和处理流程,就可以适应CRC32等多种校验方法,或者实现其它总线类型之间的转换,应用空间广泛。
Claims (6)
1、一种以太网与ATM层对接数据转换校验装置,包括:从以太网到ATM层方向的以太同网发送模块(102)、发送CRC生成模块(103)、ATM发送模块(104)和从ATM层到以太网方向的ATM接收模块(108)、接收CRC校验模块(107)、以太网接收模块(106),以及ATM侧发送、接收存储模块和以太网侧发送、存储模块;
所述以太网发送模块(102),用来与以太网侧的网络处理器的专用总线进行数据通信,包括数据包发送状态控制,总线其它信号生成以及时序调整;
所述发送CRC生成模块(103),用来对整个数据包进行CEC计算,并将计算结果添加到数据包末;
所述ATM发送模块(104),用来与ATM物理层进行通信,发送附带CRC计算结果的数据包;
所述ATM接收模块(108)、接收CRC校验模块(107)、以太网接收模块(106),在数据流相反的方向完成对应的功能;
所述ATM侧发送、接收存储模块和以太网侧发送、存储模块,用来缓存ATM信元相关信息;
在所述CRC生成模块(103)和接收CRC校验模块(107)的芯片的RAM中存放有CRC计算对应表格。
2、权利要求1所述的以太网与ATM层对接数据转换校验装置,其特征在于:在从以太网到ATM层方向还有发送端口仲裁模块(105),在从ATM层到以太网方向还有接收端口仲裁模块(109);所述发送端口仲裁模块(105)和接收端口仲裁模块,在有两个或两个以上通道需要传输数据时,用来平均分配出口资源。
3、权利要求1或2所述的以太网与ATM层对接数据转换校验装置,其特征在于:该装置采用多时钟域,其中CRC生成、校验模块的工作时钟选用装置内部芯片锁相环输出的倍频时钟,以太网发送、接收模块采用以太网侧外部总线接口时钟,ATM发送、接收模块采用ATM侧外部总线接口时钟。
4、实现以太网到ATM层数据传输及校验的方法,包括以下步骤:
从以太网侧到ATM层:
A.以太网的网络处理器(101)向ATM层发送数据包时,检测装置相应的端口状态,该端口上报有效信号,网络处理器发出数据包;
B.以太网侧发送模块(102)将32bit宽度数据存入该侧存储FIFO;
C.检测到以太网发送侧存储FIFO中有待发数据包,并判断ATM侧发送存储FIFO仍有空间,则运行发送侧CRC生成模块(103),读出数据包,进行32bit到8bit位宽转换以及CRC计算,存入ATM侧FIFO;
D.检测到ATM侧FIFO中有待发包,本装置继续检测ATM层的PHY芯片(110)端口状态,若端口有效,启动ATM侧发送模块(104),将8bit宽度数据转换为16bit后发出,若端口检测无效,继续等待;
从ATM层到以太网:
E.ATM层有数据包需要传送给以太网网络处理器(101),对应端口上报数据包有效信号;
F.检测ATM接收侧FIFO状态,若仍有空间,启动接收模块(108),将16bit宽度数据转换为8bit后依次存入FIFO;
G.检测到ATM接收FIFO中有数据包,同时检测以太网侧接收FIFO仍有空间,则运行接收CRC校验模块(107),对数据包进行CRC计算,并与接收到的CRC字节进行比较,判断传输过程中是否出错,将8bit宽度转换为32bit宽度后存入以太网侧接收FIFO;
H.上报网络处理器有数据包需要接收,检测到有效接收信号后,启动以太网接收模块(106),读出FIFO中数据,送给网络处理器(101)。
5、权利要求4所述的实现以太网到ATM层数据传输及校验的方法,其特征在于:步骤C和步骤G中的对数据进行CRC计算,是指将从FIFO里读出的数据包内容经过计算后作为地址送给RAM,然后给出对应的控制信号,RAM输出相应的数据,再对这个数据进行处理得到CRC计算的结果。
6、权利要求4或5所述的实现以太网到ATM层数据传输及校验的方法,其特征在于:若同时有两个或以上的通道需要传送数据,则启动发送端口仲裁模块(105)和接收端口仲裁模块(109),使各个通道同等占用总线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101118924A CN100473031C (zh) | 2003-10-21 | 2003-10-21 | 以太网与atm层对接数据转换校验装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101118924A CN100473031C (zh) | 2003-10-21 | 2003-10-21 | 以太网与atm层对接数据转换校验装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1529476A true CN1529476A (zh) | 2004-09-15 |
CN100473031C CN100473031C (zh) | 2009-03-25 |
Family
ID=34304827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101118924A Expired - Fee Related CN100473031C (zh) | 2003-10-21 | 2003-10-21 | 以太网与atm层对接数据转换校验装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100473031C (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008006307A1 (fr) * | 2006-07-03 | 2008-01-17 | Huawei Technologies Co., Ltd. | Procédé et dispositif d'un ethernet supportant des cellules atm |
CN1798014B (zh) * | 2004-12-20 | 2010-04-28 | 华为技术有限公司 | 一种循环冗余编码定帧方法 |
CN101379777B (zh) * | 2006-02-10 | 2011-08-17 | 松下电器产业株式会社 | 无线通信*** |
CN102346469A (zh) * | 2011-08-12 | 2012-02-08 | 中国科学院光电技术研究所 | 大型光电望远镜镜头机构分布控制方法及控制*** |
CN101166082B (zh) * | 2006-10-18 | 2012-03-28 | 特拉博斯股份有限公司 | 用于同步的方法和设施 |
CN103546240A (zh) * | 2013-09-24 | 2014-01-29 | 许继集团有限公司 | 以太网crc校验方法 |
CN105791777A (zh) * | 2016-04-20 | 2016-07-20 | 安徽师范大学 | 基于fpga的千兆以太网视频多路采集传输*** |
CN107577636A (zh) * | 2017-09-12 | 2018-01-12 | 天津津航技术物理研究所 | 一种基于soc的axi总线接口数据传输***及传输方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319460B1 (ko) * | 2000-02-02 | 2002-01-05 | 오길록 | 에이티엠 및 이더넷 트래픽을 효과적으로 처리할 수 있는고속 에이티엠 셀 스위치 기반의 고성능 스위치드 라우터시스템 |
WO2002076027A1 (en) * | 2001-03-21 | 2002-09-26 | Corecess Inc. | Adsl access multiplexer connected to ethernet and adsl network system using the same |
-
2003
- 2003-10-21 CN CNB2003101118924A patent/CN100473031C/zh not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1798014B (zh) * | 2004-12-20 | 2010-04-28 | 华为技术有限公司 | 一种循环冗余编码定帧方法 |
CN101379777B (zh) * | 2006-02-10 | 2011-08-17 | 松下电器产业株式会社 | 无线通信*** |
WO2008006307A1 (fr) * | 2006-07-03 | 2008-01-17 | Huawei Technologies Co., Ltd. | Procédé et dispositif d'un ethernet supportant des cellules atm |
US8279875B2 (en) | 2006-07-03 | 2012-10-02 | Huawei Technologies Co., Ltd | Method and apparatus for Ethernet to bear ATM cells |
CN101166082B (zh) * | 2006-10-18 | 2012-03-28 | 特拉博斯股份有限公司 | 用于同步的方法和设施 |
CN102346469A (zh) * | 2011-08-12 | 2012-02-08 | 中国科学院光电技术研究所 | 大型光电望远镜镜头机构分布控制方法及控制*** |
CN102346469B (zh) * | 2011-08-12 | 2014-03-05 | 中国科学院光电技术研究所 | 大型光电望远镜镜头机构分布控制方法及控制*** |
CN103546240A (zh) * | 2013-09-24 | 2014-01-29 | 许继集团有限公司 | 以太网crc校验方法 |
CN105791777A (zh) * | 2016-04-20 | 2016-07-20 | 安徽师范大学 | 基于fpga的千兆以太网视频多路采集传输*** |
CN105791777B (zh) * | 2016-04-20 | 2019-03-26 | 安徽师范大学 | 基于fpga的千兆以太网视频多路采集传输*** |
CN107577636A (zh) * | 2017-09-12 | 2018-01-12 | 天津津航技术物理研究所 | 一种基于soc的axi总线接口数据传输***及传输方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100473031C (zh) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1282339C (zh) | 一种用于以太网无源光网络的数据帧缓存设备和方法 | |
EP1202182B1 (en) | Apparatus and method for an interface unit for data transfer between a host processor and a digital signal processor in the asynchronous transfer mode | |
CN1993687A (zh) | 用于控制对通信组件的消息存储器的数据访问的消息管理器和方法 | |
CN1993936A (zh) | FlexRay通信组件 | |
CN1812317A (zh) | 同步媒介访问控制器 | |
CN1667965A (zh) | 数据传输控制装置及电子设备 | |
CN103744811A (zh) | 一种串行数据传输***及方法 | |
CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
CN1529476A (zh) | 以太网与atm层对接数据转换校验装置及方法 | |
CN1949695A (zh) | 一种帧数据传输中错帧丢弃的方法和*** | |
CN1993946A (zh) | 用于在信息存储器中存储信息的方法和信息存储器 | |
CN1293739C (zh) | 高速数据链路控制协议发送处理模块及其数据处理方法 | |
CN1825794A (zh) | 确定最优采样相位的网络设备和方法 | |
CN101047447A (zh) | 基于光纤的点对点工业串行实时通信***及其控制方法 | |
Yang et al. | NISAR: An AXI compliant on-chip NI architecture offering transaction reordering processing | |
CN1929471A (zh) | 一种调度和仲裁的装置 | |
CN1863136A (zh) | 以太网数据包与多个dsp串口数据转发的方法和*** | |
CN102790663B (zh) | 一种应用于vlbi硬件相关处理机的全硬件网络接口 | |
CN101043437A (zh) | 一种快速发送操作、管理和维护信元的方法和装置 | |
CN1901492A (zh) | 一种通过网络中的总线接口进行通信的方法和*** | |
CN1825795A (zh) | 用于确定最优采样相位的网络设备和方法 | |
CN1738224A (zh) | Tdm数据与帧格式转换的电路及方法、传输交换***及方法 | |
CN100338910C (zh) | 网络信息交换中多端口收发包数统计方法 | |
CN1292362C (zh) | 串口扩展芯片 | |
CN1306772C (zh) | 一种短包数据的接入方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090325 Termination date: 20141021 |
|
EXPY | Termination of patent right or utility model |