CN1523678A - 一种厚膜soi场效应晶体管 - Google Patents
一种厚膜soi场效应晶体管 Download PDFInfo
- Publication number
- CN1523678A CN1523678A CNA031046622A CN03104662A CN1523678A CN 1523678 A CN1523678 A CN 1523678A CN A031046622 A CNA031046622 A CN A031046622A CN 03104662 A CN03104662 A CN 03104662A CN 1523678 A CN1523678 A CN 1523678A
- Authority
- CN
- China
- Prior art keywords
- silicon island
- thick film
- thickness
- effect transistor
- film soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种厚膜SOI场效应晶体管,目的是提供一种既可以实现硅膜全耗尽,又可以克服SOI器件固有的Kink效应,同时还能够增加器件的驱动电流,提高速度,改善短沟性能的厚膜SOI场效应晶体管。本发明的技术方案为:一种厚膜SOI场效应晶体管,它包括源区、漏区、栅氧化层、埋氧化层、背栅、硅膜、衬底及沟道在内的厚膜SOI场效应晶体管的本体,在靠近所述背栅的界面设有一个相反掺杂的异型硅岛。本发明不仅克服了厚膜SOI场效应晶体管所固有的Kink效应,器件的驱动电流也大大增加,使得器件工作速度大大提高。异型硅岛的设计允许其厚度、宽度、掺杂浓度以及位置有较大波动,为厚膜SOI器件提供了一个更广阔的设计空间。
Description
技术领域
本发明涉及一种半导体器件,特别涉及一种厚膜SOI场效应晶体管。
背景技术
SOI(Silicon-on-Insulator)技术经过二十多年的发展,已经成为高速、低压低功耗集成电路的优选技术。与体硅技术相比,SOI技术有着不可比拟的优越性。SOI器件具有寄生结电容小、抗辐照性能好、抗寄生闩锁效应等优点,已经被现今的工业界所广泛地采用(J.P.Coling,,2nd Edition,Kluwer Academic Pub.,2000,KeithDiefendorff,Microprocessor Report,Vol.12,No.4,August 24,1998)。但厚膜SOI器件由于硅膜部分耗尽,存在中性体区,当漏电压较高时,会出现Kink效应,使器件的漏电流迅速地增大,影响器件的性能,大大限制了厚膜器件的应用。人们为了解决厚膜SOI器件固有的Kink效应对器件性能的影响,尽量减薄硅膜厚度,使硅膜处于全耗尽状态。薄膜全耗尽(FD)SOI器件可以消除Kink效应,有效地抑制器件的短沟道效应(SCE)、改善亚阈特性、提高器件的跨导(S.Maeda et al.,IEDM Tech.Dig.,Page(s):129-132,1996,M.J.Sheron et al.,IEEE Electron Device Letter,Volume:16,Issue:3,March,1995)。然而薄膜FDSOI器件的阈值电压对硅膜厚度的变化非常敏感,随着硅膜越来越薄,对硅膜平整度的要求也越来越苛刻,这就使得薄膜SOI器件的材料制备变得非常困难。
发明内容
本发明的目的是提供一种厚膜SOI场效应晶体管,既可以实现硅膜全耗尽,又可以克服SOI器件固有的Kink效应,同时还能够增加器件的驱动电流,提高速度,改善短沟性能。
为实现上述目的,本发明采取以下技术方案:一种厚膜SOI场效应晶体管,它包括源区、漏区、栅氧化层、埋氧化层、背栅、硅膜、衬底及沟道在内的厚膜SOI场效应晶体管的本体,在靠近所述背栅的界面设有一个相反掺杂的异型硅岛。
优化的异型硅岛应该位于硅膜的底部中央处。
所述异型硅岛各参数的优化范围为:异型硅岛宽度约为所述沟道长度的五分之三;厚度等于所述硅膜厚度的一半;所述异型硅岛掺杂浓度高于所述硅膜的掺杂浓度。
实现本发明的一种具体的优选方案为:异型硅岛位于硅膜的底部中央处,沟道长度L=1μm,硅膜厚度为tsi=0.4μm,栅氧化层厚度tox=20nm,源漏区掺杂浓度Nn+=1×1020cm-3,硅膜掺杂浓度为Filmdoping=1×1017cm-3,埋氧化层厚度tbox=0.2μm,衬底掺杂浓度Np-=5×1016cm-3,厚度tsub=0.3μm;异型硅岛掺杂浓度的变化范围在1×1017cm-3-5×1018cm-3之间;硅岛厚度T的设计范围为0.18μm-0.28μm之间;硅岛半宽度W在0.25μm-0.3μm之间。
迄今为止,尚无文献报道如何实现厚膜SOI器件的硅膜全耗尽,以消除Kink效应。本发明所提供的异型硅岛SOI场效应晶体管不仅克服了厚膜SOI场效应晶体管所固有的Kink效应,器件的驱动电流也大大增加,使得器件工作速度大大提高。异型硅岛的设计允许其厚度、宽度、掺杂浓度以及位置有较大波动,为厚膜SOI器件提供了一个更广阔的设计与应用空间。
附图说明
图1为本发明厚膜SOI场效应晶体管结构示意图
图2(a)为硅岛半宽度的变化对异型硅岛SOI器件的输入输出特性的影响
图2(b)为硅岛半宽度的变化对异型硅岛SOI器件的转移特性的影响
图3(a)为硅岛厚度的变化对异型硅岛SOI器件的输入输出特性的影响
图3(b)为硅岛厚度的变化对异型硅岛SOI器件的转移特性的影响
图4(a)为硅岛掺杂浓度的变化对异型硅岛SOI器件的输入输出特性的影响
图4(b)为硅岛掺杂浓度的变化对异型硅岛SOI器件的转移特性的影响
图5(a)为硅岛浓度的变化对异型硅岛SOI器件的输入输出特性的影响
图5(b)为硅岛浓度的变化对异型硅岛SOI器件的转移特性的影响
图5(c)为硅岛浓度的变化对异型硅岛SOI器件的沟道电势分布的影响
图6(a)为优化的异型硅岛SOI场效应晶体管与常规厚膜SOI场效应晶体管的输入输出特性的比较结果
图6(b)为优化的异型硅岛SOI场效应晶体管与常规厚膜SOI场效应晶体管的反向器的速度特性的比较结果
图6(c)为优化的异型硅岛SOI场效应晶体管与常规厚膜SOI场效应晶体管的器件的短沟道特性的比较结果
具体实施方式
为了说明本发明所提供的器件的性能,用二维器件模拟软件DESSIS ISE(6.0版本)对异型硅岛场效应晶体管的结构参数进行了优化分析。并与常规结构(即厚膜部分耗尽)场效应晶体管的特性进行对比。如图1所示,本发明厚膜SOI场效应晶体管包括源区1、漏区2、栅氧化层3、埋氧化层4、背栅5、硅膜6、衬底7及沟道8在内的厚膜SOI场效应晶体管的本体,在靠近所述背栅的界面设有一个相反掺杂的异型硅岛9。模拟中器件的参数如下:沟道长度L=1μm,硅膜厚度为tsi=0.4μm,栅氧化层厚度tox=20nm,源漏区掺杂浓度Nn+=1×1020cm-3,硅膜掺杂浓度为Filmdoping=1×1017cm-3,埋氧化层厚度tbox=0.2μm,衬底掺杂浓度Np-=5×1016cm-3,厚度tsub=0.3μm。模拟中采用流体动力学和量子效应模型;复合模型采用了SRH、Auger、Band2band和Avalanche模型;迁移率模型采用了doping Dependence、High fieldsaturation、Enormal和PhuMob模型。
实施例1:异型硅岛SOI器件硅岛半宽度的变化对输入输出特性和转移特性的影响(硅岛位于沟道底部中央)
图2(a)(b)分别给出了硅岛半宽度的变化对异型硅岛SOI器件的输入输出特性和转移特性的影响。其中,硅岛厚度T=0.2μm,Doping=5×1017cm-3。由图2(a)可知,当硅岛半宽度W=0.25μm时,厚膜SOI器件的Kink效应消除,沟道内部已经全耗尽,器件的驱动电流增加;随硅岛半宽度不断增加,驱动电流也不断增大;而硅岛半宽度W=0.3μm是一个比较敏感的值,当硅岛半宽度W>0.3μm时,管子就变得非常容易击穿。其原因可以从图2(b)中得到解释。可以看出,当硅岛半宽度W>0.3μm后,器件的阈值电压发生显著漂移,硅岛的结耗尽层使沟道内部全部耗尽,但当硅岛宽度过大时,就会使器件的源端势垒降低,阈值电压减小,过饱和电压(VG-VT)增大,管子变得更容易开启,饱和驱动电流更大,从而,器件更容易击穿。所以可知,当硅岛厚度T=0.2μm,Doping=5×1017cm-3时,理想的硅岛半宽度W在0.25μm-0.3μm之间。硅岛半宽度在此范围内的SOI器件一方面可以消除厚膜全耗尽器件的Kink效应,另一方面器件的饱和驱动电流增大,泄漏电流很小,同时管子的击穿电压也较高。
实施例2:硅岛厚度的变化对异型硅岛SOI器件的输入输出特性和转移特性的影响(硅岛位于沟道底部中央)
图3(a)(b)分别给出了硅岛厚度的变化对异型硅岛SOI器件的输入输出特性和转移特性的影响(硅岛位于沟道底部中央)。其中,硅岛半宽度W=0.3μm,Doping=5×1017cm-3。由图3(a)可以看出,当硅岛厚度T=0.2μm,也即硅膜厚度的一半处时,输出曲线的Kink现象基本消除,沟道内部实现了全耗尽。当硅岛厚度进一步增加时,器件的饱和驱动电流则进一步增大,尤其是当硅岛厚度从T=0.3μm变化到T=0.35μm时,器件的驱动电流急剧增加。硅岛厚度的增加,使得SOI器件的饱和区与击穿区之间的电压宽度也逐渐变小,管子变得易于击穿。图3.5(b)亦显示,当硅岛厚度T>0.25μm时,器件的阈值电压发生显著漂移。硅岛厚度T>0.3μm时,漏电流已经变得不能忽视。此时,源端势垒受异型硅岛的影响,已经变得很低,小的栅压就可以实现管子的开启。在相同的栅压与漏压下,硅岛厚度增加导致的源端势垒降低,使得更多的源端载流子可以非常容易的越过势垒,进入沟道,从而形成很大的输出电流,此即图3(a)第6条曲线所显示的情况。所以,当异型硅岛的半宽度W=0.3μm,掺杂浓度Doping=5×1017cm-3时,硅岛厚度T的设计范围为O.18μm-0.28μm之间。在此厚度范围内,异型硅岛SOI器件不仅可以消除厚膜SOI器件的Kink效应,而且可以较大地提高器件的驱动能力,同时保持较小的泄漏电流。
实施例3:硅岛掺杂浓度的变化对异型硅岛SOI器件的输入输出特性和转移特性的影响(硅岛位于沟道底部中央)
图4(a)(b)分别给出了硅岛掺杂浓度的变化对异型硅岛SOI器件的输入输出特性和转移特性的影响(硅岛位于沟道底部中央)。其中,硅岛半宽度W=0.3μm,硅岛厚度T=0.2μm。当异型硅岛的掺杂浓度Doping很低时,硅岛对厚膜器件的特性基本没有影响,硅岛掺杂浓度较低使硅岛与沟道之间的pn结耗尽层主要分布在硅岛一侧。但当硅岛的掺杂浓度可以与沟道掺杂浓度相比拟时,厚膜器件特性就发生了显著的变化,如图4(a)所示。当硅岛的掺杂浓度Doping大于硅膜杂质浓度Filmdoping(即1×1017cm-3)时,利用pn结原理可知,n型硅岛的掺杂浓度越高,P型沟道区的耗尽层展宽的就越多,就越容易实现沟道的全耗尽,从而消除了厚膜SOI器件的Kink效应。与此同时,随着硅岛掺杂浓度的增大,器件的驱动电流也逐渐增加。但由图4(b)可知,由于阈值电压漂移和泄漏电流的影响,异型硅岛掺杂浓度的变化范围应在1×1017cm-3-5×1018cm-3之间。
实施例4:硅岛位于沟道顶部中央时,硅岛浓度的变化对器件的输入输出特性、转移特性及沟道电势分布的影响
图5(a)(b)(c)分别给出了硅岛浓度的变化对器件的输入输出特性、转移特性及沟道电势分布的影响。其中硅岛半宽度W=0.3μm,厚度T=0.2μm。由图5(a)可知,当硅岛的掺杂浓度超过沟道的掺杂浓度时,虽然也可以克服厚膜器件所固有的Kink效应,并且驱动电流也随着硅岛掺杂浓度的增加而增大,但是由图5(b)又可知,器件的阈值电压发生了很大的漂移,且器件的亚阈值斜率非常大,使器件的泄漏电流大大增加,器件性能严重退化。这是由于当硅岛位于沟道顶部中央处时,对沟道的表面势产生了很大的影响,如图5(c)所示。图中比较了当硅岛分别位于沟道底部与沟道顶部时的沟道电势分布情况(器件的其它参数均相同)。可以看出,当硅岛位于沟道顶部中央处(曲线2)时,沟道的表面电势比硅岛位于沟道底部中央处(曲线1)的电势低200mV左右,更容易受到漏端电势的影响,从而器件的短沟道效应更加显著。
由上所述,优化的异型硅岛应该位于硅膜的底部中央处,如图1所示。且硅岛各参数的优化范围为:宽度约为沟道长度的五分之三,厚度大约等于硅膜厚度的一半,掺杂浓度只要高出硅膜的掺杂浓度即可。
实施例5:优化的异型硅岛SOI场效应晶体管与常规厚膜SOI场效应晶体管的输入输出特性、反向器的速度特性及器件的短沟道特性的比较
图6(a)(b)(c)分别给出了优化的异型硅岛SOI场效应晶体管与常规厚膜SOI场效应晶体管的输入输出特性、反向器的速度特性及器件的短沟道特性的比较结果。其中,两种结构器件的沟道长度L=1μm,硅膜厚度tsi=0.4μm,掺杂浓度Filmdoping=1×1017cm-3;异型硅岛SOI场效应晶体管的硅岛半宽度W=0.3μm,厚度T=0.2μm,掺杂浓度Doping=5×1017cm-3。由图6(a)可知,厚膜SOI器件由于异型硅岛的存在,不仅仅克服了其所固有的Kink效应,而且器件的驱动电流也大大增加。这也使得器件工作速度大大提高,如图6(b)所示。在相同的输入波形下,由异型硅岛SOI场效应晶体管构成的反相器的速度要比常规SOI场效应晶体管构成反相器的速度更快。图6(c)比较了两种结构器件的短沟道效应。当沟道长度从1μm缩小到0.1μm时,异型硅岛SOI厚膜全耗尽器件的阈值电压漂移明显小于常规结构。当沟道长度L=0.1μm时,异型硅岛SOI场效应晶体管的阈值电压漂移比常规SOI器件的小60mV左右。所以,异型硅岛SOI场效应晶体管为小尺寸SOI器件的一个较好的选择。
Claims (10)
1、一种厚膜SOI场效应晶体管,它包括源区、漏区、栅氧化层、埋氧化层、背栅、硅膜、衬底及沟道在内的厚膜SOI场效应晶体管的本体,其特征为:在靠近所述背栅的界面设有一个相反掺杂的异型硅岛。
2、根据权利要求1所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛位于硅膜的底部中央处。
3、根据权利要求1或2所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛宽度约为所述沟道长度的五分之三。
4、根据权利要求1或2所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛厚度等于所述硅膜厚度的一半。
5、根据权利要求1或2所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛宽度约为所述沟道长度的五分之三,厚度等于所述硅膜厚度的一半。
6、根据权利要求1或2所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛掺杂浓度高于所述硅膜的掺杂浓度。
7、根据权利要求2所述一种厚膜SOI场效应晶体管,其特征在于:所述沟道长度L=1μm,硅膜厚度为tsi=0.4μm,栅氧化层厚度tox=20nm,源漏区掺杂浓度Nn+=1×1020cm-3,硅膜掺杂浓度为Filmdoping=1×1017cm-3,埋氧化层厚度tbox=0.2μm,衬底掺杂浓度Np-=5×1016cm-3,厚度tsub=0.3μm。
8、根据权利要求7所述一种厚膜SOI场效应晶体管,其特征在于:所述异型硅岛掺杂浓度的变化范围在1×1017cm-3-5×1018cm-3之间。
9、根据权利要求7所述一种厚膜SOI场效应晶体管,其特征在于:所述硅岛厚度T的设计范围为0.18μm-0.28μm之间;
10、根据权利要求7所述的一种厚膜SOI场效应晶体管,其特征在于:所述硅岛半宽度W在0.25μm-0.3μm之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03104662 CN1274030C (zh) | 2003-02-20 | 2003-02-20 | 一种厚膜soi场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03104662 CN1274030C (zh) | 2003-02-20 | 2003-02-20 | 一种厚膜soi场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1523678A true CN1523678A (zh) | 2004-08-25 |
CN1274030C CN1274030C (zh) | 2006-09-06 |
Family
ID=34282303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03104662 Expired - Fee Related CN1274030C (zh) | 2003-02-20 | 2003-02-20 | 一种厚膜soi场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1274030C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208448A (zh) * | 2011-05-24 | 2011-10-05 | 西安电子科技大学 | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 |
WO2016023490A1 (zh) * | 2014-08-12 | 2016-02-18 | 北京纳米能源与***研究所 | 基于摩擦接触起电效应的背栅场效应晶体管 |
CN113363323A (zh) * | 2020-03-05 | 2021-09-07 | 苏州大学 | 单栅场效应晶体管器件及调控其驱动电流的方法 |
-
2003
- 2003-02-20 CN CN 03104662 patent/CN1274030C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208448A (zh) * | 2011-05-24 | 2011-10-05 | 西安电子科技大学 | 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构 |
WO2016023490A1 (zh) * | 2014-08-12 | 2016-02-18 | 北京纳米能源与***研究所 | 基于摩擦接触起电效应的背栅场效应晶体管 |
CN105470313A (zh) * | 2014-08-12 | 2016-04-06 | 北京纳米能源与***研究所 | 基于接触起电的背栅场效应晶体管 |
US9653674B2 (en) | 2014-08-12 | 2017-05-16 | Beijing Institute Of Nanoenergy And Nanosystems | Contact electrification effect-based back gate field-effect transistor |
CN105470313B (zh) * | 2014-08-12 | 2018-11-02 | 北京纳米能源与***研究所 | 基于接触起电的背栅场效应晶体管 |
CN113363323A (zh) * | 2020-03-05 | 2021-09-07 | 苏州大学 | 单栅场效应晶体管器件及调控其驱动电流的方法 |
WO2021174685A1 (zh) * | 2020-03-05 | 2021-09-10 | 苏州大学 | 单栅场效应晶体管器件及调控其驱动电流的方法 |
CN113363323B (zh) * | 2020-03-05 | 2023-08-18 | 苏州大学 | 单栅场效应晶体管器件及调控其驱动电流的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1274030C (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101667595B (zh) | 半导体装置 | |
US7679121B2 (en) | Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof | |
Colinge et al. | Junctionless nanowire transistor: complementary metal-oxide-semiconductor without junctions | |
CN102054870A (zh) | 一种半导体结构及其形成方法 | |
WO2012116528A1 (en) | Tunneling field effect transistor and method for forming the same | |
CN102208446B (zh) | 隧穿电流放大晶体管 | |
CN102214684A (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
Wu et al. | A novel hetero-junction Tunnel-FET using Semiconducting silicide–Silicon contact and its scalability | |
CN1274029C (zh) | 一种组合栅场效应晶体管 | |
CN103560144A (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
Goswami et al. | Optimization of electrical parameters of pocket doped soi tfet with l shaped gate | |
CN1312778C (zh) | 半导体装置 | |
Hashemi et al. | Double-gate field-effect diode: A novel device for improving digital-and-analog performance | |
CN101980364B (zh) | 一种薄层soi复合功率器件 | |
CN1274030C (zh) | 一种厚膜soi场效应晶体管 | |
CN105118858A (zh) | 纵向隧穿场效应晶体管 | |
EP1435664A1 (en) | Semiconductor device | |
EP1965437A1 (en) | Nano-scale transistor device with large current handling capability | |
Orouji et al. | Nanoscale SOI MOSFETs with electrically induced source/drain extension: Novel attributes and design considerations for suppressed short-channel effects | |
CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
CN107611170B (zh) | 开态电流增强的纵向隧穿场效应晶体管 | |
CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
WO2019205537A1 (zh) | 一种双栅mosfet结构 | |
CN1450653A (zh) | 一种适用于超深亚微米领域的场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 Termination date: 20150220 |
|
EXPY | Termination of patent right or utility model |