CN1514495A - 肖特基势垒二极管的制造方法 - Google Patents
肖特基势垒二极管的制造方法 Download PDFInfo
- Publication number
- CN1514495A CN1514495A CNA031528201A CN03152820A CN1514495A CN 1514495 A CN1514495 A CN 1514495A CN A031528201 A CNA031528201 A CN A031528201A CN 03152820 A CN03152820 A CN 03152820A CN 1514495 A CN1514495 A CN 1514495A
- Authority
- CN
- China
- Prior art keywords
- metal
- deposition
- speed
- schottky barrier
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种肖特基势垒二极管的制造方法，包括将金属A淀积在硅外延片上形成肖特基势垒的工艺，再在金属A上淀积金属B作为上部电极[1]的工艺，其特征在于：在硅外延片上形成金属A肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在10/秒以下，下一步的淀积速度控制在50/秒以下；在金属A上淀积金属B时，最初采用逐渐过渡的方法形成一个由金属A过渡到金属B的双金属混合过渡层[7]。本发明一方面通过降低金属A的淀积速度来减少反向漏电流。另一方面通过一个逐渐过渡的双金属混合过渡层，来降低金属A厚度，从而减少正向电能损耗，因此获得了一种低功耗的器件。
Description
技术领域
本发明涉及一种肖特基(Schottky)势垒二极管的制造方法，特别涉及一种能够降低反向漏电流和正向电能损耗的肖特基(Schottky)势垒二极管制造方法，使肖特基(Schottky)势垒二极管向小型化、低功耗方向发展。
背景技术
肖特基(Schottky)势垒二极管是利用金属与半导体之间接触势垒进行工作的一种多数载流子器件。由于这种二极管与普通的P-N结构型二极管相比，具有正向压降小、速度快等特点，因此在现代通讯、超高速器件，微波电路以及高速集成电路中具有广泛用途。
现有技术中，典型的肖特基二极管结构，见图1所示，其中1是上部电极；2是与硅基片之间形成肖特基势垒的金属，比如钼(Mo)；3是氧化膜等绝缘薄膜；4是P型扩散层，也称为保护环；5是作为二极管的有源层，在这里是N型的外延生长层；6是外延生长层的N型衬底。从电能损失角度看，如何降低二极管在施加正向和反向电压时的电能损失，是一个可以研究的问题。对于肖特基二极管来说，尽管其正向压降相对普通P-N结二极管较小，实际上这种二极管施加正向电压时的电能损失也是个大问题(评价该特性的基准是Vf，此值一般为0.5V)，换句话说，在确保Mo金属肖特基势垒正常工作前提下，如何减少电能损失，实际上非常重要。但是目前存在的矛盾是：Mo的厚度越薄其电能损耗越小，而Mo金属层过于薄之后，由于上部电极以及硅外延片的相互扩散，又会导致金属势垒的可靠性下降，因此实践中不知不觉的将Mo的厚度趋向于加厚，结果导致电能损失上升。
本领域普通技术人员知道，与硅形成肖特基势垒的金属材料中，比较有名的有钼(Mo)、铬(Cr)、白金(Pt)、钨(W)等。可是，由于金属与硅的热膨胀系数不同，在它们的接触面之中将会产生机械应力，结果当肖特基二极管承受反向电压时将会产生很大的漏电流，因而使得二极管在施加反向电压时电能损失相当大。以往，由于各种原因人们对这种漏电流或者电能损失认识不足，理论上认为没有办法解决，因而没有引起特别注意。可是，当今由于电子产品不断向小型化、低功耗方向发展，而且用电池驱动的电子产品越来越多，在这样的形势下，除了如何延长电池寿命而外，作为电子器件应如何减少电能损失更引起人们关注。
本发明在上述的市场要求之下，从肖特基二极管制造工艺的角度出发，把降低肖特基二极管器件能耗的问题，通过减少无效电能损失(即减少漏电流和降低正向压降)的方法来实现，以获得低能耗的二极管器件。
发明内容
为达到上述目的，本发明采用的技术方案是：一种肖特基势垒二极管的制造方法，包括将金属A淀积在硅外延片上形成肖特基势垒的工艺，再在金属A上淀积金属B作为上部电极的工艺，其创新在于：在硅外延片上形成金属A肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在10/秒以下，下一步的淀积速度控制在50/秒以下；在金属A上淀积金属B时，最初采用逐渐过渡的方法形成一个由金属A过渡到金属B的双金属混合过渡层。
上述技术方案的有关内容和变化解释如下：
1、上述方案中，金属A是指与硅形成肖特基势垒的金属材料，比较有名的有钼(Mo)、铬(Cr)、白金(Pt)、钨(W)等。金属B是指形成上部电极的金属材料，比如金属铝。
2、上述方案中，所述“至少采用两种不同淀积速度形成”具体有两层含义：一是包括两种不同的淀积速度和两种以上不同的淀积速度；二是在时间每种速度至少运用一次，也可以运用两次或两次以上。所述最初的淀积速度是指淀积过程中最先运用的速度，下一步的淀积速度是指接下来运用的速度。按照这种解释本方案金属A在淀积过程中的速度变化可以有多种排列组合，比如：
(1)、速度a→速度b
(2)、速度a→速度b→速度→c
(3)、速度a→速度b→速度→a
(4)、速度a→速度b→速度→c→速度b
3、关于形成肖特基势垒中的淀积速度、淀积温度和淀积厚度的问题
(1)、淀积速度的次序
上述方案中，为了取得更好的效果，最初的淀积速度小于下一步的淀积速度。经过反复试验，实用上最初的势垒金属的形成速度是越慢越好，下一步势垒金属的形成速度，从生产效率考虑，可以采用更快的速度。
(2)、淀积温度
最初的淀积速度所对应的淀积温度为350℃±3℃，下一步的淀积速度所对应的淀积温度为250℃～300℃，进一步可以为270℃±3℃。
从以上淀积速度与淀积温度的关系来看，形成势垒金属层时，后段高速淀积时的温度小于最初低速淀积时的温度。
(3)、淀积厚度
最初的淀积厚度为1000～1500，下一步的淀积厚度为1500～2000。
4、关于淀积金属B(作为上部电极)时的双金属混合过渡层问题
双金属混合过渡层由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％。双金属混合过渡层淀积速度控制在50/秒以下，淀积温度为250℃～350℃，淀积厚度为2000～3000。
5、本方案的最佳组合具体是：最初的淀积速度小于下一步的淀积速度，最初的淀积温度为350℃±3℃，淀积厚度为1000～1500，下一步的淀积温度为250℃～300℃，淀积厚度为1500～2000；双金属混合过渡层由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％，淀积速度在50，秒以下，淀积温度为250℃～350℃，淀积厚度为2000～3000。
本发明技术核心是：1、通过减少形成肖特基势垒的金属A与硅外延片之间出现的应力起伏(指机械应力大小的变化)，来减少施加反向电压时的漏电流，从而减少无效电能损失。同时，由于反向漏电流的减少，器件的发热减少，又可以缩小芯片面积，因此具有划时代的意义。2、通过在金属A与金属B之间形成一个逐渐过渡的双金属混合过渡层，来降低金属A厚度，从而减少二极管施加正向电压时的电能损耗。
本发明原理是：
1、关于减少反向漏流问题。由附图5和附图6可知，若想减少反向漏电流，就要把势垒金属A的淀积速度减慢，势垒金属A形成时的温度降低。但是，从工业化批量生产角度出发，为了解决淀积速度减慢与生产效率下降之间的矛盾，采用了至少两种不同淀积速度形成势垒金属层，换句话讲，本发明是通过减慢势垒金属的淀积速度来减少起伏，结果漏电流得以下降，然后由此产生的生产效率下降问题，通过加快其后的淀积速度来弥补，再由此产生的起伏，通过调低淀积温度来解决。由此得出：
最初的势垒金属A的淀积速度越慢越好，但是实用控制在10A/秒以下；
下一步势垒金属A的淀积速度，从生产效率考虑要比最初的淀积速度快，但是实用控制50A/秒以下对减少漏电流是合适的；
2、关于减小正向电能损耗问题。若想减少正向电能损失，就要减少金属A的厚度，而金属A过于薄会致使势垒的可靠性下降。为了较好的解决两者之间的矛盾，本发明将金属A与金属B之间的混合比率连续改变来做重叠，也就是在金属A与金属B之间形成一个两者逐渐过渡的双金属混合过渡层，由此减少势垒金属A的厚度，从而降低正向的电能损失(一般表现为Vf参数)。双金属混合过渡层的淀积速度从生产效率考虑当然快的好，但是为了保证效果实际上控制在50A/秒以下，因为该淀积速度是降低漏电流和Vf的合适的妥协点。
附图说明
附图1是现有典型的肖特基二极管的截面图。其中，1是上部电极(金属B)；2是与硅外延片之间形成肖特基势垒的金属A，比如钼(Mo)；3是氧化膜等绝缘薄膜；4是P型扩散层，也称保护环的部分；5是作为二极管的有源层，在这里是N型的外延生长层。6是外延生长层的N型衬底。
附图2是本发明肖特基二极管中心位置的局部进行放大的截面图。其中，1是上部电极；7是上部电极与金属A之间的双金属混合过渡层；2是与硅外延片之间形成肖特基势垒的金属A，比如钼(Mo)；5是作为二极管的有源层，在这里是N型的外延生长层。6是外延生长层的N型衬底。
附图3是图2中双金属混合过渡层7的形成原理图，也就是将金属A和金属B含量用厚度作为变数来表示的图形，其中，上部电极作金属B，形成肖特基势垒的金属作金属A。
附图4是图1中金属A层2与有源层5之间出现的机械应力起伏，在二极管施加反向电压时的漏电流大小之变化。
附图5是金属A淀积速度与反向漏电电流大小关系图(这也是本发明的要点所在)。形成肖特基势垒的金属A，即图1中的层2或图2中的层2，将其在外延层5上形成时的速度，也就是淀积率即迭层堆积时的速度与二极管的反向电压施加时的漏电流大小之变化图。
从图中可以看到，形成金属A的速度越慢则漏电流越小。
附图6是形成金属势垒时的温度与二极管施加反向电压时漏电流的大小之变化图。从图中可以看到，温度越低则漏电流越小。
具体实施方式
下面结合附图、比较例及实施例对本发明作进一步描述：
比较例(现有技术方案)
以硅外延片为对象在1E-6(1×10-6mmHg)真空中，350℃条件下，将Mo金属在硅外延片上形成肖特基势垒。其中，Mo金属的淀积速度一般为50/秒，淀积厚度2500。再把铝金属淀积在Mo金属上面形成上部电极。然后按照指定的电极形状刻蚀，施加40V反向电压来测定漏电流，所得漏电流的平均值为2000μA。
实验例
在比较例基础上，将Mo的淀积速度改变为1/秒，其它与比较例相同。采用同样方法测定漏电流，平均值为10μA。由此可以知道由于淀积速度下降与过去的淀积速度相比漏电流大大地减少了。
实施例一
在比较例基础上，将Mo的淀积速度改变成两种，最初的淀积速度1/秒，下一步的淀积速度为5/秒两种速度转化，其它与比较例相同。从而比起实验例提高了生产效率。采用同样方法测定漏电流，获得值为20μA，尽管比起实验例还要高，而Mo的生成生产效率高出5倍。
实施例二
基本上与实例一相同，但两种Mo的淀积速度中，仅把5/秒的部分的淀积温度由350℃改变为250℃。下面同样地测定漏电流，结果为10μA。
实施例三
基本上与实例一相同，但刚开始时的Mo的淀积速度为1/秒，形成1000厚度。接下来用5/秒的淀积速度，形成1500厚度，如此连续形成。
接下来，按图3所示要求，随着时间将Mo(金属A)放慢，相反地随着时间把铝(金属B)加快，最终由铝金属形成表面上部电极。此时的双金属混合过渡层厚度为2500。同样地测定漏电流和Vf。结果漏电流为20μA，正向压降Vf为0.48V，即电能损失明显下降。
从以上各例中可以知道，本发明不仅在单独条件下，还是组合的条件下，以及附加条件下，均根据发明的思想，可在广泛的范围里获得良好的效果，实用价值之大可想而知。
Claims (10)
1、一种肖特基势垒二极管的制造方法，包括将金属A淀积在硅外延片上形成肖特基势垒的工艺，再在金属A上淀积金属B作为上部电极[1]的工艺，其特征在于：在硅外延片上形成金属A肖特基势垒过程中，至少采用两种不同淀积速度形成，其中，最初的淀积速度控制在10/秒以下，下一步的淀积速度控制在50/秒以下；在金属A上淀积金属B时，最初采用逐渐过渡的方法形成一个由金属A过渡到金属B的双金属混合过渡层[7]。
2、根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于：所述最初的淀积速度小于下一步的淀积速度。
3、根据权利要求1或2所述肖特基势垒二极管的制造方法，其特征在于：所述最初的淀积速度所对应的淀积温度为350℃±3℃，下一步的淀积速度所对应的淀积温度为250℃～300℃。
4、根据权利要求3所述肖特基势垒二极管的制造方法，其特征在于：下一步的淀积速度所对应的淀积温度为270℃±3℃。
5、根据权利要求1或2所述肖特基势垒二极管的制造方法，其特征在于：最初的淀积厚度为1000～1500，下一步的淀积厚度为1500～2000。
6、根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于：所述双金属混合过渡层[7]由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％。
7、根据权利要求1或6所述肖特基势垒二极管的制造方法，其特征在于：所述双金属混合过渡层[7]淀积速度控制在50/秒以下。
8、根据权利要求1或6所述肖特基势垒二极管的制造方法，其特征在于：所述双金属混合过渡层[7]的淀积温度为250℃～350℃。
9、根据权利要求1或6所述肖特基势垒二极管的制造方法，其特征在于：所述双金属混合过渡层[7]的淀积厚度为2000～3000。
10、根据权利要求1所述肖特基势垒二极管的制造方法，其特征在于：最初的淀积速度小于下一步的淀积速度，最初的淀积温度为350℃±3℃，淀积厚度为1000～1500，下一步的淀积温度为250℃～300℃，淀积厚度为1500～2000；双金属混合过渡层[7]由金属A逐渐过渡到金属B形成，其中，金属A的含量由100％逐渐减少至0，金属B的含量由0同步增加到100％，淀积速度在50/秒以下，淀积温度为250℃～350℃，淀积厚度为2000～3000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03152820 CN1274031C (zh) | 2003-08-20 | 2003-08-20 | 肖特基势垒二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03152820 CN1274031C (zh) | 2003-08-20 | 2003-08-20 | 肖特基势垒二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1514495A true CN1514495A (zh) | 2004-07-21 |
| CN1274031C CN1274031C (zh) | 2006-09-06 |
Family
ID=34240683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03152820 Expired - Fee Related CN1274031C (zh) | 2003-08-20 | 2003-08-20 | 肖特基势垒二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1274031C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433274C (zh) * | 2007-04-29 | 2008-11-12 | 济南晶恒有限责任公司 | 一种功率肖特基器件势垒的制作方法 |
| CN102169833A (zh) * | 2011-03-17 | 2011-08-31 | 苏州固锝电子股份有限公司 | 一种低功耗二极管制造工艺 |
-
2003
- 2003-08-20 CN CN 03152820 patent/CN1274031C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100433274C (zh) * | 2007-04-29 | 2008-11-12 | 济南晶恒有限责任公司 | 一种功率肖特基器件势垒的制作方法 |
| CN102169833A (zh) * | 2011-03-17 | 2011-08-31 | 苏州固锝电子股份有限公司 | 一种低功耗二极管制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274031C (zh) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020129689A (ja) | 太陽電池 | |
| EP2016627B1 (en) | Solar cell having doped semiconductor heterojunction contacts | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN110265516B (zh) | 一种深紫外led芯片及其制备方法 | |
| CN1591798A (zh) | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 | |
| CN112310232A (zh) | 太阳电池及生产方法、电池组件 | |
| CN102637801A (zh) | 发光二极管 | |
| KR900001660B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN114093928B (zh) | 一种快恢复二极管的铂掺杂方法 | |
| CN114530487A (zh) | 带边缘终端的金刚石肖特基二极管的制备方法 | |
| CN1274031C (zh) | 肖特基势垒二极管的制造方法 | |
| TW201314739A (zh) | 包含半導體層及含金屬層之電子裝置及其形成方法 | |
| CN116995111A (zh) | 异质结太阳能电池及其制备方法 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN116387367A (zh) | 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管 | |
| KR20030017202A (ko) | 결정 실리콘 박막 반도체 장치, 결정 실리콘 박막광기전력 소자 및 결정 실리콘 박막 반도체 장치의 제조방법 | |
| CN112397566A (zh) | 碳化硅器件及其制备方法 | |
| CN1716645A (zh) | 倒装焊发光二极管芯片及其制备方法 | |
| CN1645013A (zh) | 并联阵列式微型制冷器及其制备方法 | |
| CN111785785A (zh) | Sbd器件结构及其制备方法 | |
| JPH10125936A (ja) | ショットキーバリア半導体装置およびその製法 | |
| CN104485364A (zh) | 一种NiO:Ag/ZnO异质pn结二极管 | |
| CN1203558C (zh) | 透明的n－型氧化锌／p－型金刚石薄膜异质结及其制备方法 | |
| CN113299539B (zh) | 一种sbd低正向饱和专用材料及其制备方法 | |
| CN112542530B (zh) | 光伏电池及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 Termination date: 20150820 |
|
| EXPY | Termination of patent right or utility model |