CN1512678A - 一种在通信***中用于训练序列生成的体系结构 - Google Patents
一种在通信***中用于训练序列生成的体系结构 Download PDFInfo
- Publication number
- CN1512678A CN1512678A CNA021597839A CN02159783A CN1512678A CN 1512678 A CN1512678 A CN 1512678A CN A021597839 A CNA021597839 A CN A021597839A CN 02159783 A CN02159783 A CN 02159783A CN 1512678 A CN1512678 A CN 1512678A
- Authority
- CN
- China
- Prior art keywords
- training sequence
- architecture
- way part
- part circulating
- way
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0074—Code shifting or hopping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
一种在通信***中用于训练序列生成的体系结构,在该体系结构中,一组完全相同的双向部分循环移位寄存器(PCSR)用于并列地移位基本训练序列的不同段,所有这些双向PCSR的总长度等于最后训练序列的长度。在本发明中,基本训练序列周期地扩展并作为一特殊序列的原始码载入该些双向PCSR中,同时使用一比较器来控制移位方向和移位次数。当该体系结构完成所有的移位操作后,将所有双向PCSR中的特殊序列作为最后的训练序列下载。该体系结构具有更高的器件重复利用效率和更低的门资源成本。
Description
技术领域
本发明涉及通信***,尤其涉及一种在通信***中用于训练序列生成的体系结构。
背景技术
在大多数的时分双工(TDD)的码分多址(CDMA)通信***中,由于***中没有连续且专用的导频信道,因此信道估计和精确同步调节即伪噪声码跟踪(PN tracking)是通过对训练序列进行处理来完成。
通常,训练序列如midamble是一组具有良好的自相关特性和互相关特性的特殊码序列,它被嵌在传输时隙(TS)的中间。例如,如图1所示,在通用移动电信***陆地无线接入网时分双工(UTRAN TDD)低码片速率模式即时分-同步码分多址(TD-SCDMA)***中,144比特长的训练序列位于两个数据段之间。
为了区分不同用户在同一小区中的信道,小区中的每个活动用户均有自己的训练序列。如上所述,所有这些训练序列都具有相当好的互相关特性,可以容易地为***从混合信号中提取出其中的任何一个活动用户的信号。
通常,训练序列从一由***规范预先确定的固定码组中产生,并在整个***网络配置时,分配给每个小区,其中这组固定码就称为基本训练序列。在UTRAN TDD(3.84Mcps和1.28Mcps方式)中,训练序列的生成方法是基于斯泰纳公式。从一个基本训练序列中可以推导出一个小区中的所有用户的训练序列。训练序列的生成方法如图2所示。
就每个特定的基本训练序列而言,它的二进制形式可以写作矢量
m p。
m p=(
m 1,
m 2,…
m p) (1)
参数p代表基本训练序列的长度。例如,在UTRANTDD低码片速率模式中p=128。
UTRAN TDD使用斯泰纳公式来生成最后所需的训练序列。为了获取它,矢量
m p周期地扩展到长度:
imax=Lm+(K-1)·W (2)
这里Lm和K都是***参数(通常,Lm和p的差值是K的整数倍),而且
W=p/K (3)
新矢量
m的前p个码元与矢量
m p中的p个码元完全一样,接下来的码元重复开始的码元:
接着运用斯泰纳公式,可以从周期的基本训练序列m中获得一个长度为Lm的训练序列m (k)。
为第k个用户的每个训练序列产生码元mi (k)的依据是:
由于基本训练序列和最后训练序列的长度不相等(也就是p≠Lm),且不同的训练序列在扩展的基本训练序列中具有不同的初始相位,采用基于传统循环移位寄存器(CSR)的体系结构来产生整个训练序列(也就是所有的K个训练序列)是很不便的。一个可能的解决方法是采用2×p个锁存器来装载整个扩展的基本训练序列,并根据要求的训练序列数k提取出特殊码段。例如,如图2所示,为了得到第K-1个训练序列,应该输出从第1+W到第Lm+W个锁存器的内容。
根据上述体系结构及***参数,至少必须使用2×p个锁存器。而且为了生成所有可能的训练序列(m(1)到m(k)),必须采用大且复杂的多路复用器来维持锁存器中不同段的输出。此外,单纯的锁存器在第三代移动通信(3G)***的内收发器的码生成器中不常使用。并且由于***在每个时隙里只需生成一次训练序列,因此器件的重复使用效率就很低,这无论对于专用集成电路(ASIC)还是嵌入式平台的设计而言都是非常不经济的。
下面将提出一种用于训练序列生成的独特的体系结构,该体系结构具有更高的再用率及更低的成本。
发明内容
本发明的目的在于提供一种在通信***中用于训练序列生成的体系结构,该体系结构与传统的体系结构相比,其资源的重复使用效率高,且大大地降低了成本。
本发明是基于双向部分循环移位寄存器(PCSR),该双向PCSR包括一组从D1到DL的串行连接的可将数据双向移位的数据储存器,其中L为大于1的正整数;两条对称的部分反馈线,一条从当中数据储存器Dn反馈到D1构成一个循环,另一条则从当中数据储存器Dm反馈到DL构成一个循环,其中m<n(m、n分别是大于1的正整数);以及一方向控制输入,用于选择双向PCSR的左/右移位的工作方式。当选定移位的工作方式后,只有一部分数据在移位循环中,余下的数据部分在一定次数的循环后被移出。
本发明提出的一种在通信***中用于训练序列生成的体系结构,该体系结构包括一组完全相同的并列排列的双向PCSR,其中用二维矩阵的下标来标识所有双向部分循环移位寄存器中的每个数据储存器,每个双向PCSR具有相同的长度,其长度的总和等于最后训练序列的长度。所有这些双向PCSR的方向控制端都相互连接在一起,由统一的方向控制输入信号来控制所有双向部分循环移位寄存器的左/右移位的工作方式。该体系结构还包括一比较器,其输出作为方向控制输入信号用于确定所述这些双向部分循环移位寄存器的工作方式。在该体系结构中所有的双向PCSR进行完全的并行同步工作,相互之间没有数据交换或传递。
在通信***中,用上述体系结构生成训练序列的方法包括以下步骤:首先整个基本训练序列周期性地扩展并以从左到右且按列优先的优先次序依次载入该体系结构中的所有双向PCSR中;将初始数据即扩展的基本训练序列载入所述体系结构后,比较器将***要求的训练序列号与一初始常数相比,确定所有双向PCSR的移位方向,当训练序列号小于初始常数时所有的双向PCSR则向右移位,反之则向左移位;再由双向PCSR的移位方向、训练序列号k以及一初始常数K确定所有的双向部分循环移位寄存器的移位次数,若双向PCSR向右移位,移位次数则为K-k,反之移位次数则为k;根据确定的移位方向和移位次数,这些双向PCSR以相同的方向和相同的次数并列地执行移位操作;当该体系结构完成所需的移位操作后,所有这些双向PCSR中的数据作为最后训练序列以从左到右且按列优先的优先次序依次被下载。
本发明的有益效果:本发明为设计者提供了更高的设备再用率以及更低的成本。本发明的主体是一组双向PCSR,该双向PCSR结合了常规的移位寄存器,移位寄存器在3G码发生器(例如:信道码,扰码等)中被广泛运用,而且在3G***中,训练序列和其它码序列(例如:信道码,扰码等)并不需要同时产生,因此对设计者来说轻易地就能将本发明融入其它码生成器,并在不同的时间段内进行硬件器件的重复利用,这样本发明的资源再用率就提高了。同时提供的体系结构也大大地节约了门资源,传统的体系结构必须使用至少2×p个锁存器来存储周期扩展的序列,但在本发明中只需Lm个数据储存器,通常Lm大约只有2×p的一半,并且锁存器与数据储存器所消耗的门资源基本相当,这样本发明就节约了近一半的门资源。
附图说明
图1是UTRAN TDD低码片速率模式中时隙的结构示意图;
图2是基于斯泰纳公式的UTRAN TDD训练序列生成的示意图;
图3是本发明的双向PCSR的结构示意图;
图4是本发明的基于双向PCSR的训练序列生成的体系结构的结构示意图;
图5是本发明的所有的双向PCSR就序列M在初始数据载入后的状态示意图;
图6是本发明的数据输出映射图;
图7是本发明的初始数据载入后的体系结构的状态示意图;
图8是本发明的执行1次右移操作后的体系结构的状态示意图;
图9是具有本发明的体系结构的接收机的部分结构示意图;
图10是具有本发明的体系结构的发送机的部分结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
图3显示的是本发明的双向PCSR的结构。如图3所示,该双向PCSR包括一组从D1到DL的串行连接的可将数据双向移位的触发器,其中L为大于1的正整数;两条对称的部分反馈线,一条从中间触发器Dn反馈到D1构成一个循环,另一条则从中间触发器Dm反馈到DL构成一个循环,其中m<n(m、n分别是大于1的正整数);一组对应触发器的数据装载线和数据输出线,数据装载线用于对所述双向部分循环移位寄存器装载数据,数据输出线用于对所述双向部分循环移位寄存器输出数据;以及一方向控制输入。
双向PCSR与传统的循环移位寄存器(CSR)之间的显著区别就在于方向控制输入以及对称的部分反馈线。方向控制输入可以选择双向PCSR左/右移位的工作方式,在图3中,用双向箭头表示双向PCSR左/右移位的工作方式。与传统的CSR不同,双向PCSR只将一特殊中间触发器的输出传回内移位触发器,代替了将外移位数据作为反馈传送,例如在图3中,应该将中间触发器Dm和Dn的输出分别传回DL和D1。换句话说,也就是在双向PCSR中只有一部分序列在循环移位,且剩下的数据部分在一定次数的循环后最终被移出,例如在图3中,如果方向控制输入选择为左移位,那么从Dm到DL的数据在移位循环中,而且D1到Dm-1的数据将在m-1次循环后被一一移出。
图4显示的是本发明的基于双向PCSR的训练序列生成的体系结构。为了避免过大的寄存器链,本发明提出的体系结构使用了一组双向PCSR。如图4所示,整个体系结构包括W个完全相同的PCSR,且每个PCSR具有N个触发器;所有这些双向PCSR的方向控制都相互连接在一起,由统一的方向控制输入信号来控制所有双向部分循环移位寄存器的左/右移位的工作方式。整个体系结构还包括一比较器,其输出作为方向控制输入信号用于确定所述这些双向部分循环移位寄存器的工作方式。体系结构中所有的双向PCSR进行完全的并行同步工作,相互之间没有数据交换或传递。
在图4中,用二维矩阵的下标来标识所有双向PCSR中的每个触发器,例如RMN指的是在双向PCSRM中的第N个触发器。与单独的双向PCSR相同,初始数据能够通过输入总线同时载入所有的双向PCSR,而且所有双向PCSR中的数据也能够通过输出总线输出。
在图4中,参数W用公式(3)来定义,目
在UTRAN TDD***中,用上述体系结构生成训练序列的方法包括以下步骤:
首先,周期地扩展长度为p的整个基本训练序列,并将其作为初始数据载入体系结构中的W个双向PCSR,该体系结构共包含N×W=Lm个触发器。数据装载的顺序安排用下述公式表示:
其中mi,1≤i≤p是公式(1)中基本训练序列的码元。
图5显示的是本发明的所有双向PCSR就序列M在初始数据载入后的状态。当一长度为s的序列M作为初始数据载入上述体系结构后,所有的双向PCSR的状态如图5所示。从图中可以看出初始数据是以从左到右且按列优先的优先次序依次载入体系结构中的所有双向PCSR中的。
初始数据载入后,比较器将***要求的训练序列数k与常数K/2相比。比较的结果将直接影响所有双向PCSR的工作方式。
左/右移位的次数Ns可以通过下面的公式来获得:
当上述的体系结构完成所需的移位操作后,所有的W个双向PCSR中的数据应该作为最后训练序列被下载。数据下载的顺序与初始数据装载的顺序一致,也就是以从左到右且按列优先的优先次序依次被下载。这就意味着数据的映射可以用下述公式来表示:
其中
m i (k)是在公式(5)中定义的最后训练序列的码元。当所有个双向PCSR中的数据作为最后训练序列输出时,其数据输出映射如图6所示。
下面是一个在UTRAN TDD低码率模式(1.28Mcps方式)中用本发明的体系结构进行训练序列m(1)生成的实例。
在UTRAN TDD低码率模式中p=128、Lm=144,并且我们假设K=16。根据公式(3),可以得出W=128/16=8。因此在体系结构中总共应使用8个长度为18的双向PCSR。由于参数S=(144-128)/8=2(参见公式(8)),因此两条对称的部分反馈线分别从相对的第二位开始进行循环。
载入初始数据后,体系结构的状态如图7所示。其中我们用mi 1≤i≤128来表示在公式(1)中定义的基本训练序列的码元。
比较器将所需的训练序列数k=1与常数K/2=8相比。根据公式(10)以及前文所提到的确定规则,该体系结构需执行1次右移操作。图8显示了所有的双向PCSR在执行1次右移操作后的体系结构的状态。
根据公式(11)确定的数据下载的次序,得到的输出码即最后的训练序列m(1)为:
m121……m128 m1 m2……m127 m128 m1……m8
该输出码也可以通过公式(5)和(6)取得,其结果与m(1)相同。
根据本发明的用于训练序列生成的体系结构,可以在K/2步内生成任何的最后训练序列。在UTRAN TDD高或低码率模式中Kmax=16,因此用本发明的体系结构进行训练序列生成的最长等待时间只有8个时钟周期。
与传统的体系结构相比,本发明的体系结构为设计者提供了更高的资源再用率,且大大地节约了门资源。传统的体系结构必须使用至少2×p个锁存器来存储周期扩展的序列,但在本发明中只需要Lm个触发器,通常Lm大约只有2×p的一半。举例来说,在UTRAN TDD低码率模式中,2×p=256且Lm=144。提供的体系结构能够节约近乎一半的门资源。
本发明的用于训练序列生成的体系结构可在通信***的接收机和发送机中使用,也可在移动终端或基站的接收机和发送机中使用。
图9显示的是具有本发明的体系结构的接收机的部分结构。如图9所示,接收机中的用于训练序列生成的体系结构92从接收机中的基本序列存储器91中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到接收机的信道估计装置93和微调同步保持装置94中。接收机的其它装置为现有技术故在图9中未示出。
图10显示的是具有本发明的体系结构的发送机的部分结构。如图10所示,发送机中的用于训练序列生成的体系结构102从发送机中的基本序列存储器101中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到发送机的复用器103中。发送机的其它装置为现有技术故在图10中未示出。
Claims (20)
1.一种双向部分循环移位寄存器,包括:
一组从D1到DL的串行连接的可将数据双向移位的数据储存器,其中L为大于1的正整数;
两条部分反馈线,一条从当中数据储存器Dn反馈到D1构成一个循环,另一条则从当中数据储存器Dm反馈到DL构成一个循环,其中m<n,m、n分别是大于1的正整数;
以及一方向控制输入,用于选择所述双向部分循环移位寄存器的左/右移位的工作方式。
2.如权利要求1所述的一种双向部分循环移位寄存器,其中当选定移位的工作方式后,只有一部分数据在移位循环中,余下的数据部分在一定次数的循环后被移出。
3.如权利要求1所述的一种双向部分循环移位寄存器,其中所述两条部分反馈线是对称的。
4.一种在通信***中用于训练序列生成的体系结构,包括:
一组完全相同的并列排列的如权利要求1所述的双向部分循环移位寄存器,其中用二维矩阵的下标来标识所有双向部分循环移位寄存器中的每个数据储存器,每个双向部分循环移位寄存器具有相同的长度,其长度的总和等于最后训练序列的长度。
5.如权利要求4所述的体系结构,其中所述体系结构共包含N×W=Lm个数据储存器,其中N表示体系结构中每个双向部分循环移位寄存器中数据储存器的个数,W表示体系结构中双向部分循环移位寄存器的个数。
6.如权利要求4所述的体系结构,其中所述这些双向部分循环移位寄存器的方向控制输入都相互连接在一起,由统一的方向控制输入信号来控制所有双向部分循环移位寄存器的左/右移位的工作方式。
7.如权利要求6所述的体系结构,其中所述体系结构还包括一比较器,其输出作为方向控制输入信号用于确定所述这些双向部分循环移位寄存器的工作方式。
8.如权利要求4所述的体系结构,其中所述这些双向部分循环移位寄存器进行完全的并行同步工作,且相互之间没有数据交换或传递。
9.在通信***中,用权利要求4所述的体系结构生成训练序列的方法,所述方法包括以下步骤:
a、整个基本训练序列周期性地扩展并载入如权利要求3所述体系结构中的双向部分循环移位寄存器中;
b、步骤a完成后,比较器将***要求的训练序列号k与一初始常数K/2相比,确定所有的双向部分循环移位寄存器的移位方向,其中K大于等于k,K、k分别为大于等于1的正整数;
c、再由双向部分循环移位寄存器的移位方向、训练序列号k以及一初始常数K确定所有的双向部分循环移位寄存器的移位次数;
d、根据确定的移位方向和移位次数,所述这些双向部分循环移位寄存器执行移位操作;
e、当所述体系结构完成所需的移位操作后,所有这些双向部分循环移位寄存器中的数据作为最后训练序列被下载。
10.如权利要求9所述的方法,其中所述步骤a中扩展后的基本训练序列以从左到右且按列优先的优先次序依次载入如权利要求3所述体系结构中的双向部分循环移位寄存器中。
11.如权利要求9所述的方法,其中所述步骤b中若训练序列号k小于初始常数K/2则所有的双向部分循环移位寄存器向右移位,反之则向左移位。
12.如权利要求9所述的方法,其中所述步骤c中若双向部分循环移位寄存器向右移位,移位次数则为K-k,反之移位次数则为k。
13.如权利要求9所述的方法,其中所述步骤d中双向部分循环移位寄存器以相同的方向和相同的次数并列地执行移位操作。
14.如权利要求9所述的方法,其中所述步骤e中所有这些双向部分循环移位寄存器中的数据作为最后训练序列以从左到右且按列优先的优先次序依次被下载。
15.一种通信***,包含接收机和发送机,所述接收机和发送机中都包含权利要求4所述的用于训练序列生成的体系结构。
16.如权利要求15所述的一种通信***,其中所述接收机中的用于训练序列生成的体系结构从接收机中的基本序列存储器中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到接收机的信道估计装置和微调同步保持装置中。
17.如权利要求15所述的一种通信***,其中所述发送机中的用于训练序列生成的体系结构从发送机中的基本序列存储器中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到发送机的复用器中。
18.一种移动终端,包含接收机和发送机,所述接收机和发送机中都包含权利要求4所述的用于训练序列生成的体系结构。
19.如权利要求18所述的一种移动终端,其中所述接收机中的用于训练序列生成的体系结构从接收机中的基本序列存储器中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到接收机的信道估计装置和微调同步保持装置中。
20.如权利要求19所述的一种移动终端,其中所述发送机中的用于训练序列生成的体系结构从发送机中的基本序列存储器中获取基本训练序列,并对基本训练序列进行处理得到最后训练序列后,将最后训练序列传输到发送机的复用器中。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA021597839A CN1512678A (zh) | 2002-12-26 | 2002-12-26 | 一种在通信***中用于训练序列生成的体系结构 |
JP2004563506A JP2006512834A (ja) | 2002-12-26 | 2003-12-22 | ミッドアンブルを生成するための装置および方法 |
AU2003285698A AU2003285698A1 (en) | 2002-12-26 | 2003-12-22 | Apparatus and method for midamble generation |
PCT/IB2003/006224 WO2004059893A1 (en) | 2002-12-26 | 2003-12-22 | Apparatus and method for midamble generation |
US10/540,801 US20060146980A1 (en) | 2002-12-26 | 2003-12-22 | Apparatus and method for midamble generation |
EP03778686A EP1579615A1 (en) | 2002-12-26 | 2003-12-22 | Apparatus and method for midamble generation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA021597839A CN1512678A (zh) | 2002-12-26 | 2002-12-26 | 一种在通信***中用于训练序列生成的体系结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1512678A true CN1512678A (zh) | 2004-07-14 |
Family
ID=32661099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA021597839A Pending CN1512678A (zh) | 2002-12-26 | 2002-12-26 | 一种在通信***中用于训练序列生成的体系结构 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060146980A1 (zh) |
EP (1) | EP1579615A1 (zh) |
JP (1) | JP2006512834A (zh) |
CN (1) | CN1512678A (zh) |
AU (1) | AU2003285698A1 (zh) |
WO (1) | WO2004059893A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4831018B2 (ja) * | 2007-08-28 | 2011-12-07 | 日本電気株式会社 | 並列巡回符号生成装置および並列巡回符号検査装置 |
US20090113262A1 (en) * | 2007-09-27 | 2009-04-30 | Intel Corporation | System and method for conditioning and identifying bad blocks in integrated circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4509144A (en) * | 1980-02-13 | 1985-04-02 | Intel Corporation | Programmable bidirectional shifter |
US4636976A (en) * | 1984-09-28 | 1987-01-13 | Data General Corporation | Bit shifting apparatus |
US5790626A (en) * | 1996-09-10 | 1998-08-04 | Hewlett-Packard Company | Bi-directional linear feedback shift register |
JP4027520B2 (ja) * | 1998-12-24 | 2007-12-26 | 富士通株式会社 | コード位相設定方法及び装置 |
US6353842B1 (en) * | 1999-11-23 | 2002-03-05 | Janusz Rajski | Method for synthesizing linear finite state machines |
US6333959B1 (en) * | 2000-04-25 | 2001-12-25 | Winbond Electronics Corporation | Cross feedback latch-type bi-directional shift register in a delay lock loop circuit |
-
2002
- 2002-12-26 CN CNA021597839A patent/CN1512678A/zh active Pending
-
2003
- 2003-12-22 JP JP2004563506A patent/JP2006512834A/ja not_active Withdrawn
- 2003-12-22 AU AU2003285698A patent/AU2003285698A1/en not_active Abandoned
- 2003-12-22 EP EP03778686A patent/EP1579615A1/en not_active Withdrawn
- 2003-12-22 US US10/540,801 patent/US20060146980A1/en not_active Abandoned
- 2003-12-22 WO PCT/IB2003/006224 patent/WO2004059893A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
AU2003285698A1 (en) | 2004-07-22 |
JP2006512834A (ja) | 2006-04-13 |
WO2004059893A1 (en) | 2004-07-15 |
US20060146980A1 (en) | 2006-07-06 |
EP1579615A1 (en) | 2005-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1210877C (zh) | 用于改进时隙同步的***和方法 | |
CN1206870C (zh) | 在移动通信***中传送加扰码识别符的方法 | |
CN1083669C (zh) | Cdma多用户接收机和方法 | |
CN1115801C (zh) | 对cdma信号进行多码片并行解调的方法和*** | |
CN1190016C (zh) | 用于获得伪噪声码的装置以及直接序列码分多址接收机 | |
CN1160885C (zh) | 在异步移动通信***中生成多个加扰码的装置和方法 | |
CN1384635A (zh) | 生成伪噪声状态的装置和方法 | |
CN1348636A (zh) | 码分多址移动通信***中的小区搜索装置和方法 | |
CN1316142A (zh) | 码分多址通信中的四相扩频码 | |
CN1237297A (zh) | 同时多代码序列产生器和采用其的码分多址无线接收机 | |
CN1941663A (zh) | 多天线信道复用的方法及波束赋形的方法 | |
CN1142636C (zh) | 一种正交扩频多址码组的构造方法 | |
CN1249090A (zh) | 一种用来解扩展在通信***中的编码序列的方法和装置 | |
CN2692925Y (zh) | 估算干扰信号代码幂次和噪声偏差的码分多路存取基站 | |
CN1619981A (zh) | 移动通信***中用于搜索小区和多径的装置和方法 | |
CN1543112A (zh) | 双模式调制解调器和集成小区搜索方法 | |
CN1388716A (zh) | 在移动通信***中生成扰码的装置和方法 | |
CN1520077A (zh) | 时隙码分多址***多码集信道估计方法 | |
CN1362804A (zh) | 用于产生和分配正交扩频码的码对的方法 | |
CN1512678A (zh) | 一种在通信***中用于训练序列生成的体系结构 | |
CN101064581A (zh) | 一种解扰解扩的方法与装置 | |
CN1356799A (zh) | 在移动通信***中生成正交扩频码的方法 | |
CN101355373B (zh) | 无干扰准同步码分多址通信***的信号生成方法 | |
CN1526206A (zh) | 搜索比特流中预定的代码 | |
CN1890890A (zh) | 包括瑞克接收机的站 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |