CN1508556A - 耦合半导体试验装置和被试验半导体装置的接口电路 - Google Patents

耦合半导体试验装置和被试验半导体装置的接口电路 Download PDF

Info

Publication number
CN1508556A
CN1508556A CNA031546811A CN03154681A CN1508556A CN 1508556 A CN1508556 A CN 1508556A CN A031546811 A CNA031546811 A CN A031546811A CN 03154681 A CN03154681 A CN 03154681A CN 1508556 A CN1508556 A CN 1508556A
Authority
CN
China
Prior art keywords
circuit
interface circuit
test
signal
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031546811A
Other languages
English (en)
Other versions
CN1289914C (zh
Inventor
杉本胜
彦
船仓辉彦
和
长泽秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1508556A publication Critical patent/CN1508556A/zh
Application granted granted Critical
Publication of CN1289914C publication Critical patent/CN1289914C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

该接口电路(20)具有n个缓冲电路(23.1～23.n)、在从测试器1向n个DUT(27.1～27.n)提供信号时，连接测试器1的外部插头14和n个缓冲电路(23.1～23.n)的输入节点，同时将n个缓冲电路(23.1～23.n)的输出节点分别连接到n个DUT(27.1～27.n)，在测定n个DUT(27.1～27.n)的电压－电流特性时，将n个DUT(27.1～27.n)逐个依次与测试器(1)的外部插头(14)连接规定时间的开关组(22、23.1～23.n、24.1～24.n、25.1～25.n)。从而，可以使测试器(1)的同时测试个数成为n倍，可以降低成本和提高测试精度。

Description

耦合半导体试验装置和被试验半导体装置的接口电路
技术领域
本发明涉及接口电路，特别是涉及耦合半导体试验装置和被试验半导体装置的接口电路。
背景技术
以前，在半导体集成电路装置(以下，称为LSI)领域中，在出厂前测试各LSI是否正常，只出厂正常的LSI。该测试中，多个LSI与1台半导体试验装置(以下，称为测试器)连接。通常，LSI的1个外部端子与测试器的1个外部插头连接，例如从测试器的外部插头对LSI的外部端子提供信号。
另外，还有为了削减LSI的测试成本而将测试器的输出插头与LSI并列连接的方法(例如参考特开2002-189058号公报)。
但是，仅仅是将测试器的输出插头只与多个LSI并列连接，会产生测试器的输出阻抗不匹配，导致输出信号的波形品质恶化、和测试器的输出电流不能均等地分配给多个LSI，不能正确进行测试。
近年，随着处理技术的进步，在现有的高电源电压品种的LSI之外，还增加了低电源电压品种的LSI。但是，若用测试高电源电压品种的LSI的测试器测试低电源电压品种的LSI，则由于输出电压的分辨精度差，不能进行测试。因此，另外需要电压精度高的测试器，测试成本变高。
另外，LSI向低耗电化发展，随之LSI的输出电流被抑制，LSI的输出阻抗增加。因此，由于市场上的测试器的外部插头的阻抗(主流50Ω)和LSI的输出阻抗(100Ω～300Ω)不匹配，对LSI的输出信号波形有反射影响。由于该影响，测试器不能正确进行测试。
发明内容
因此，本发明的主要目的是提供一种可以降低测试成本、并且可以提高测试精度的接口电路。
本发明的接口电路中，设置有多个缓冲电路，各缓冲电路对多个被试验半导体装置一一设置，各缓冲电路的输入节点相互连接，各缓冲电路将半导体试验装置的输出信号传送给对应的被试验半导体装置。从而，可以将半导体试验装置的同时测试个数增加几倍，可以降低测试成本。另外，由于在多个分配路径的每一个设置了缓冲器，所以可以对多个被试验半导体装置提供同一电流和同一波形的信号，可以正确进行测试。
另外，在本发明的另一接口电路设置有该输入节点接收半导体试验装置的输出信号的第1缓冲电路；抑制从第1被试验半导体装置输出的信号反射的负载电路；具有接收第1缓冲电路的输出信号的第1切换端子、与第1被试验半导体装置连接的第2切换端子、与负载电路连接的第3切换端子，在将半导体试验装置的输出信号提供给第1被试验半导体装置的第1模式时，第1和第2切换端子间导通，在将第1被试验半导体装置的输出信号提供给半导体试验装置的第2模式时，第2和第3切换端子间导通的第1切换电路；该输入节点与第2切换端子连接，在第2模式时，将第1被试验半导体装置的输出信号传送给半导体试验装置的第2缓冲电路。从而，通过缩小接口电路和被试验半导体装置间的距离，可以减小在半导体试验装置和被试验半导体装置间产生不匹配的部分的长度。从而，可以减小信号的反射影响，可以正确进行测试。另外，可以延长半导体试验装置的寿命，可以降低测试成本。
附图说明
图1是表示本发明的实施例1的半导体试验***的主要部分的电路框图。
图2是表示本发明的实施例2的半导体试验***的主要部分的电路框图。
图3A和图3B是用于说明图2所示的半导体试验***的效果的图。
图4A和图4B是用于说明图2所示的半导体试验***的效果的另一图。
图5是表示实施例2的变更例的电路框图。
图6是表示实施例2的另一变更例的电路框图。
图7是表示实施例2的又另一变更例的电路框图。
图8是表示图7所示的开关控制电路的结构的电路框图。
图9是表示实施例2的又另一变更例的电路框图。
图10是表示实施例2的又另一变更例的电路框图。
图11是表示实施例2的又另一变更例的电路框图。
图12是表示实施例2的又另一变更例的电路框图。
图13是表示实施例2的又另一变更例的电路框图。
图14是表示实施例2的又另一变更例的电路框图。
图15是表示实施例2的又另一变更例的电路框图。
图16是表示实施例2的又另一变更例的电路框图。
具体实施方式
实施例1〕
图1是表示本发明的实施例1的半导体试验***的主要部分的电路框图。图1中，该半导体试验***具有测试器1和接口电路20。测试器1包含控制器2、基准信号发生电路3、测试电路4、输出缓冲器5、高速切换开关6、开关7、8、电流测定部件9、负载电路(LOAD)10、负载电路用电源11、比较器12、13、以及外部插头14。图1中只示出了测试器1的1个外部插头14和、与其对应的部分。实际上，设置有多个外部插头14。
控制器2以规定的定时输出各种控制信号，控制整个测试器1。基准信号发生电路3由控制器2控制，并输出基准信号.测试电路4包含波形形成电路、定时发生电路、偏移电路和判断电路，例如向LSI的存储部输出写数据信号，同时基于来自LSI的存储部的读数据信号判断LSI的存储部是否正常。
高速切换开关6由来自测试电路4的切换信号ΦS控制，包含3个切换端子6a、6b、6c。在从测试器1向被试验半导体装置(以下，称为DUT)输出信号时，切换端子6a和6b之间导通，在测试器1接收DUT的输出信号时，切换端子6b和6c之间导通。
输出缓冲器5将测试电路4的输出信号传送给高速切换开关6的切换端子6a。开关7连接在高速切换开关6的切换端子6a和外部插头14之间，在测定DUT的电压-电流特性时成为非导通状态。开关8连接在电流测定部件9的输出端子和外部插头14之间，在测定DUT的电压-电流特性时成为导通状态。电流测定部件9输出多级电压，同时检测输出各电压时的输出电流，测定DUT的电压-电流特性。
负载电路10与高速切换开关6的切换端子6c连接，抑制DUT的输出信号的反射。负载电路用电源11向负载电路10提供规定的电源电压。
比较器12判断经外部插头14和开关7提供的DUT的输出信号的电位是否高于规定电位VOH，并向测试电路4提供对应判断结果的电平的信号。比较器13判断经外部插头14和开关7提供的DUT的输出信号的电位是否低于规定电位VOL(＜VOH)，并向测试电路4提供对应判断结果的电平的信号。测试电路4比较比较器12、13的输出信号和DUT的输出信号的期望值，输出对应比较结果的电平的信号。
接口电路20是耦合测试器1的外部插头14和n个(其中，n为自然数)DUT27.1～27.n的电路，包含输入端子21、开关22、24.1～24.n、25.1～25.n、缓冲器23.1～23.n、以及输出端子26.1～26.n。
输入端子21与测试器1的外部插头14连接，输出端子26.1～26.n分别与DUT27.1～27.n的规定的外部端子连接。开关22的一电极与输入端子21连接，开关22的另一电极与缓冲器23.1～23.n的输入节点连接。开关24.1～24.n的一电极分别与缓冲器23.1～23.n的输出节点连接，开关24.1～24.n的另一电极分别与输出端子26.1～26.n连接。开关22、24.1～24.n的每一个例如由测试器1的控制器2控制，在将测试器1的输出信号提供给DUT27.1～27.n时成为导通状态。
缓冲器23.1～23.n放大从测试器1经输入端子21和开关22提供的信号，并分别传送给DUT27.1～27.n的规定的外部端子。缓冲器23.1～23.n的各电压放大系数Av可以控制为所希望的值，例如由测试器1的控制器2控制。
开关25.1～25.n的一电极与输入端子21连接，另一电极分别与输出端子26.1～26.n连接。开关25.1～25.n的每一个例如由测试器1的控制器2控制，在测试对应的DUT的电压-电流特性时，成为导通状态。
下面说明该半导体试验***的动作。从测试器1向DUT27.1～27.n提供信号时，在测试器1中，高速切换开关6的端子6a和6b之间成为导通状态，开关7成为导通状态，开关8成为非导通状态。另外，接口电路20中，开关22、24.1～24.n成为导通状态，开关25.1～25.n成为非导通状态，缓冲器23.1～23.n的电压放大系数Av设定为规定值。
在测试器1的测试电路4生成的信号经输出缓冲器5、高速切换开关6、开关7、外部插头14、输入端子21和开关22提供给缓冲器23.1～23.n。缓冲器23.1～23.n的输出信号经开关24.1～24.n和输出端子26.1～26.n提供给DUT27.1～27.n的规定的外部端子。在将测试器1的输出信号的振幅电压设为Vt、将其分辨精度设为ΔVt时，提供给DUT27.1～27.n的信号的振幅电压成为Vt·Av，其分辨精度成为ΔVt·Av。
在测定DUT的电压-电流特性时，在测试器1中，开关7成为非导通状态，同时开关8成为导通状态。另外，在接口电路20中，开关22、24.1～24.n成为非导通状态，同时开关25.1～25.n中的某1个开关(例如25.1)成为导通状态。测试器1的电流测定部件9经开关8、外部插头14、输入端子21和开关25.1测定DUT(此时为27.1)的电压-电流特性。DUT27.1的电压-电流特性的测定结束之后，开关25.2～25.n在各规定时间依次成为导通状态，逐个依次测定DUT27.2～27.n的电压-电流特性。
该实施例1中，用n个缓冲器23.1～23.n放大测试器1的1个输出信号并提供给n个DUT27.1～27.n。从而，可以将测试器1的输出信号个数增加到n倍，增加测试器1的同时测试个数，从而可以降低成本。另外，由于在n个路径的每一个设置了缓冲器，所以可以向n个DUT27.1～27.n提供同一电流，并可以向n个DUT27.1～27.n提供同一波形的信号。从而，可以正确进行测试.
另外，由于可以将缓冲器23.1～23.n的电压放大系数Av设定为所希望的值，所以可以通过使Av＜1来测试信号振幅电压低的DUT，同时还可以通过使Av＞1来测试信号振幅电压高的DUT。在Av＜1时，可以用比测试器1具有的分辨精度低的分辨精度将小振幅信号提供给DUT，还可以测试用测试器1不能测试的DUT。在Av＞1时，可以将比测试器1的输出振幅电压高的振幅电压的信号提供给DUT，还可以测试用测试器1不能测试的DUT。从而，可以延长测试器1的寿命，抑制引入新的测试器，从而可以降低成本。
另外，由于设置了用于将缓冲器23.1～23.n从输入端子21和输出端子26.1～26.n分开的开关22、24.1～24.n、和用于选择性连接n个输出端子26.1～26.n中的某1个输出端子和输入端子21的开关25.1～25.n，所以可以逐个测定DUT27.1～27.n电压-电流特性。
另外，实际上，测试器1具有外部插头14，接口电路20具有多组开关22、24.1～24.n、25.1～25.n以及缓冲器23.1～23.n。接口电路20也可以形成在1个半导体基板(芯片)上，也可以搭载在普通的绝缘基板(设备试验用基板、探测卡、测试器内基板等)上。另外，也可以在测试器1内设置接口电路20。另外，也可以将多个DUT搭载在1个测试基板上，同时将接口电路20搭载在测试基板上。
〔实施例2〕
图2是表示本发明的实施例2的半导体试验***的主要部分的电路框图。图2中，该半导体试验***具有测试器30和接口电路35。测试器30是从图1的测试器除去高速切换开关6和负载电路10。输出缓冲器5的输出节点经开关7提供给外部插头14，在测试电路4生成的切换信号ΦS直接提供给接口电路35。负载电路用电源11和比较器12、13与接口电路35直接连接。图2中只示出测试器30的1个外部插头14和与其对应的部分.实际上，设置有多个外部插头14。
接口电路35包含输入端子36、开关37～39、缓冲器40～42、高速切换开关43、负载电路44、以及信号输入输出端子45。输入端子36与测试器30的外部插头14连接，信号输入输出端子45与DUT27的1个数据信号输入输出端子连接。
高速切换开关43由来自测试器30的测试电路4的切换信号ΦS控制，包含3个切换端子43a～43c。在从测试器30向DUT27输出数据信号时，切换端子43a和43b之间导通，在测试器30接收DUT的输出信号时，切换端子43b和43c之间导通。
开关37连接在输入端子36和缓冲器40的输入节点之间。缓冲器40放大从测试器30经输入端子36和开关37提供的信号，并提供给高速切换开关43的切换端子43a。开关38连接在高速切换开关43的切换端子43b和信号输入输出端子45之间。开关37、38例如由测试器30的控制器2控制，在测定DUT27的电压-电流特性时非导通。
开关39连接在输入端子36和信号输入输出端子45之间，例如由测试器30的控制器2控制，在测定DUT27的电压-电流特性时导通。负载电路44与高速切换开关43的切换端子43c连接，抑制DUT27的输出信号的反射。缓冲器41放大从负载电路用电源11输出的负载电路用电源电压，并提供给负载电路44。缓冲器42放大从DUT2 7经信号输入输出端子45和开关38提供的数据信号，提供给测试器30的比较器12、13的输入节点。缓冲器42的输出阻抗设定为加上缓冲器42和比较器12、13之间的信号传送路径的阻抗。可以将缓冲器40、41、42的电压放大系数Ava、Avb、Avc控制为所希望的值，例如由测试器30的比较器2控制。
下面说明该半导体试验***的动作。在从测试器30向DUT27提供信号时，在测试器30中，开关7成为导通，开关8成为非导通。另外，在接口电路35中，开关39成为非导通，开关37、38导通，高速切换开关43的切换端子43a和43b之间导通，缓冲器40的电压放大系数Ava设定为规定值。
在测试器30的测试电路4生成的信号经输出缓冲器5、开关7、外部插头14、输入端子36、开关37、缓冲器40、高速切换开关43、开关38、以及信号输入输出端子45提供给DUT27的数据输入输出端子。在将测试器30的输出信号的振幅电压设为Vta，将其分辨精度设为ΔVta时，提供给DUT27的信号的振幅电压成为Vta·Ava，其分辨精度成为ΔVta·Ava。
在测定DUT27的电压-电流特性时，在测试器30中，开关7成为非导通，开关8导通。另外，在接口电路35中，开关37、38成为非导通，开关39导通。测试器30的电流测定部件9经开关8、外部插头14、输入端子36、开关39、以及信号输入输出端子45，测定DUT27的电压-电流特性。
在测试器30接收DUT27的输出信号时，在测试器30中，开关7、8成为非导通。另外，在接口电路35中，开关37、39成为非导通，开关38导通，高速切换开关43的切换端子43b和43c之间导通，缓冲器41、42的电压放大系数Avb、Avc分别设定为规定值。在将负载电路用电源11的输出电压设为Vtb时，缓冲器41的输出电压成为Vtb·Avb。在将DUT27的输出信号的振幅电压设为Vtc时，缓冲器42的输出信号的振幅电压成为Vtc·Avc。
DUT27的输出数据信号经信号输入输出端子45、开关38和缓冲器42输入到比较器12、13。测试电路4基于比较器12、13的输出信号判断DUT27的读数据信号的逻辑电平，在判断的逻辑电平与期望值一致时，判断为读出了该数据信号的地址正常，在判断的逻辑电平与期望值不一致时，判断为读出了该数据信号的地址不良。在此，由负载电路44抑制数据信号的反射。
图3A和图3B是表示该实施例2的效果的图。图3A和图3B中，该实施例2中，由于使接口电路35的缓冲器42的输出阻抗与信号传送路径46的阻抗一致，所以通过将接口电路35设置在DUT27的附近，DUT27和测试器30间的电距离La变短。在DUT27的输出阻抗和信号传送路径46的阻抗不匹配时，在对测试器30的比较器12、13的输入信号VI的波形产生因信号反射引起的级差。但是，该实施例2中，由于减小了信号传送路径46中的引起不匹配的部分的长度La，所以信号反射的影响变小，级差的幅度Wa变小。另一方面，以前如图4A和图4B所示，DUT27和测试器47间的电距离Lb变长，信号反射的影响变大，级差的幅度Wb变大。
另外，由于分离了输出缓冲器5的输出信号的路径和缓冲器4 2的输出信号的路径，所以测试器30的输出信号和DUT27的输出信号双方通过的领域变短。从而，测试器30的输出模式和判断模式的切换期间的判断禁止期间变短。
另外，由于将缓冲器40、42的电压放大系数Ava、Avc分别设定为所希望的值，所以通过使Ava＜1.0＜Avc，可以测试信号振幅电压低的DUT27。通过使Ava＞1.0＞Avc，可以测试信号振幅电压高的DUT27。在Ava＜1.0＜Avc时，可以用比测试器30具有的分辨精度低的分辨精度将小振幅信号提供给DUT27，还可以用测试器30的判断电平判断DUT27的输出信号，还可以测试用测试器30不能测试的DUT27。另外，在Ava＞1.0＞Avc，可以将比测试器30的输出振幅电压高的振幅电压的信号提供给DUT27，可以将DUT27的输出信号的振幅电压减小至用测试器30可判断的电平，还可以测试用测试器30不能测试的DUT27。从而，可以延长测试器30的寿命，抑制引入新测试器，从而可以降低测试成本。
另外，实际上，测试器30具有多个外部插头14，接口电路35具有多组开关37～39、缓冲器40～42、高速切换开关43以及负载电路44。接口电路3 5也可以形成在1个半导体基板(芯片)上，也可以搭载在普通的绝缘基板(设备试验用基板、探测卡、测试器内基板等)上。另外，也可以在测试器30内设置接口电路35。另外，也可以将多个DUT搭载在1个测试基板上，同时将接口电路35搭载在测试基板上。
〔变更例1〕
以下，说明各种变更例。图5的半导体试验***具有测试器50和接口电路51。测试器50是组合了图1的测试器1和图2的测试器30，接口电路51是组合了图1的接口电路20和图2的接口电路35。该变更例1可以得到实施例1和2的两方的效果。
〔变更例2〕
图6的半导体试验***具有测试器55和接口电路57。测试器55是在图5的测试器50追加了测试器总线控制电路56，接口电路57是在图5的接口电路51追加了缓冲器控制电路58。测试器总线控制电路56和缓冲器控制电路58根据来自控制器2的控制信号，将接口电路57的缓冲器23.1～23.n、41～43的电压放大系数分别设定为所希望的值。从而，在测试器程序的序列内根据测试项目，将缓冲器23.1～23.n、41～43的各电压放大系数变换为所希望的值。
〔变更例3〕
图7的半导体试验***具有测试器60和接口电路62。测试器60是在图5的测试器50追加了测试器总线控制电路61，接口电路62是在图5的接口电路51追加了开关控制电路63。如图8所示，开关控制电路63包含存储器64、对应各开关设置的AND门65以及开关驱动器66。开关22、24.1～24.n、25.1～25.n、37～39预先分成多个组。存储器64存储开关22、24.1～24.n、25.1～25.n、37～39的每一个属于多个组中的哪一组。
例如，开关22、24.1～24.n属于同一组，被集中控制。在将缓冲器23.1～23.n的输出信号提供给n个DUT时，存储器64向与开关22、24.1～24.n对应的各AND门65提供“H”电平的信号，耦合测试器总线控制电路61和与开关22、24.1～24.n对应的各开关驱动器66。测试器总线控制电路61根据来自控制器2的控制信号，经n+1个开关驱动器66集中控制开关22、24.1～24.n。该变更例中，由于集中接通/断开控制多个开关，所以与个别控制开关时相比，可以容易且高速进行控制。
〔变更例4〕
图9的半导体试验***具有测试器70和接口电路72。测试器70是在图5的测试器50追加了测试器总线控制电路71，接口电路72是在图5的接口电路51追加了缓冲器控制电路58和开关控制电路63。测试器总线控制电路71具有图6的测试器总线控制电路56和图7的测试器总线控制电路61两方的功能。从而，该变更例4可以得到图6的半导体试验***和图7的半导体试验***两方的效果。
〔变更例5〕
图10的半导体试验***具有测试器75和接口电路76。测试器75是在图2的测试器30追加了测试器总线控制电路61，接口电路76是在图2的接口电路35追加了缓冲器40.1～40.m(其中，m为自然数)、高速切换开关43.1～43.m、开关38.1～38.m、39.1～39.m、输出端子45.1～45.m、以及开关控制电路63。
缓冲器40.1～40.m的输入节点都连接到缓冲器40的输入节点。高速切换开关43.1～43.m包含输入端子和输出端子。高速切换开关43.1～43.m的输入端子分别与缓冲器40.1～40.m的输出节点连接，它们的输出端子分别与开关38.1～38.m的一电极连接。高速切换开关43.1～43.m都由来自测试电路4的切换信号ΦS控制，在从测试器75向DUT提供信号时导通。可以控制缓冲器40.1～40.m的电压放大系数。
开关38.1～38.m的一电极分别与高速切换开关43.1～43.m的输出端子连接，它们的另一电极分别与输出端子45.1～45.m连接。开关38.1～38.m在从测试器75向DUT输出信号时导通。开关39.1～39.m的一电极都连接到输入端子36，它们的另一电极分别与输出端子45.1～45.m连接。开关39.1～39.m在测定DUT的电压-电流特性时逐个依次导通。测试器总线控制电路61和开关控制电路63将开关37、38、38.1～38.m、39、39.1～39.m分割为多个组，以组单位接通/断开控制开关37、38、38.1～38.m、39、39.1～39.m。
下面说明该半导体试验***的动作。在从测试器75向DUT提供信号时，在测试器75中，开关7导通，同时开关8成为非导通，在接口电路76中，开关37、38、38.1～38.m导通，开关39、39.1～39.m成为非导通，高速切换开关43的切换端子43a和43b之间导通，高速切换开关43.1～43.m的输入端子和输出端子之间导通.测试器75的输出信号用缓冲器40、40.1～40.m放大，并经输出端子45、45.1～45.m提供给m+1个DUT端子。
测试器75接收DUT的输出信号时，在测试器75中，开关7、8成为非导通。另外，在接口电路76中，开关37、38、38.1～38.m、39、39.1～39.m成为非导通，开关8导通，高速开关43的切换端子43b和43c之间导通。DUT的输出信号经信号输入输出端子45、开关38和缓冲器42提供给比较器12、13。
在测定DUT的电压-电流特性时，测试器75中，开关7成为非导通，开关8导通。另外，在接口电路76中，开关37、38、38.1～38.m成为非导通，开关39、39.1～39.m逐个导通规定时间。电流测定部件9经开关39、39.1～39.m中的导通的开关，测定DUT的电压-电流特性。
该变更例5可以得到与实施例1、2以及变更例3相同的效果。
另外，实际上，测试器75具有多个外部插头14，接口电路76具有多组开关37、38、38.1～38.m、39、39.1～39.m、缓冲器40、40.1～40.m、41、42、高速切换开关43、43.1～43.m、以及负载电路44。接口电路76也可以形成在1个半导体基板(芯片)上，也可以搭载在普通的绝缘基板(设备试验用基板、探测卡、测试器内基板等)上。另外，也可以在测试器75内设置接口电路76。另外，也可以将多个DUT搭载在1个测试基板上，同时将接口电路76搭载在测试基板上。
〔变更例6〕
图11的半导体试验***具有测试器80和接口电路84.测试器80是在图1的测试器1追加了测试电路4、输出缓冲器5、高速切换开关6、开关7、8、电流测定部件9、负载电路10、负载电路用电源11、81、比较器12、13、以及外部插头82。追加的测试电路4的输出信号经追加的输出缓冲器5、高速切换开关6、以及开关7提供给外部插头82。在外部插头82出现的信号在接口电路84用作切换信号ΦS1。负载电路用电源81的输出电压直接提供给接口电路84。
接口电路84是在图2的接口电路35追加了输入端子85、反相器86、以及高速切换开关87。输入端子85与测试器80的外部插头82连接。切换信号ΦS1在反相器86翻转并成为信号/ΦS1。高速切换开关87包含输入端子和输出端子。高速切换开关87的输入端子接收缓冲器42的输出信号，其输出端子与信号输入输出端子36连接。高速切换开关87由信号/ΦS1控制，测试器80接收DUT的输出信号时，其输入端子和输出端子之间导通。高速切换开关43由切换信号ΦS1控制。
下面说明该半导体试验***的动作。在将测试器80的信号提供给DUT时，在接口电路84中，开关37、38导通，开关39成为非导通，高速切换开关43的切换端子43a和43b之间导通，高速切换开关87的输入端子和输出端子之间成为非导通。测试器80的输出信号经外部插头14、端子36、开关37、缓冲器40、高速切换开关43、开关38、以及信号输入输出端子45提供给DUT的数据输入输出端子。
在测试器80接收DUT的输出信号时，在接口电路84中，开关37、39成为非导通，开关38导通，高速切换开关43的切换端子43b和43c之间导通，高速切换开关87的输入端子和输出端子之间导通。DUT的输出信号经信号输入输出端子45、开关38、缓冲器42、高速切换开关87、信号输入输出端子36以及外部插头14提供给测试器80。
在测定DUT的电压-电流特性时，在接口电路84中，开关37、38成为非导通，开关39导通，高速切换开关87的输入端子和输出端子之间成为非导通。由此，测试器80的外部插头14和DUT的信号端子不经缓冲器40～42而直接连接，DUT的电压-电流特性由电流测定部件9测定。
该变更例6可以得到与实施例2相同的效果，而且测试器的改造很小。
〔变更例7〕
图12的半导体试验***具有测试器90和接口电路91。测试器90是组合了图1的测试器1和图11的测试器80，接口电路91是组合了图1的接口电路20和图11的接口电路84。该变更例7可以得到实施例1和变更例6两方的效果。
〔变更例8〕
图13的半导体试验***具有测试器95和接口电路97。测试器95是在图12的测试器90追加了测试器总线控制电路96，接口电路97是在图12的接口电路91追加了缓冲器控制电路98。测试器总线控制电路96和缓冲器控制电路98根据来自控制器2的控制信号，分别控制接口电路97的缓冲器23.1～23.n、41～43的电压放大系数。从而，在测试器程序的序列内，可以根据测试项目分别变化缓冲器23.1～23.n、41～43的电压放大系数。
〔变更例9〕
图14的半导体试验***具有测试器100和接口电路102。测试器100是在图12的测试器90追加了测试器总线控制电路101，接口电路102是在图12的接口电路91追加了开关控制电路103。测试器总线控制电路101和开关控制电路103如图7和图8中所述那样，将开关26.1～26.n、37～39分割为多个组，以组单位集中控制开关26.1～26.n、37～39。从而，与个别控制开关时相比，可以容易且高速进行开关控制。
〔变更例10〕
图15的半导体试验***具有测试器105和接口电路107.测试器105是在图12的测试器90追加了测试器总线控制电路106。接口电路107是在图12的接口电路91追加了缓冲器控制电路98和开关控制电路103。测试器总线控制电路106具有图13的测试器总线控制电路96和图14的测试器总线控制电路101两方的功能。从而，该变更例10可以得到变更例8和9两方的效果。
〔变更例11〕
图16的半导体试验***具有测试器110和接口电路112。测试器110是在图11的测试器80追加了测试器总线控制电路111，接口电路112是在图11的接口电路85追加了缓冲器控制电路113、开关控制电路114、图10的缓冲器40.1～40.n、高速切换开关43.1～43.m、开关38.1～38.m、39.1～39.m、以及输出端子45.1～45.m。从而，该变更例11可以得到变更例5、6、10的效果。
另外，在以上的实施例1、2以及变更例1～11中，缓冲器的电压放大系数为可变的，但也可以将缓冲器的电压放大系数固定为一定值。
本次公开的实施例不过是例示，不是用于限定的。本发明的范围不是上述的说明，而是在权利要求范围中示出，包括与权利要求范围相同的意思以及范围内的所有变更。

Claims (15)

1.一种耦合半导体试验装置和多个被试验半导体装置的接口电路，具有多个缓冲电路，各缓冲电路分别与所述多个被试验半导体装置对应设置，各缓冲电路的输入节点相互连接，各缓冲电路将所述半导体试验装置的输出信号传送给对应的被试验半导体装置。
2.如权利要求1所述的接口电路，其特征在于：
所述多个缓冲电路的各电压放大系数为可控制的。
3.如权利要求1所述的接口电路，其特征在于：
所述接口电路还具有根据来自所述半导体试验装置的第一控制信号控制所述多个缓冲电路的每一个的电压放大系数的缓冲器控制电路。
4.如权利要求1所述的接口电路，其特征在于：
所述半导体试验装置具有，
信号发生电路，生成经所述多个缓冲电路提供给所述多个被试验半导体装置的信号；
测定电路，测定各被试验半导体装置的电压-电流特性；
测试端子；以及
切换电路，在第1模式时耦合所述信号发生电路和所述测试端子，在第2模式时耦合所述测定电路和所述测试端子，
所述接口电路还具有：
第1开关元件，其一电极与所述测试端子连接，其另一端子与所述多个缓冲电路的输入节点连接，在所述第1模式时导通；
多个第2开关元件，它们的一电极分别与所述多个缓冲电路的输出节点连接，它们的另一电极分别与所述多个被试验半导体装置连接，在所述第1模式时导通；以及
多个第3开关元件，它们的一电极都连接到所述测试端子，它们的另一电极分别与所述多个被试验半导体装置连接，所述第2模式时逐个按规定时间依次导通。
5.如权利要求4所述的接口电路，其特征在于：
所述第1开关元件、所述多个第2开关元件以及所述多个第3开关元件预先被分成多组；
所述接口电路还具有根据来自所述半导体试验装置的第2控制信号，以组单位控制所述第1开关元件、所述多个第2开关元件以及所述多个第3开关元件的开关控制电路。
6.一种耦合半导体试验装置和第1被试验半导体装置的接口电路，具有：
第1缓冲电路，其输入节点接收所述半导体试验装置的输出信号；
负载电路，抑制从所述第1被试验半导体装置输出的信号的反射；
第1切换电路，具有接收所述第1缓冲电路的输出信号的第1切换端子、连接到所述第1被试验半导体装置的第2切换端子、和连接到所述负载电路的第3切换端子，在将所述半导体试验装置的输出信号提供给所述第1被试验半导体装置的第1模式时，所述第1和第2切换端子之间导通，在将所述第1被试验半导体装置的输出信号提供给所述半导体试验装置的第2模式时，所述第2和第3切换端子之间导通；以及
第2缓冲电路，其输入节点连接到所述第2切换端子，在所述第2模式时，将所述第1被试验半导体装置的输出信号传送给所述半导体试验装置。
7.如权利要求6所述的接口电路，其特征在于，
所述半导体试验装置具有：
第1信号发生电路，生成经所述第1缓冲电路和所述第1切换电路提供给所述第1被试验半导体装置的信号；
测定电路，测定所述第1被试验半导体装置的电压-电流特性；
第1测试端子；
第2切换电路，在所述第1模式时耦合所述第1信号发生电路和所述第1测试端子，在第3模式时耦合所述测定电路和所述第1测试端子；以及
判断电路，基于所述第2缓冲电路的输出信号，判断所述第1被试验半导体装置的输出信号的逻辑电平，
所述接口电路还具有：
第1开关元件，其一电极连接到所述第1测试端子，其另一电极连接到所述第1缓冲电路的输入节点，在所述第1模式时导通，
第2开关元件，其一电极连接到所述第1切换电路的第2切换端子，其另一电极连接到所述第1被试验半导体装置，在所述第1模式时导通；以及
第3开关元件，其一电极连接到所述第1测试端子，其另一电极连接到所述第1被试验半导体装置，在所述第3模式时导通。
8.如权利要求7所述的接口电路，其特征在于：
所述接口电路还具有第三切换电路，所说的第三切换电路具有连接到所述第2缓冲电路的输出节点的输入端子和连接到所述第1测试端子的输出端子，在所述第2模式时，所述输入端子和所述输出端子之间导通；
所述第2切换电路在所述第2模式时耦合所述判断电路和所述第1测试端子。
9.如权利要求8所述的接口电路，其特征在于：
所述半导体试验装置还具有：
第2测试端子；以及
第2信号发生电路，生成控制所述第1和第3切换电路的切换信号并提供给所述第2测试端子，
所述接口电路还具有生成所述切换信号的反向信号的反相器，
所述第1和第3切换电路中的某一切换电路由所述切换信号控制，另一切换电路由所述切换信号的反向信号控制。
10.如权利要求6所述的接口电路，其特征在于：
所述第1和第2缓冲电路的各电压放大系数为可控制的。
11.如权利要求10所述的接口电路，其特征在于：
所述接口电路还具有根据来自所述半导体试验装置的控制信号，控制所述第1和第2缓冲电路的各电压放大系数的缓冲控制电路。
12.如权利要求6所述的接口电路，其特征在于：
所述接口电路还耦合所述半导体试验装置和多个第2被试验半导体装置；
所述测定电路还测定各第2被试验半导体装置的电压-电流特性；
所述接口电路还具有：
多个第3缓冲电路，分别与所述多个第2被试验半导体装置对应设置，它们的输入节点都连接到所述第1缓冲电路；
多个第4开关元件，它们的一电极分别连接到所述多个第3缓冲电路的输出节点，它们的另一电极分别连接到多个被试验半导体装置，在所述第1模式时导通；以及
第5开关元件，它们的一电极都连接到所述第1测试端子，它们的另一电极分别连接到所述多个第2被试验半导体装置，在测定所述多个第2被试验半导体装置的各电压-电流特性的第4模式时逐个按规定时间导通。
13.如权利要求12所述的接口电路，其特征在于：
所述第1缓冲电路、所述第2缓冲电路、所述多个第3缓冲电路的各电压放大系数为可控制的。
14.如权利要求13所述的接口电路，其特征在于：
所述接口电路还具有根据来自所述半导体试验装置的第1控制信号，控制所述第1缓冲电路、所述第2缓冲电路、以及所述多个第3缓冲电路的各电压放大系数的缓冲控制电路。
15.如权利要求12所述的接口电路，其特征在于：
所述第1～第3开关元件、所述多个第4开关元件、以及所述多个第5开关元件预先分成多组；
所述接口电路还具有根据来自所述半导体试验装置的第2控制信号，以组单位控制所述第1～第3开关元件、所述多个第4开关元件以及所述多个第5开关元件的开关控制电路。
CNB031546811A 2002-12-17 2003-08-25 耦合半导体试验装置和被试验半导体装置的接口电路 Expired - Fee Related CN1289914C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002365311A JP4173726B2 (ja) 2002-12-17 2002-12-17 インターフェイス回路
JP365311/02 2002-12-17
JP365311/2002 2002-12-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101318534A Division CN100520430C (zh) 2002-12-17 2003-08-25 耦合半导体试验装置和被试验半导体装置的接口电路

Publications (2)

Publication Number Publication Date
CN1508556A true CN1508556A (zh) 2004-06-30
CN1289914C CN1289914C (zh) 2006-12-13

Family

ID=32501106

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB031546811A Expired - Fee Related CN1289914C (zh) 2002-12-17 2003-08-25 耦合半导体试验装置和被试验半导体装置的接口电路
CNB2006101318534A Expired - Fee Related CN100520430C (zh) 2002-12-17 2003-08-25 耦合半导体试验装置和被试验半导体装置的接口电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101318534A Expired - Fee Related CN100520430C (zh) 2002-12-17 2003-08-25 耦合半导体试验装置和被试验半导体装置的接口电路

Country Status (5)

Country Link
US (1) US6954079B2 (zh)
JP (1) JP4173726B2 (zh)
KR (1) KR20040053749A (zh)
CN (2) CN1289914C (zh)
TW (1) TWI276820B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065681B (zh) * 2004-10-15 2010-09-08 泰拉丁公司 用于半导体器件测试器的接口设备
CN101031807B (zh) * 2004-08-20 2010-09-29 爱德万测试株式会社 测试装置、配置方法、及设备接口
CN102918407A (zh) * 2010-04-22 2013-02-06 株式会社爱德万测试 Pin卡及使用pin卡的试验装置
CN104035015A (zh) * 2013-03-05 2014-09-10 英飞凌科技股份有限公司 用于测试器件的方法和测量装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657455B2 (en) 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
JP4332392B2 (ja) * 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
KR100555544B1 (ko) * 2004-01-02 2006-03-03 삼성전자주식회사 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치
US7151389B2 (en) * 2004-03-05 2006-12-19 Qualitau, Inc. Dual channel source measurement unit for semiconductor device testing
JP2005265619A (ja) * 2004-03-18 2005-09-29 Agilent Technol Inc モジュール式テスタ用モジュール、および、該モジュールの校正方法
KR100660538B1 (ko) * 2004-06-30 2006-12-22 삼성전자주식회사 반도체 메모리 장치
US7352189B2 (en) * 2005-03-09 2008-04-01 Agilent Technologies, Inc. Time aligned bussed triggering using synchronized time-stamps and programmable delays
US20080018350A1 (en) * 2006-07-21 2008-01-24 Clinton Chao Test probe for integrated circuits with ultra-fine pitch terminals
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
KR100859793B1 (ko) * 2007-06-25 2008-09-23 주식회사 메모리앤테스팅 반도체 테스트 장치 및 이를 이용한 반도체 테스트 방법
WO2009016715A1 (ja) * 2007-07-30 2009-02-05 Advantest Corporation 試験装置、試験方法およびデバイスを製造する製造方法
US20090085598A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag Integrated circuit test system and method with test driver sharing
US20090085596A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag System and method for testing semiconductor devices
TWI351523B (en) * 2007-10-22 2011-11-01 Nanya Technology Corp Tester and method for reducing the test signal los
JP5446112B2 (ja) * 2008-03-31 2014-03-19 富士通セミコンダクター株式会社 半導体装置及び半導体装置の動作監視方法
KR101313531B1 (ko) * 2009-02-27 2013-10-02 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
KR101550870B1 (ko) * 2009-12-02 2015-09-07 삼성전자주식회사 프로브 카드를 구비한 테스트 장치 및 이를 이용한 테스트 방법
US7969171B1 (en) * 2010-01-06 2011-06-28 General Electric Company Test circuit and system
JP5413349B2 (ja) 2010-09-30 2014-02-12 富士電機株式会社 半導体試験装置および半導体試験回路の接続装置
JP2012098220A (ja) * 2010-11-04 2012-05-24 Advantest Corp 試験装置
US8704529B2 (en) * 2011-10-04 2014-04-22 Nanya Technology Corporation Circuit test interface and test method thereof
CN103576072A (zh) * 2012-07-25 2014-02-12 联咏科技股份有限公司 集成电路及其测试***
KR101306283B1 (ko) * 2013-05-08 2013-09-09 (주) 에이블리 반도체 테스트 시스템의 전원공급장치
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer
KR102626858B1 (ko) * 2016-11-02 2024-01-19 삼성전자주식회사 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템
US11209459B2 (en) * 2019-02-15 2021-12-28 Texas Instruments Incorporated Common mode rejection ratio test system and method
US11313903B2 (en) * 2020-09-30 2022-04-26 Analog Devices, Inc. Pin driver and test equipment calibration
KR102242257B1 (ko) * 2020-12-09 2021-04-20 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772595A (en) * 1971-03-19 1973-11-13 Teradyne Inc Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals
USRE31056E (en) * 1977-03-23 1982-10-12 Fairchild Camera & Instrument Corp. Computer controlled high-speed circuit for testing electronic devices
US5604679A (en) * 1994-10-17 1997-02-18 Nomadic Technologies, Inc. Signal generating device using direct digital synthesis
US6060897A (en) * 1997-02-11 2000-05-09 National Semiconductor Corporation Testability method for modularized integrated circuits
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6339338B1 (en) * 2000-01-18 2002-01-15 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
JP2002005999A (ja) 2000-06-20 2002-01-09 Advantest Corp 半導体試験装置
JP2002107406A (ja) 2000-09-29 2002-04-10 Advantest Corp 半導体試験装置
JP2002189058A (ja) 2000-12-20 2002-07-05 Advantest Corp 半導体デバイス試験装置
KR100441684B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 반도체 집적 회로를 위한 테스트 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031807B (zh) * 2004-08-20 2010-09-29 爱德万测试株式会社 测试装置、配置方法、及设备接口
CN101065681B (zh) * 2004-10-15 2010-09-08 泰拉丁公司 用于半导体器件测试器的接口设备
CN102918407A (zh) * 2010-04-22 2013-02-06 株式会社爱德万测试 Pin卡及使用pin卡的试验装置
CN102918407B (zh) * 2010-04-22 2015-05-13 株式会社爱德万测试 Pin卡及使用pin卡的试验装置
CN104035015A (zh) * 2013-03-05 2014-09-10 英飞凌科技股份有限公司 用于测试器件的方法和测量装置
US9823290B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Ag Method for testing components and measuring arrangement

Also Published As

Publication number Publication date
KR20040053749A (ko) 2004-06-24
US6954079B2 (en) 2005-10-11
TWI276820B (en) 2007-03-21
CN100520430C (zh) 2009-07-29
US20040113642A1 (en) 2004-06-17
CN1920589A (zh) 2007-02-28
CN1289914C (zh) 2006-12-13
JP4173726B2 (ja) 2008-10-29
JP2004198191A (ja) 2004-07-15
TW200411199A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
CN1289914C (zh) 耦合半导体试验装置和被试验半导体装置的接口电路
US7257749B2 (en) Probeless testing of pad buffers on wafer
JPH08129053A (ja) 集積回路試験装置
US20030002365A1 (en) Test apparatus for semiconductor device
KR100824141B1 (ko) 반도체 메모리 소자
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
JPH09264929A (ja) 論理回路のテスト方法およびそのテスト回路
JP3882690B2 (ja) 電子ボリュームおよび電子ボリュームのテスト方法
JP3053012B2 (ja) 半導体装置の試験回路および試験方法
JP2765508B2 (ja) 半導体集積回路およびその試験方法
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
EP1431771A2 (en) Probeless testing of pad buffers on a wafer
JP2001074805A (ja) Ｉｃテスタ用テストボード
JP5248906B2 (ja) 多値ドライバ回路および試験装置
JP2010085230A (ja) アナログディジタル混在集積回路装置
JP2000315773A (ja) 半導体回路のテスト装置およびテスト方法
JP2000046906A (ja) バーンイン装置及びバーンイン装置のデバイス駆動方法
JP2000124273A (ja) 半導体集積回路及びその電気的特性検査方法
JP2000221247A (ja) 半導体装置の試験回路およびその試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213