CN1504890A - 数据全并行的fft处理器地址映射方法和*** - Google Patents

Abstract

一种数据全并行的FFT处理器地址映射方法，操作数存放在双端口存储器中；旋转因子存放在ROM中；确定操作数的读写地址；确定旋转因子地址。本发明充分利用了FFT算法本身的同址运算性质，使用4个数据存储体和3个旋转因子存储体，数据的输入和输出在同一个存储单元，每个周期能提供一个蝶形运算所需要的操作数，具有最大的并行性。按照本发明的旋转因子存放规则，在处理器工作期间，旋转因子只需要简单的增一方式寻址。本发明的地址映射技术适合N点(N为2的幂)的FFT计算，既有基4运算的高效率，也具有基2运算的计算范围。

Description

数据全并行的FFT处理器地址映射方法和***

技术领域

本发明涉及FFT处理器，特别涉及基4和混和基(4+2)FFT处理器的地址映射方法和***。

背景技术

离散傅立叶变换(DFT)是描述离散信号时域和频域关系的重要数学工具，随着许多快速计算方法(FFT)的出现，它在数字信号处理和图像信号处理等方面得到了广泛的应用，是许多***的核心运算。FFT对运算速度和数据存取速度都有很高的要求，计算一个n点基r的FFT，需要有(N/r)×log_rN次蝶式运算，以及2N×log_rN次数据存取操作。早期处理器大多通过提高运算并行性来获得高性能，数据并行度不高。随着运算部件的流水和并行处理，和数据访问速度相比，运算速度已经很快，对于FFT处理器来说，如何安排数据存储已经成为关键问题，特别需要提高数据吞吐能力。

发明内容

为解决上述问题，本发明的目的是优化FFT处理器的存储结构，通过地址映射，提供基4、混和基(4+2)FFT处理器并行数据访问能力。

为实现上述目的，数据全并行的FFT处理器地址映射方法包括操作数的读写地址映射方法和旋转因子地址映射方法，包括以下步骤：

操作数存放在双端口存储器中；

旋转因子存放在ROM中；

确定操作数的读写地址；

确定旋转因子地址。

操作数存放在双端口存储器中，它分成4个数据存储体；旋转因子存放在ROM中，它分成3个存储体。

操作数的读写地址产生方法为：存储体的地址为操作数序号按照4进制方式去掉最后一位的倒序值，体号为输入数地址按照4进制方式各位相加模4后的值。

FFT处理器旋转因子的地址映射技术为：当运算点数为4的幂时，三个存储体(R1，R2，R3)分别存放指数为w，2w，3w的旋转因子，w的值为输入数地址按照4进制方式去掉最后一位的倒序值，存放时ROM的地址等于输入数据地址去掉最后一位；当运算点数不为4的幂，但为2的幂时，处理器先做基4运算，最后一级做基2运算；基4运算的旋转因子形成方法和前面一样，最后一级基2运算旋转因子的指数项w的计算方法为对输入数地址去掉最低一位后按四进制倒序的方式产生，所需的2个旋转因子分别存放到R1和R3中，ROM中先存放基4运算的旋转因子，然后顺序存放基2运算的旋转因子。

本发明充分利用了FFT算法本身的同址性质，数据的输入和输出在同一个存储单元，具有最大的并行性。按照本发明的旋转因子存放规则，在处理器工作期间，旋转因子只需要简单的增一方式寻址。本发明的地址映射技术适合N点(N为2的幂)的FFT计算，既有基4运算的高效率，也具有基2运算的计算范围。

附图说明

图1是FFT处理器结构框图；

图2 256点FFT的移位阵列；

图3数据交换单元；

图4是64点FFT计算的地址映射关系。

具体实施方式

本发明的FFT处理器结构框图见图1，它主要由以下几个部分组成：蝶形运算部件每个周期能完成一个基4或两个基2运算；操作数据按照一定的规则存储在双端口存储器中，双端口存储器分为4个存储体(M0，M1，M2，M3)，能完成每次4个输入数据、4个输出数据的并行读写；根据地址映射算法的要求，在运算单元和存储器间还需要一个数据交换部件；旋转因子保存到ROM中，它们分为三个存储体，提供给一个基4蝶形运算所需要的三个旋转因子；***控制部件负责处理器内部数据的控制和同步；外部数据接口则负责和外部数据的通信。

1.背景介绍

N个样本点的DFT定义为：

$x_k=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n{W}_N^k----\left(1\right)$

其中 $W_N=e^{-j\·\stackrel{\‾}{N}},$ N＝2ⁿ，k＝0，1，…，N-1

令N＝2^q×4^r，q等于0或者1。

对于N个样本点的任何一个输入操作数地址A，记

$A=\underset{i=0}{\overset{r}{\mathrm{\Σ}}}{4}^i\·A\left(i\right),A\left(i\right)=\mathrm{0,1,2,3};r={\log }_{4}N----\left(2\right)$

如果q＝0，则A(r)＝0；q＝1，则A(r)＝0，1。

2.操作数地址映射技术

把A写作： $A=4\·\underset{i=1}{\overset{r}{\mathrm{\Σ}}}{4}^{i-1}A\left(i\right)+A\left(0\right)----\left(3\right)$ 构造 $B=4\·\underset{i=1}{\overset{r}{\mathrm{\Σ}}}{4}^{i-1}\·A\left(i\right)+\left(\underset{i=0}{\overset{r}{\mathrm{\Σ}}}A\left(i\right)\right)\mathrm{mod}4----\left(4\right)$

这样，对于任何一个地址A(0≤A＜N)，A和B是一一对应的。

令 $m=\underset{i=1}{\overset{r}{\mathrm{\Σ}}}{4}^{i-1}\·A\left(i\right),b=\left(\underset{i=0}{\overset{r}{\mathrm{\Σ}}}A\left(i\right)\right)\mathrm{mod}4,$ 则B＝4m+b  (5)

把地址A映射到2维的存储器上，存储器分成四个存储体，由b对应体号，m对应体内地址。图4是64个地址的映射关系，其中，灰色部分每一行代表一个存储体。

3.旋转因子的地址映射技术

当q＝0时处理器只进行基4蝶形运算，一个基4蝶形运算需要三个旋转因子W^w，W^2w，W^3w，其中w计算方法如式(6)：

$w=4^{r-1-p}\·\underset{i=0}{\overset{p-1}{\mathrm{\Σ}}}{4}^{i}A(r-1-i),p=\mathrm{0,1},\·\·\·r-1----\left(6\right)$

为了实现三个旋转因子的同时读取，把它们分别存放到三个存储体中。即R1存放W^w，R2存放W^2w，R2存放W^3w。旋转因子是预先存放到ROM中的，根据旋转因子的性质，按照最后一级的顺序存放。即 $w=\underset{i=0}{\overset{r-2}{\mathrm{\Σ}}}{4}^{i}A(r-1-i),$ 即对输入数地址去掉A(0)后按四进制倒序的方式产生，存放时ROM的地址等于输入数据地址右移一个四进制数(去掉A(0))。

如果q＝1，处理器先进行r级基4蝶形运算，最后同时进行2个基2的蝶形运算。此时基4运算的旋转因子的指数项w的计算式子为 $w=2\·\underset{i=0}{\overset{r-2}{\mathrm{\Σ}}}{4}^{i}A(r-1-i),$ 其产生存储方法和q＝0一样。最后一级基2运算旋转

因子的指数项w的计算方法为对输入数地址去掉最低一位后按四进制倒序的方式产生，所需的2个旋转因子分别存放到R1和R3中，ROM中先存放基4运算的旋转因子，然后顺序存放基2运算的旋转因子。

4.读数据地址形成方法

第p级的蝶形运算的操作数地址只是A(p)位不同，我们把式(5)中的地址按照A(0)的取值分4组来进行处理，这样，在一组中，蝶形运算的四个操作数地址映射后的存储体地址有一个4^p·A(p)的增量关系。

为了达到分组处理和产生4^p·A(p)的目的，设计了一个二维的移位阵列S(s1，s2)，其中s1对应A(0)，s2＝r，实线是在s1方向循环移位，需线同时向两个方向移位。图2是256点FFT的移位阵列，在一级处理中，A(0)每变化一次，沿实线移位一次，完成一级后，按虚线方向移位，同时进行A(3)到A(0)的变化和产生4^p·A(p)值。

有了移位阵列，操作数地址产生可以按照如下方法来实现。

1)初始数据存放规则

输入数据存放规则：N点操作数按照式(5)方法存储在四个存储体中，其中b对应存储体号，r对应体内地址。

旋转因子存放规则：旋转因子按照第3步的方法分别存储在三个存储体中。

移位阵列的初始值：S(0)＝0，S(1)＝4^r-1，S(2)＝2×4^r-1，S(3)＝3×4^r-1。

其它辅助变量：A表示已经完成的级数，初值为0，B表示后续级数，初值为r-1。

2)读数据地址形成过程

for p＝r-1 to 0(做r级迭代运算)

begin

for i＝0 to 4^A-1

for k＝0 to 3(针对A(0)分组处理)

begin

forj＝0 to 4^B-1-1  (注：当B-1小于0时，定义这里的4^B-1值为0)

        begin

                if(j＝0)

Addr(b)＝S(b)，b＝0，1，2，3

Else

Addr(b)＝Addr(b)+1，b＝0，1，2，3

        end

            S按实线移位一次

        end

A＝A+1；B＝B-1

S按虚线移位一次

End

这里Addr(b)，b＝0，1，2，3就是发给四个存储体的地址。

5.写数据地址形成过程

由于本方法为完全的同址运算，写数据时的地址和读数据相同，在时序上要后移一个蝶形运算所需要的周期数。

6.运算时旋转因子地址生成方法

按照这种存放规则，蝶形运算内，三个旋转因子的地址是一样的，它们在第4步中同时产生，当q＝0时，地址为：romaddr＝i；q＝1时仅最后一级不同，为romaddr＝i+r。

7.数据交换单元的实现

在进行数据读写操作时，式(5)规定了存储体到蝶形运算输入的映射关系。根据A(0)有图3的对应关系，在地址形成过程时，把第4步中的K作为命令字发送到数据交换单元中，就可以实现正确的蝶形运算所要求的顺序。

Claims (9)

1.一种数据全并行的FFT处理器地址映射方法，其特征在于包括步骤：

操作数存放在双端口存储器中；

旋转因子存放在ROM中；

确定操作数的读写地址；

确定旋转因子地址。

2.按权利要求1所述的方法，其特征在于在所述的FFT处理器上操作数存储器分成4个相互独立的存储体。

3.按权利要求1所述的方法，其特征在于在所述的FFT处理器上旋转因子存储器分成3个相互独立的存储体。

4.按权利要求1所述的方法，其特征在于在所述的FFT处理器并行操作数读写地址的映射方法为：

存储体的地址为操作数序号按照4进制方式去掉最后一位的倒序值，体号为输入数地址按照4进制方式各位相加模4后的值。

5.按权利要求1所述的方法，其特征在于在所述的FFT处理器并行旋转因子地址的映射方法为：

当运算点数为4的幂时，三个存储体(R1，R2，R3)分别存放指数为w，2w，3w的旋转因子，w的值为输入数地址按照4进制方式去掉最后一位的倒序值，存放时ROM的地址等于输入数据地址去掉最后一位；

当运算点数不为4的幂，但为2的幂时，处理器先做基4运算，最后一级做基2运算；基4运算的旋转因子形成方法和前面一样，最后一级基2运算旋转因子的指数项w的计算方法为对输入数地址去掉最低一位后按四进制倒序的方式产生，所需的2个旋转因子分别存放到R1和R3中，ROM中先存放基4运算的旋转因子，然后顺序存放基2运算的旋转因子。

6.一种数据全并行的FFT处理器地址映射***，其特征在于包括：

***控制部件，用于处理器内部数据的控制和同步；

蝶形运算部件，在每个周期内完成一个基4或两个基2的运算；

双端口存储器，用于存储输入数据和输出数据的并行读写；

旋转因子ROM，用于存储旋转因子；

数据交换单元，用户在双端口存储器和蝶形运算部件之间交换数据。

7.按权利要求6所述的***，其特征在于还包括：

数据地址生成单元，用于生成数据地址；

旋转因子地址生成单元，用于生成旋转地址。

8.按权利要求6所述的***，其特征在于所述的双端口存储器是4个独立的存储体。

9.按权利要求6所述的***，其特征在于所述的旋转因子ROM是3个独立的存储体。

Images