CN1497443A - 启动时间缩短的运算装置和数据加载方法 - Google Patents

Abstract

本发明涉及启动时间缩短的运算装置和数据加载方法。所述运算装置中设置切换装置(16)和高速缓存操作装置(19)。切换装置(16)判断RAM(14)中是否存在CPU(11)要读入的期望数据，并根据该判断结果，将期望数据从ROM(13)直接读出到CPU(11)。高速缓存操作装置(19)根据高速缓存器(12)存放的期望数据对应的高速缓存数据，操作高速缓存器(12)，使RAM(14)初始化。借助于此，对于具有CPU、高速缓存器、RAM和ROM的运算装置，可缩短启动处理需要的时间。

Description

启动时间缩短的运算装置和数据加载方法

发明领域

本发明涉及启动时间缩短的运算装置，尤其涉及具有中央运算处理器(CPU)的运算装置的数据加载处理。

背景技术

以往，具有CPU、高速缓存器(cache)、RAM和ROM的运算装置中，在高速缓存器存在所期望的数据时，通过从高速缓存器读入，高速缓存器无该数据而RAM有所期望的数据时，从RAM读入，进行CPU对期望数据的访问。高速缓存器和RAM都没有所期望数据时，从ROM将期望数据复制到RAM后，CPU从RAM读入该数据(例如参考特开平05-242057号公报(参照第2页，图2))。

图3示出操作***(OS)的启动处理流程。

接通电源，使***的启动处理开始进行时(步骤S101)，CPU为了读入期望数据，提示与该数据对应的地址(S102)，并按高速缓存器、RAM的顺序判断高速缓存器和RAM中是否存在该数据(S103、S105)。高速缓存器存在该数据时，从高速缓存器读入此数据(S104)。高速缓存器没有期望的数据，而RAM有时，从RAM读入该数据(S108)。

高速缓存器和RAM都没有期望数据时，CPU启动所需的数据(至少包含期望数据)从ROM到RAM的复制(S106)，并等待复制完成(S107)。复制完成后，从RAM读入期望数据(S108)。然后，CPU处理读入的数据(S109)。

但是，启动处理时，高速缓存器和RAM这样的易失性存储器不留数据，因而已有的***启动时当然需要通过将ROM的数据复制到RAM，对RAM进行初始化(这里，初始化是指将进行启动处理时需要的数据写入RAM)。RAM初始化后，CPU必须从RAM读出启动处理需要的数据，进行启动处理。因此，已有的***中，CPU在数据从ROM到RAM的复制完成之前，不能进行启动处理，结果，启动处理需要许多时间。

还有，可考虑在中止时，使RAM的数据暂时退到非易失性存储器，并且在从中止复原时将数据写回到RAM，但这种情况下，也产生与启动处理时相同的问题。即，在退到非易失性存储器的数据写回RAM前，不能执行利用该数据的CPU的处理。

发明内容

因此，本发明的目的是在具有CPU、高速缓存器、RAM和非易失性存储器的运算装置中，缩短启动处理和从中止复原的处理所需要的时间。

为了解决此课题，本发明提供一种具有判断手段、切换装置和高速缓存操作装置的启动时间缩短的运算装置。判断手段判断RAM中是否存在CPU要读入的期望数据。切换装置根据判断手段的判断结果，将期望数据从非易失性存储器读出到CPU。高速缓存操作装置根据高速缓存器存放的期望数据所对应的高速缓存数据，操作高速缓存器，使RAM初始化。

采用上述的本发明，在启动时和从中止复原的时，CPU可不等待完成数据从非易失性存储器到RAM的复制完成，而直接从非易失性存储器获得需要的数据，立即启动处理。因此，能缩短启动处理和从中止复原的处理需要的时间。

还有，由于CPU根据与从非易失性存储器直接读出的数据对应的高速缓存数据使RAM初始化，能缩短有对从该非易失性存储器直接读出的数据的再度访问时的加载时间。因此，在缩短启动处理和从中止复原的处理需要的时间的同时，也能缩短这些处理的后续处理。

参照附图，从以下的详细说明会进一步明白本发明的其它目的、特征、发明点、效果。

附图说明

图1是本发明实施形态的运算装置的组成的框图。

图2是本发明实施形态的运算装置的运作的流程图。

图3是已有***的运作的流程图。

具体实施形态

下面说明本发明的实施形态。

图1是本发明实施形态的运算装置的组成的框图。运算装置具有CPU11、高速缓存器12、ROM13、RAM14、切换装置16和高速缓存操作装置19。各组成要素通过总线等相互连接。

下面首先说明启动时各组成要素的作用。

CPU11对启动处理用的数据进行访问，以便执行启动处理。借助于发布RAM的地址进行该访问。

高速缓存器12是电源关断会使保持的数据丢失的易失性存储器，其存储容量一般小于RAM14，但存取速度比RAM14快。CPU11从RAM14读出的数据暂时保持在高速缓存器12，CPU要取数据时首先访问高速缓存器。

高速缓存器12对应于作为暂时保持的数据的高速缓存数据，保持高速缓存标志17。该标志17中包含表示高速缓存数据是否更新的重写标志位。高速缓存器12将RAM14上某地址的数据作为高速缓存数据保持时，与该高速缓存数据对应的高速缓存标志17存放RAM14上的地址。此高速缓存数据由CPU11进行更新时，其该数据对应的高速缓存标志17的重写标志位18设定为“重写(dirty)”。置换高速缓存器12的数据时，需要使RAM14原来的数据反映对高速缓存数据完成的更新。因此，CPU11对重写标志位18设定为“重写”的高速缓存数据将高速缓存标志17保持的RAM14的地址的数据改写为该高速缓存数据。

ROM13的存取速度低于RAM14，但为电源关断时能保持数据的非易失性存储器，因而在ROM13中保持启动处理所需的数据。本实施形态中，在ROM保持的启动处理需要的数据利用后文说明的切换装置16的运作，直接提供给CPU11，而不暂时复制到RAM14。

RAM14是电源关断会使保持的数据丢失的易失性存储器，其存储容量一般多于高速缓存器12。而且，访问速度慢于高速缓存器12，快于ROM13。CPU11操作数据时，将部分数据从存取速度最慢的ROM13复制到RAM14，并且访问复制到RAM14中的数据。***启动时，RAM14由于未保持数据，需要进行初始化(将启动处理需要的数据写入RAM)，把启动处理需要的数据从ROM13复制到RAM14。

RAM数据判断位表15是为了判断RAM14是否保持数据而保持在RAM14中的表。RAM数据判断位表15的1位(下文中记为RAM数据判断位)对应于RAM14中存储区的每32字节。对应的RAM14的存储区未保持数据时，RAM数据判断位为“0”，而在写入数据的时刻变为“1”。***启动时，RAM14中完全未保持数据，因而RAM数据判断位表15的全部位为“0”。通过参照此RAM数据判断位表15，可瞬时判断RAM14是否保持数据。

切换装置16在CPU11要访问RAM14的规定的地址时，参照RAM数据判断位表15，判断CPU11指定的RAM14的地址上是否存在数据。如果存在数据，就使数据从RAM14写入到CPU11；不存在数据，则将CPU11指定的RAM14的地址对应的数据从ROM13直接读入CPU11。这时，在CPU指定的RAM14的地址与存放与该地址对应的数据的ROM13的地址不同的情况下，切换装置16可判别CPU11指定的RAM14的地址对应的ROM13的地址，并且使CPU11访问该ROM13的地址。在高速缓存器12暂时保持CPU11从ROM13直接读入的数据。

高速缓存操作装置19接受切换装置16将数据从ROM13直接读入CPU11的事件，操作高速缓存器12的高速缓存标志17。具体而言，将CPU11本来该访问的RAM14的地址登记于高速缓存标志17，同时把重写标志位18设定为“重写”。利用这种高速缓存操作装置19的运作和高速缓存器12的机制，实现RAM14的初始化。

下面进一步详细说明本实施形态的RAM14初始化的原理。已有的***中，利用将启动处理需要的数据从ROM13复制到RAM14，进行RAM14的初始化。本实施形态由于CPU11直接从ROM13读入启动处理所需的数据，启动处理时不进行RAM14的初始化。而采用已有的高速缓存机构，更新高速缓存数据时将与该高速缓存数据对应的重写标志位18设定为“重写”，在置换高速缓存器12时，对重写标志位18被设定为“重写”的高速缓存数据，存放在RAM14的原来的数据由该高速缓存数据改写。因此，本实施形态通过高速缓存操作装置19如上文所述那样操作高速缓存标志17，有效利用已有的高速缓存机构，实现RAM14的初始化。即在本实施形态中，把CPU11从ROM13直接读入的数据暂时保持在高速缓存器2中，然后与是否更新无关地把全部数据存放到RAM14原来的地址，以此进行RAM14的初始化。

下面参照图2所示的流程图说明运算装置启动时的运作。

一旦接通电源，开始进行***的启动处理(S201)，CPU11为了读入期望的数据，提示该数据对应的地址(S202)，并且判断高速缓存器12中是否存在该数据(S203)。如果高速缓存器12存在数据，则CPU11将其读入。然而，启动时，高速缓存器12没有数据。因此，切换装置16受理CPU11要读取RAM14的规定地址的事件，参照RAM数据判断位表15，判断RAM14的该地址是否存在数据(S205)。如果RAM14存在数据，则将其读入CPU11(S206)。而启动时RAM14中无数据。因此，切换装置16直接从ROM13读入数据(S207)。这时读入的数据作为高速缓存数据保持在高速缓存器12中，因而高速缓存操作装置19操作高速缓存器12保持的高速缓存数据所对应的高速缓存标志17(S208)。然后，CPU11处理读入的数据(S209)。

如上所述，采用本实施形态，***的启动处理时CPU11开始进行启动处理，能省略在RAM14复制ROM13的数据的处理，因而能缩短启动时间。又由于CPU11从ROM13直接读出的数据暂时存放到高速缓存器12后，然后再存放到RAM14的原来地址，既完成RAM14的初始化，又提高启动后的数据存取速度。

以上的说明中，阐述了紧接电源接通后进行***启动时的运算装置的运作，但本发明也同样能用于应用程序的启动时和从中止复原的处理中。这种情况下，省略在RAM14复制非易失性存储器的数据的处理，因而能缩短应用程序的启动时间和从中止复原的时间。启动应用程序时，希望预先对与应加载该应用程序的数据的RAM14的区域对应的RAM数据判断位表15进行清除。

本实施形态假设CPU11用ROM13存放的数据进行启动处理，但不限于ROM13，本发明也可用于CPU11采用任何非易失性存储器存放的数据进行启动处理的情况。例如，CPU11启动存储卡存放的应用程序的情况，应用本发明也能得到同样的效果。

本实施形态假设切换装置16判断RAM14中是否存在CPU11要读入的数据，但本发明不限于此，也可独立于切换装置16，另行设置判断RAM14中是否存在CPU11要读入的数据的手段。而且，判断RAM14中是否存在CPU11要读入的数据的判断手段也可以是CPU11。

本实施形态假设切换装置16参照RAM数据判断位表15判断RAM14中是否存在CPU11要读入的数据，但也可用另外的方法判断。例如，可预先准备表示RAM14的某一区是否写入某些数据的1位标记，并且参照该标记判断RAM14是否存在数据。CPU11还可实际访问RAM14的存储区，判断是否存在数据。

本实施形态通过高速缓存操作装置19操作高速缓存标志17的重写标志位18实现RAM14的初始化，但本发明不限于此，例如也可以做成高速缓存数据置换时，高速缓存操作装置19把从高速缓存器12删除的全部高速缓存数据写入RAM14。

本实施形态假设在RAM14中保持RAM数据判断位表15，但也可将RAM数据判断位表15保持在RAM14以外的任何存储装置。

可通过使CPU11执行让CPU11起切换装置16的作用的程序，实现切换装置16；还可用硬件实现其部分或全部功能。高速缓存操作装置19也这样。

以上对本发明进行了详细说明，但上述全部说明只不过是本发明的示例，而不是限定其范围。当然可作各种改进和变换，而不脱离本发明的范围。

Claims (7)

1、一种启动时间缩短的运算装置，具有CPU(11)、高速缓存器(12)、RAM(14)和非易失性存储器(13)，其特征在于，具有

判断所述RAM中是否存在所述CPU要读入的数据的判断手段(16)、

根据所述判断手段的判断结果将所述数据从所述非易失性存储器直接读入所述CPU的切换装置(16)、以及

高速缓存操作装置(19)，该高速缓存操作装置根据与所述高速缓存器存放的所述数据对应的高速缓存数据操作所述高速缓存器，使所述RAM初始化。

2、如权利要求1中所述的启动时间缩短的运算装置，其特征在于，所述判断手段具有参照保持所述RAM的数据的有无的RAM数据判断位表(15)进行所述判断的功能。

3、如权利要求1中所述的启动时间缩短的运算装置，其特征在于，所述切换装置具有在所述RAM不存在所述数据时判别与该数据对应的所述非易失性存储器上的地址的功能。

4、如权利要求1中所述的启动时间缩短的运算装置，其特征在于，所述高速缓存操作装置具有在所述数据作为高速缓存数据存放于所述高速缓存器时，将与该高速缓存数据对应的全部高速缓存标志(17)的重写标志位(18)设定为重写(dirty)的功能。

5、如权利要求1中所述的启动时间缩短的运算装置，其特征在于，所述高速缓存操作装置具有在所述数据作为高速缓存数据存放在所述高速缓存器时，在与该高速缓存数据对应的高速缓存标志(17)中写入与该高速缓存数据对应的所述RAM的地址的功能。

6、如权利要求1中所述的启动时间缩短的运算装置，其特征在于，所述非易失性存储器是ROM。

7、一种数据加载方法，是对具有CPU(11)、高速缓存器(12)、RAM(14)和非易失性存储器(13)的运算装置加载数据的方法，其特征在于，具有

判断所述RAM中是否存在所述CPU要读入的数据的步骤(S205)、

根据所述判断结果将所述数据从所述非易失性存储器直接读出到所述CPU的步骤(S207)、以及

高速缓存操作步骤，该步骤在从所述非易失性存储器直接读出到所述CPU时，根据与所述高速缓存器存放的所述数据对应的高速缓存数据，操作所述高速缓存器，使所述RAM初始化。

Images