CN1492581A - 脉冲幅度分析器 - Google Patents
脉冲幅度分析器 Download PDFInfo
- Publication number
- CN1492581A CN1492581A CNA021480745A CN02148074A CN1492581A CN 1492581 A CN1492581 A CN 1492581A CN A021480745 A CNA021480745 A CN A021480745A CN 02148074 A CN02148074 A CN 02148074A CN 1492581 A CN1492581 A CN 1492581A
- Authority
- CN
- China
- Prior art keywords
- output
- input
- gate
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
一种脉冲幅度分析器,其中包括:五级电平比较器,由五只CMOS运算放大器构成五级电平比较器;一逻辑电路,该逻辑电路是由与非门组成,其输入端与五级电平比较器的输出端连接;一输出控制电路,该输出控制电路是由与非门组成,其输入端与逻辑电路的输出端连接,并通过外接VREF电平控制脉冲幅度分析器输出的电平;3 us宽基准脉冲,该电路由D触发器和非门组成,其输入端与电平比较器L1输出端连接;3 us宽峰保恢复信号,该电路由D触发器和非门组成,其输入端与3 us基准脉冲电路连接;级联控制端Ji和Jo,Ji外接输入经非门与逻辑控制电路连接,Jo级联输出端。
Description
技术领域
本发明涉及一种将多级电平比较和数字逻辑电路合在一起单片集成的多道脉冲幅度分析器。
背景技术
多道脉冲幅度分析器一般由多级电压比较器、数字逻辑电路、脉冲整形电路以及它们的时序电路组成,其多级电压比较器一般为TTL双极型工艺生产的高速运算放大器或电压比较器,其余电路则为CMOS数字电路。这种脉冲幅度分析器不仅道数无法扩大,而且功耗大,体积大。如果采用ADC模块和微机处理技术设计多道脉冲幅度分析器,同样存在功耗体积均大问题,而且研制成本也将增大。制约了必须使用幅度分析器的探测仪器发展。在保证原有仪器性能的前提条件下,为了探测仪器的发展,发明了这种脉冲幅度分析器。
发明内容
本发明的目的在于提供一种脉冲幅度分析器,其是一种CMOS工艺多级电平比较器及相关逻辑电路合在一起单片集成的多道脉冲幅度分析器,具有功耗小,体积小和成本低的优点。
本发明一种脉冲幅度分析器,其特征在于,其中包括:
五级电平电平比较器a,由五只CMOS运算放大器构成L1~L5五级电平比较器;
一逻辑电路b,该逻辑电路是由与非门组成,其输入端与L1~L5五级电平比较器的输出端连接;
一输出控制电路c,该输出控制电路是由与非门组成,其输入端与逻辑电路的输出端连接,并通过外接VREF电平控制脉冲幅度分析器输出Q1~Q5的电平;
3us宽基准脉冲S,该电路由D触发器和非门组成,其输入端与电平比较器L1输出端连接;
3us宽峰保恢复信号R,该电路由D触发器和非门组成,其输入端与3uS基准脉冲电路连接;
级联控制端Ji和Jo,Ji外接输入经非门与逻辑控制电路连接,Jo级联输出端。
其中该五级电平比较器包括:五只CMOS运算放大器L1~L5,每只运算的反向端V1~V5外接电阻后串联接在一电平的电源端,从而构成依次增加的五级基准源;CMOS运算放大器L1~L5同相端连接并接输入信号Vi;L1~L5五级电平比较器的5个输出端分别接逻辑控制电路输入端。
其中该逻辑电路包括:五只三输入与非门和五只非门,L1~L5输出分别和相应的三输入与非门的一路输入连接,五只非门输入端与L1~L5端连接,五只非门输出端分别为J0和L1~L4的三输入与非门一路输入端连接;五只三输入与非门的输出与输出控制电路连接。
其中该输出控制电路包括:五只二输入与非门和外接电平控制VREF;二输入与非门的一路输入端与逻辑电路的输出端一一连接,另一端连在一起接VREF。
其中该3us宽基准脉冲包括:D触发器和非门电路;D触发器接电平比较器L1输出端,非门输出接峰保恢复脉冲输入端,并经一非门倒相输出基准脉冲S。
其中该3us宽峰保恢复脉冲包括:D触发器和非门及或非门电路;D触发器输入端接基准脉冲输出,接点在倒相非门之前;D触发器输出端接一组串接非门至D触发器的R端,同时接或非门,或非门输出经非门倒相后输出R峰保恢复脉冲。
其中该级联控制端Ji和Jo包括:Ji级联输入端经两只非门与逻辑电路L5连接的三输入与非门一路输入连接;级联输出端Jo则由L1经一只非门输出。
本发明主要是CMOS工艺五级电平比较器以及属于线性电路的电平比较器和属于数字电路的数字逻辑电路合在一起单片集成。本发明还包括通过级联控制构成5n道脉冲幅度分析器,提供给脉冲峰值保持电路作为恢复信号以及提供本级及扩展各级的3us宽基准脉冲,从而保证五道输出及其扩展各道输出信号宽度均为3us。
附图说明
为进一步说明本发明的具体内容及所能达成的功效,以下结合具体实施例及附图对本发明作一详细的描述,其中:
图1是本发明脉冲幅度分析器工作原理方框图;
图2是图1的电路图;
图3是电平比较器电路图;
图4是脉冲幅度分析器时序图。
具体实施方式
请参阅图1和图2,本发明一种脉冲幅度分析器,其中包括:
五级电平电平比较器a,由五只CMOS运算放大器构成L1~L5五级电平比较器,其中该五级电平比较器包括:五只CMOS运算放大器L1~L5,每只运算的反向端V1~V5外接电阻后串联接在某一电平的电源端,从而构成依次增加的五级基准源;L1~L5同相端连接并接输入信号Vi;L1~L5五级电平比较器的5个输出端分别接逻辑控制电路输入端;
一逻辑电路b,该逻辑电路是由与非门组成,其输入端与L1~L5五级电平比较器的输出端连接,其中该逻辑电路包括:五只三输入与非门和五只非门,L1~L5输出分别和相应的三输入与非门的一路输入连接,五只非门输入端与L1~L5端连接,五只非门输出端分别为J0和L1~L4的三输入与非门一路输入端连接。五只三输入与非门的输出与输出控制电路连接;
一输出控制电路c,该输出控制电路是由与非门组成,其输入端与逻辑电路的输出端连接,并通过外接VREF电平控制脉冲幅度分析器输出Q1~Q5的电平,其该输出控制电路包括:五只二输入与非门和外接电平控制VREF。二输入与非门的一路输入端与逻辑电路的输出端一一连接,另一端连在一起接VREF;
3us宽基准脉冲S,该电路由D触发器和非门组成,其输入端与电平比较器L1输出连接,其中该3us宽基准脉冲S包括:D触发器和非门电路;D触发器接电平比较器L1输出端,非门输出接峰保恢复脉冲输入端,并经一非门倒相输出基准脉冲S;
3us宽峰保恢复信号R,该电路由D触发器和非门组成,其输入端与3uS基准脉冲电路连接,其中该3us宽峰保恢复脉冲包括:D触发器和非门及或非门电路;D触发器输入端接基准脉冲输出,接点在倒相非门之前;D触发器输出端接一组串接非门至D触发器的R端,同时接或非门,或非门输出经非门倒相后输出R峰保恢复脉冲;
级联控制端Ji和Jo,Ji外接输入经非门与逻辑控制电路连接,Jo级联输出端,其中该级联控制端Ji和Jo包括:Ji级联输入端经两只非门与逻辑电路L5连接的三输入与非门一路输入连接;级联输出端Jo则由L1经一只非门输出。
在图2中,Vi为电路输入端,V1~V5为五级电平比较器L1~L5的参考电压,由外部提供以实现电平比较可调,B端接本级3us宽基准脉冲。A为外部控制端,Q1~Q5为幅度分析器输出端,VREF为输出电平控制端,R为提供给脉冲幅度峰值保持电路的恢复信号,S为3us基准脉冲输出端,Ji、Jo分别为级联输入、输出端。图3为CMOS电平比较器,其一端接输入脉冲Vi,另一端接参考电压,当输入脉冲Vi大于V1而又小于V2时,第1级电平比较器则输出比较信号即Q1输出3us宽信号;当输入脉冲Vi大于V2而有小于V3时。第1和第2两级均有输出,通过逻辑电路控制,导致V2封锁V1,从而仅只有Q2输出3us宽信号;如此,只有符合Vi≥V1,Q1~Q5中只有相应一道有3us宽信号输出。3us宽基准脉冲S由第1级电平比较器信号经D触发器和门电路延时获得,宽度调整为3us。峰保恢复信号R则由基准脉冲后沿触发,宽度调整为3us。五级输出电平受VREF控制,可以方便选择输出电平。
五级脉冲幅度分析器工作时序参看图4,当Vi≥V1时,分析器将按时序输出信号,如Vi<V1时,则分析器将按时序输出为零电平。
五级脉冲幅度分析器可通过级联方式实现多级电平比较,将本级的扩展接点Jo与下一级的扩展接点JI相连即可,则可很方便的构成5n道脉冲幅度分析器。
图2中外部控制端A为五级脉冲幅度分析器的外部控制端,如无须外部干涉,则接点A接高电平。扩展端不需用时原则上接高电平(外部控制端B接S端)。
五级脉冲幅度分析器已单片集成,产品型号为LC 9805。本发明不仅大大的缩小了电路体积,而且大大降低了电路功耗,在12.0V电源供电时,工作电流I≤6mA。此外,本发明使用也很方便,无须进行复杂的时序设计和调整,因此在航天器空间探测仪器上广泛使用。脉冲幅度分析器工作过程
Vi为电路输入端,V1~V5为五级电平比较器L1~L5的参考电压,由外部提供以实现电平比较可调。B端接本级3us宽基准脉冲,A为外部控制端,Q1~Q5为幅度分析器输出端,VREF为输出电平控制端,R为提供给脉冲幅度峰值保持电路,S为3us基准脉冲输出端,Ji、Jo分别为级联输入、输出端。图3为CMOS电平比较器,其一端接输入脉冲Vi,另一端接参考电压,当输入脉冲Vi大于V1而又小于V2时,第1级电平比较器则输出比较信号即Q1输出3us宽信号;当输入脉冲Vi大于V2而有小于V3时。第1和第2两级均有输出,通过逻辑电路控制,导致V2封锁V1,从而仅只有Q2输出3us宽信号;如此,只有符合Vi≥V1,Q1~Q5中只有相应一道有3us宽信号输出。3us宽基准脉冲S由第1级电平比较器信号经D触发器和门电路延时获得,宽度调整为3us。峰保恢复信号R则由基准脉冲后沿触发,宽度调整为3us。五级输出电平受VREF控制,可以方便选择输出电平。
Claims (7)
1、一种脉冲幅度分析器,其特征在于,其中包括:
五级电平电平比较器,由五只CMOS运算放大器构成L1~L5五级电平比较器;
一逻辑电路,该逻辑电路是由与非门组成,其输入端与L1~L5五级电平比较器的输出端连接;
一输出控制电路,该输出控制电路是由与非门组成,其输入端与逻辑电路的输出端连接,并通过外接VREF电平控制脉冲幅度分析器输出Q1~Q5的电平;
3us宽基准脉冲,该电路由D触发器和非门组成,其输入端与电平比较器L1输出端连接;
3us宽峰保恢复信号,该电路由D触发器和非门组成,其输入端与3uS基准脉冲电路连接;
级联控制端Ji和Jo,Ji外接输入经非门与逻辑控制电路连接,Jo级联输出端。
2、根据权利要求1所述的脉冲幅度分析器,其特征在于,其中该五级电平比较器包括:五只CMOS运算放大器L1~L5,每只运算的反向端V1~V5外接电阻后串联接在一电平的电源端,从而构成依次增加的五级基准源;CMOS运算放大器L1~L5同相端连接并接输入信号Vi;L1~L5五级电平比较器的5个输出端分别接逻辑控制电路输入端。
3、根据权利要求1所述的脉冲幅度分析器,其特征在于,其中该逻辑电路包括:五只三输入与非门和五只非门,L1~L5输出分别和相应的三输入与非门的一路输入连接,五只非门输入端与L1~L5端连接,五只非门输出端分别为J0和L1~L4的三输入与非门一路输入端连接;五只三输入与非门的输出与输出控制电路连接。
4、根据权利要求1所述的脉冲幅度分析器,其特征在于,其该输出控制电路包括:五只二输入与非门和外接电平控制VREF;二输入与非门的一路输入端与逻辑电路的输出端一一连接,另一端连在一起接VREF。
5、根据权利要求1所述的脉冲幅度分析器,其特征在于,其中该3us宽基准脉冲包括:D触发器和非门电路;D触发器接电平比较器L1输出端,非门输出接峰保恢复脉冲输入端,并经一非门倒相输出基准脉冲S。
6、根据权利要求1所述的脉冲幅度分析器,其特征在于,其中该3us宽峰保恢复脉冲包括:D触发器和非门及或非门电路;D触发器输入端接基准脉冲输出,接点在倒相非门之前;D触发器输出端接一组串接非门至D触发器的R端,同时接或非门,或非门输出经非门倒相后输出R峰保恢复脉冲。
7、根据权利要求1所述的脉冲幅度分析器,其特征在于,其中该级联控制端Ji和Jo包括:Ji级联输入端经两只非门与逻辑电路L5连接的三输入与非门一路输入连接;级联输出端Jo则由L1经一只非门输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN021480745A CN1217484C (zh) | 2002-10-25 | 2002-10-25 | 脉冲幅度分析器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN021480745A CN1217484C (zh) | 2002-10-25 | 2002-10-25 | 脉冲幅度分析器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1492581A true CN1492581A (zh) | 2004-04-28 |
CN1217484C CN1217484C (zh) | 2005-08-31 |
Family
ID=34233083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN021480745A Expired - Fee Related CN1217484C (zh) | 2002-10-25 | 2002-10-25 | 脉冲幅度分析器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1217484C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101977040A (zh) * | 2010-11-08 | 2011-02-16 | 上海集成电路研发中心有限公司 | 触发器电路以及分频器 |
CN102590596A (zh) * | 2012-03-09 | 2012-07-18 | 北京经纬恒润科技有限公司 | 一种正弦波峰值检测电路 |
-
2002
- 2002-10-25 CN CN021480745A patent/CN1217484C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101977040A (zh) * | 2010-11-08 | 2011-02-16 | 上海集成电路研发中心有限公司 | 触发器电路以及分频器 |
CN101977040B (zh) * | 2010-11-08 | 2016-01-06 | 上海集成电路研发中心有限公司 | 触发器电路以及分频器 |
CN102590596A (zh) * | 2012-03-09 | 2012-07-18 | 北京经纬恒润科技有限公司 | 一种正弦波峰值检测电路 |
CN102590596B (zh) * | 2012-03-09 | 2014-06-04 | 北京经纬恒润科技有限公司 | 一种正弦波峰值检测电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1217484C (zh) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1311635C (zh) | 电平移位电路 | |
CN2852534Y (zh) | 一种高速分段电流型dac电路 | |
CN1829085B (zh) | 三态脉冲密度调制器 | |
CN1248415C (zh) | 半桥驱动器和具有这种驱动器的功率变换*** | |
CN1197331A (zh) | 具有低击穿电压的输出缓冲电路 | |
KR900015148A (ko) | 반도체장치 | |
CN1217484C (zh) | 脉冲幅度分析器 | |
Kohno et al. | A 350-MS/s 3.3-V 8-bit CMOS D/A converter using a delayed driving scheme | |
CN1251412C (zh) | 用于折叠插值模数转换器的动态匹配方法 | |
CN1236558C (zh) | 脉冲信号转变延迟调节电路 | |
CN1014557B (zh) | 数字集成电路 | |
JPH0629846A (ja) | マルチモード・アナログ・ディジタル変換器および変換方法 | |
CN100530964C (zh) | 信号产生电路 | |
CN1096749C (zh) | 能容许5伏的输入/输出电路 | |
CA2165596A1 (en) | Output Buffer Circuit for High-Speed Logic Operation | |
US7016931B2 (en) | Binary-number comparator | |
CN1449118A (zh) | A/d转换器电路 | |
US4797650A (en) | CMOS binary equals comparator with carry in and out | |
US4745306A (en) | Half adder having a pair of precharged stages | |
US6891428B1 (en) | Single ended controlled current source | |
CN1430813A (zh) | 数模变换器以及用于降低数模变换器中的谐波失真的方法 | |
CN114244372A (zh) | 一种曼彻斯特编码的定时信息恢复电路 | |
KR100312218B1 (ko) | 범용입출력포트생성장치 | |
EP0461236A1 (en) | Ttl-ecl interface circuit | |
KR100186339B1 (ko) | 최대값/최소값 선별회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050831 Termination date: 20141025 |
|
EXPY | Termination of patent right or utility model |