CN1473336A - 用于只读存储器的扩展使用的存储管理逻辑单元 - Google Patents

用于只读存储器的扩展使用的存储管理逻辑单元 Download PDF

Info

Publication number
CN1473336A
CN1473336A CNA018185304A CN01818530A CN1473336A CN 1473336 A CN1473336 A CN 1473336A CN A018185304 A CNA018185304 A CN A018185304A CN 01818530 A CN01818530 A CN 01818530A CN 1473336 A CN1473336 A CN 1473336A
Authority
CN
China
Prior art keywords
memory
read
address
rom
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018185304A
Other languages
English (en)
Other versions
CN100458735C (zh
Inventor
P
P·马赫拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1473336A publication Critical patent/CN1473336A/zh
Application granted granted Critical
Publication of CN100458735C publication Critical patent/CN100458735C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

用于只读存储器的扩展使用的存储管理逻辑单元。本发明允许将经济的只读存储器与可重写存储器一起使用。为达此目的，一个存储管理逻辑单元(2)与一个控制单元(1)、一个只读存储器(3)和一个可重写存储器(4)相互作用。所述只读存储器(3)的特定存储区域中的数据被所述可重写存储器(4)中的数据取代。如果所述控制单元(1)访问所述只读存储器(3)中的被取代的数据，则所述存储管理逻辑单元(2)将此访问转向至所述可重写存储器(4)中的相应的数据。

Description

用于只读存储器的扩展使用的存储管理逻辑单元
技术领域
本发明一般地涉及半导体存储器及其管理的领域，在此文中，本发明特别地涉及一种用于只读存储器的扩展使用的存储管理逻辑单元。
背景技术
目前，除不可重写只读存储器(ROMs)外，亦可使用可重写存储器如RAMs或闪存将程序储存于微处理器***。与可重写存储器相比较，只读存储器可较经济地制造，且因容易进行的单芯片整合，只读存储器可提供较快速的访问时间并且因此增加微处理器***的工作速度。因基于成本原因，只读存储器一般以光罩程序化，在制造后，无法再改变其内容。为在存储器被制造后能再修改所储存数据，亦可使用可重写存储器以取代只读存储器。然而，它们具有上述只读存储器的缺点。
发明内容
本发明的目的在于扩展只读存储器的使用机会，特别是，本发明提供一种具有只读存储器的优点并且依然具有可重写的选择的存储器***。
本发明的目的由独立权利要求的特征而达到。有利的发展及细节被订定在从属权利要求中。
本发明的基本观念为允许控制单元至储存数据(其基本上储存于只读存储器)的访问及相等的至已被改变数据(与储存于只读存储器的数据相比较)的访问。这些改变的数据储存于可重写存储器，此可使用存储管理逻辑单元进行，存储管理逻辑单元与控制单元、只读存储器和可重写存储器相互作用，并且将控制单元至只读存储器的指定地址的访问转向至可重写存储器。所以，只读存储器中的数据(其已被在可重写存储器的数据所取代)特征在于被指定的地址。可重写存储器中的相应的数据具有相关的地址。如果控制单元访问在只读存储器中的经指定地址，则存储管理逻辑单元会将此访问转向至可重写存储器的相关地址，否则只读存储器被访问。
本发明增加只读存储器的弹性，因即使在只读存储器被制造后，储存于只读存储器的数据仍可被修改，因一般仅少部份在只读存储器的储存数据必须以经修改数据取代，可重写存储器可相对应具较读存储器为少的储存容量。此使得与以可重写存储器全部置换只读存储器相比较，此方法较经济。此外，在可重写存储器的相当少部份数据亦表示至储存数据的控制单元访问速度并未减缓很多。因此本发明方法提供一种结合只读存储器的优点及能够修改储存于存储器数据的机会的新颖方法。
优选地，为了上述目的，该存储管理逻辑单元具有对一个相关表的访问，相关表连结只读存储器中的经指定的地址和可重写存储器中的相关地址。
在本发明的一个优选实施例中，相关表储存于可重写存储器。本方法优点为相关表可同样地被修改，如此，如果需要时，只读存储器的其它存储器区域可以可重写存储器的存储器区域取代。此方法提供存储器***更大的弹性。
有利地是，该相关表可自可重写存储器转移至存储管理逻辑单元。举例而言，在程序开始执行前，该相关表可被复制至在存储管理逻辑单元的一组缓存器，此使得该相关表可在高访问速度提供，并且可避免访问该存储器的时间增加。
本发明的一个优选方法的特征为只读存储器中的地址及可重写存储器中的地址为二进制码形式，此加速至数据的访问。此外，含具有经指定地址的储存数据的只读存储器的区域及可重写存储器的区域可再较佳地被选择以使它们的大小符合数目二的整数次方。此方法可用于快速寻找只读存储器的经取代存储器及以节省空间方式置放该存储器区域于可重写存储器。
本发明的另一个实施例的特征在于存储管理逻辑单元包含二进制比较器。此方法使得该存储管理逻辑单元为相关存储器的形式。在本发明中，二进制比较器的工作为比较控制单元所访问的地址与在只读存储器的经指定地址。此外，该存储管理逻辑单元可包含二进制比较器，其被设计为以使在控制单元至只读存储器的经指定数据的访问时，它们以在可重写存储器的相关地址替代该访问的经指定地址，所以此将该访问转向至可重写存储器。每一二进制比较器被便利地设计以使其执行比较的地址位数目可符合存储器区域的大小。
本发明的另一个优选实施例的特征在于存储管理逻辑单元可并入亦包含控制单元、只读存储器及可重写存储器的一种存储管理***，举例而言，该控制单元可为一个微处理器，此控制单元较佳为与存储管理***的其它组件单芯片地整合在共同基片上。此种单芯片整合的***可由高数据管理速度及大量制造的低制造成本而被辨识。
此外，在本发明的一个优选实施例中，上述存储管理***经由数据接口连接至外部、非易失性可重写存储器。举例而言，此存储器包含只读存储器的经取代区域的已修改内容，且举例而言，此存储器亦包含相关表。在程序执行开始前，此存储器内容被载至在存储管理***的内部可重写存储器，其可为如非易失性可重写存储器。此方法使外部存储器的内容可以高访问速度提供至该存储管理***。如果相反地，外部、非易失性可重写存储器被用做该存储管理***的可重写存储器，需要大量的地址及数据脚标以得到与上述优选实施例的相同访问速度。在优选实施例的情况下，对比较小数目的地址及数据脚标使单芯片的制造成本显著减少，此外，此相当程度地减少在端子板的线路且因此亦得到端子的较小物理大小。
管理储存数据(储存数据基本上储存于只读存储器)的本发明方法，其特征在于下列步骤：
-如果需要，用来取代该只读存储器的存储器区域的存储器区域在重写存储器上产生
-至在该经取代存储器区域的储存数据的访问包括进行至可重写存储器相对应存储器区域的转向。
关于本发明，储存数据一般保留在只读存储器，且可以非常短的时间从那里被要求。然而，储存于只读存储器的数据无法被直接盖掉，然而，如果必须修改储存在里面的数据，则一存储器区域产生在可重写存储器上且必须取代在只读存储器的特别存储器区域数据的数据被储存于可重写存储器。如果只读存储器的经取代区域被访问，此访问转向至可重写存储器的相对应区域。因此本发明方法允许储存数据被弹性管理，以使储存于只读存储器的数据为某程度可被修改的。该偶尔需要的访问转向表示仅伴随访问时间的些微损失。
在本发明的一个优选实施例中，储存数据系由控制单元访问，其可为如微处理器。
一个尤其优选实施例的特征在于，只读存储器中的地址及可重写存储器中的地址为二进制码形式。此外，在此优选实施例的情况下，由控制单元至只读存储器地址(其位于经取代区域)的访问包括在仅在此经取代区域的地址位以在可重写存储器的相对应区域的地址位取代(此对在经取代区域的所有地址是相同的)。此方法的一个优点为在此经取代区域的所有地址皆相同的位被得到前，仅在地址起始的位需被读取。此方法减少放置以经取代存储器区域的地址访问的地址所需时间。此优选实施例的另一个优点为当将该访问转向至可重写存储器，仅原始地址的前方位需以在可重写存储器的地址位取代。较佳地，此优选实施例可以二进制比较器进行，它们比较所访问地址与只读存储器中的经取代存储器区域的地址，及如果需要时以可重写存储器中的相对应区域的地址取代该地址。
本发明方法的另一具体实施例提供将控制单元的访问先向前送至用做前一访问的存储器，如果此访问在该可重写存储器为允许的，则在前一访问的地址起始的位被用于新的访问的地址。仅当至存储器的访问连续两次促使在只读存储器及可重写存储器间或可重写存储器的两个不同区域间的替换，由该存储器送回的数据项才会未被向前送至控制单元。此为存储器访问会被减缓的唯一情况，因正确的存储器需再被访问一次。在与存储器访问操作的总数的关系上，替换数目为可忽略的，然而，此表示此仅些微增加平均访问时间。
举例而言，数据向前送至该控制单元的操作可藉由READY及WAIT信号而被控制。此信号(此信号为大部份微处理器已提供的)将有效的数据项是否已在数据线路上提供的讯息显示至微处理器。在至存储器的错误起始访问的情况下，该数据项对微处理器为不允许的，仅在第二次成功访问后，数据项对微处理器为可读取的。
附图说明
本发明使用三个示例地实施例及参考附图详细说明于下，其中：
图1显示在第一具体实施例中存储管理***的方框图；
图2显示在第二具体实施例中存储管理***的方框图；及
图3显示只读存储器的存储器区域及可重写存储器的存储器区域及其相关的图标说明。
具体实施方式
图1显示存储管理***的第一发明具体实施例的方框图。在此情况下，控制单元1连接至只读存储器3及连接至可重写存储器4，此外，存储管理逻辑单元2控制该控制单元1至在该只读存储器3的数据的访问及自该只读存储器3至该控制单元1的数据流。
在此存储管理***中，一些在该只读存储器3的数据已以在该可重写存储器4的数据取代。如果该控制单元1需求具在该只读存储器3的地址的数据，该存储管理逻辑单元2检查这些地址是否属于已以在该可重写存储器4的数据取代的数据。如果是，该存储管理逻辑单元2阻挡自该只读存储器3至该控制单元1的数据流且将该访问转向至该可重写存储器4。为达此目的，原始访问的地址以该可重写存储器4的相对应区域的地址取代。
为能够辨识该只读存储器3的那一存储器区域已以该可重写存储器4的存储器区域取代，举例而言，该存储管理逻辑单元2具至相关表的访问，此相关表列出该只读存储器3的经取代区域及在该可重写存储器4的相对应区域间的相关。此相关表一般储存于该可重写存储器4且在应用程序执行前，由此被载至存储管理***2。之后于存储管理逻辑单元可以高访问速度提供。
亦可了解在本示例具体实施例的该控制单元1可被设计为使其至储存数据的访问总是位于用做前一访问的存储器。在此情况下，该控制单元1将关于那一存储器及那一地址要被访问的数据向前送至该存储管理逻辑单元2，而后该存储管理逻辑单元2以相关表的地址置于访问地址。如果该控制单元1访问错误的存储器，则该存储管理逻辑单元2防止任何至该控制单元1的数据向前直到正确的存储器被访问。此种错误的起始访问为至储存数据的访问时间会被减缓的唯一情况。然而，因该可重写存储器4一般含较该只读存储器3为少的数据，刚刚描述的情况很少发生，因此平均而言至储存数据的访问时间仅不显著地减缓。
在图1所示的该存储管理***的一具体实施例中，该控制单元1为一种微处理器，该只读存储器3为ROM且该可重写存储器4为RAM形式。在此情况下，该存储管理逻辑单元2可以逻辑电路存在，特别是硬线电路，或是可以计算机程序的形式完全以软件进行。
如果该控制单元1为一种微处理器，则该存储管理逻辑单元2可便利地使用READY及WAIT信号以使在至存储器的错误访问的情况下，向前送至微处理器的数据为不允许的。同样地，在有效访问的情况下，自个别存储器至微处理器的数据转移可使用READY及WAIT信号而为允许的。
图2显示在存储管理***的另一具体实施例间的方框图。此示例具体实施例与第1图所示示例具体实施例间的重要差别为在此情况下，该存储管理逻辑单元2系在该控制单元1及该只读存储器3或该可重写存储器4间串联连接。因此所有该控制单元1至储存数据的访问系经由该存储管理逻辑单元2而决定路线且自此向前送至两个存储器的其中一。
在此文中，该存储管理逻辑单元2先将该控制单元1至储存数据的所有访问先向前送至用做前一访问的存储器，然而，如果此为错误的存储器，该存储管理逻辑单元2防止由此存储器至该控制单元1的数据向前传送并将访问转向至正确的存储器。在其它方面，此示例具体实施例可具与第1图所示示例具体实施例相同的特征。
图3图标地显示只读存储器3的存储器区域及可重写存储器4的存储器区域及在只读存储器3的经取代存储器区域及可重写存储器4的相对应存储器区域间的相关。
在此示例具体实施例中在只读存储器3的地址及在可重写存储器4的地址皆为二进制码形式。该二进制码表示必须以在可重写存储器4的区域取代的只读存储器3的区域可被选择以使它们的大小符合数目二的整数次方。在此情况下，该经取代存储器区域须被选择以使它们完全包含在只读存储器3要被取代的个别储存位置。举例而言，该只读存储器3的区域5被选择，此区域含地址101xy(其中x，y＝0，1)。同时，此区域-具所选择码-为在此区域涵盖要被取代的储存位置的最小可能单元。此实施为有利的，因该只读存储器3的经取代区域可更快速地被发现。同时，故其亦允许要被置放的存储器区域以节省空间方式置放于该可重写存储器4。
此外，在两个存储器地址的二进制码提供在至该只读存储器3的经取代区域的访问时，仅在所选择区域的所有地址位(此对所有地址是相同的)必须以在该可重写存储器4的相关地址位取代的优点。在区域5的上述实例中，原始地址101xy以000xy取代，亦即每一地址的最后两个位被保留，因此两个位为在经取代区域5的地址中不同的位。刚叙述的在访问时取代地址的工作，如果合适时可以二进制比较器执行，该二进制比较器必须先比较所访问的地址与在该只读存储器3的经取代区域的地址且之后如果需要时必须取代访问地址的相对应位。
图3中该只读存储器3的经取代区域及该可重写存储器4的相对应区域间的相关以箭头表示。较佳为，此相关被转移为相关表，例如该相关表可储存于该可重写存储器4，且在程序执行起始前，被加载该存储管理逻辑单元2，以使其可以高访问速度被提供。

Claims (20)

1.一种存储管理逻辑单元(2)，其
-与一个控制单元(1)、一个只读存储器(3)和一个可重写存储器(4)相互作用且被设计以使
-其将该控制单元(1)至该只读存储器(3)的指定地址的访问转向至该可重写存储器(4)。
2.根据权利要求1所述的存储管理逻辑单元(2)，
其特征在于，
-该只读存储器(3)中的指定地址通过一个相关表与在该可重写存储器(4)的相关地址相关。
3.根据权利要求2所述的存储管理逻辑单元(2)，
其特征在于，
-该相关表储存于该可重写存储器(4)。
4.根据权利要求3所述的存储管理逻辑单元(2)，
其特征在于，
-该相关表可被转移至该存储管理逻辑单元(2)。
5.根据前述权利要求中的一项或多项所述的存储管理逻辑单元(2)，
其特征在于，
-该只读存储器(3)中的地址及该可重写存储器(4)中的地址皆为二进制码形式。
6.根据权利要求5所述的存储管理逻辑单元(2)，
其特征在于，
-具有该指定地址的该只读存储器(3)的区域的大小及该可重写存储器(4)的存储器区域的大小符合数目二的整数次方。
7.根据前述权利要求中的一项或多项所述的存储管理逻辑单元(2)，
其特征在于，
-该存储管理逻辑单元(2)包括二进制比较器以比较由该控制单元(1)所访问的地址与该指定地址。
8.根据前述权利要求中的一项或多项所述的存储管理逻辑单元(2)，
其特征在于，
-该存储管理逻辑单元(2)包括二进制比较器，其被设计为以使在该控制单元(1)至该只读存储器(3)的指定地址的访问时，它们以在该可重写存储器(4)的相关地址替代该访问的指定地址。
9.一种存储管理***，具有：
-一个控制单元(1)、一个只读存储器(3)、一个可重写存储器(4)及前述权利要求中的一项或多项所述的一个存储管理逻辑单元(2)。
10.根据权利要求9所述的存储管理***，
其特征在于，
-该控制单元(1)为一个微处理器。
11.根据权利要求9或10中的任一项所述的存储管理***，
其特征在于
-该控制单元(1)与该只读存储器(3)、该可重写存储器(4)及该存储管理逻辑单元(2)单芯片地整合在共同基片上。
12.根据权利要求9至11中的一项或多项所述的存储管理***，
其特征在于，
-该存储管理***经一个数据接口连接至非易失性、可重写存储器。
13.根据权利要求9至12中的一项或多项所述的存储管理***，
其特征在于，
-在该存储管理***的该可重写存储器(4)为一个非易失性存储器。
14.一种管理储存数据的方法，其中储存数据基本上储存于一个只读存储器(3)中，并且
-如果需要，用来取代该只读存储器(3)的存储器区域的存储器区域在可重写存储器(4)上产生，及
-对于该经取代存储器区域的储存数据的访问包括至该可重写存储器(4)的相对应存储器区域的转向。
15.根据权利要求14所述的方法，
其特征在于，
-该储存数据由该控制单元(1)访问。
16.根据权利要求14或15中的任一项所述的方法，
其特征在于，
-该只读存储器(3)中的地址及该可重写存储器(4)中的地址皆为二进制码形式，及
-对于在该只读存储器(3)的经取代存储器区域的储存数据的访问仅包括在经取代存储区域的所有地址的地址位皆相同的地址位，该地址位则由该可重写存储器(4)的相对应存储器区域的地址位取代。
17.根据权利要求14至16中的一项或多项所述的方法，
其特征在于，
-对于储存数据的访问包括二进制比较器，其比较所访问的地址及该只读存储器(3)中的经取代存储器区域的地址，及
-如果需要时，该二进制比较器以在该可重写存储器(4)的相对应区域的地址取代所访问的地址。
18.根据权利要求14至17中的一项或多项所述的方法，
其特征在于，
-对于储存数据的访问先向前送至用做前一访问的存储器，且
-如果该前一访问在该可重写存储器(4)为致能的，则在前一访问的地址起始的位被用于新的访问的地址，且
-如果必须在该只读存储器(3)及可重写存储器(4)间或该可重写存储器(4)的两个区域间变换，则在该变换化前由该存储器送回的数据项未被向前送至该控制单元(1)。
19.根据权利要求14至18中的一项或多项所述的方法，
其特征在于，
-在权利要求18的错误访问的情况下，向前送至该控制单元(1)的数据为失能的，及
-在权利要求18的有效访问的情况下，向前送至该控制单元(1)的数据为致能的。
20.根据权利要求14至19中的一项或多项所述的方法，
其特征在于，
-采用READY和WAIT信号来允许和不允许根据权利要求18的数据向前送至所述控制单元(1)的进行。
CNB018185304A 2000-11-07 2001-10-11 一种管理储存数据的方法 Expired - Fee Related CN100458735C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10055096.7 2000-11-07
DE10055096A DE10055096A1 (de) 2000-11-07 2000-11-07 Speicherverwaltungslogik zur erweiterten Nutzung von Festwertspeichern

Publications (2)

Publication Number Publication Date
CN1473336A true CN1473336A (zh) 2004-02-04
CN100458735C CN100458735C (zh) 2009-02-04

Family

ID=7662399

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018185304A Expired - Fee Related CN100458735C (zh) 2000-11-07 2001-10-11 一种管理储存数据的方法

Country Status (6)

Country Link
US (1) US6874073B2 (zh)
EP (1) EP1332501B1 (zh)
JP (1) JP2004512623A (zh)
CN (1) CN100458735C (zh)
DE (2) DE10055096A1 (zh)
WO (1) WO2002039457A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727987B (zh) * 2008-10-29 2013-09-04 旺宏电子股份有限公司 数据编程与读取方法及应用其的单次可编程存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243206B2 (en) 2003-04-14 2007-07-10 Arm Limited Method and apparatus for using a RAM memory block to remap ROM access requests
US7424570B2 (en) * 2004-04-08 2008-09-09 Incard Sa Method for patching ROM instructions in an electronic embedded system including at least a further memory portion
JP2005352535A (ja) * 2004-06-08 2005-12-22 Ark Joho Systems:Kk データを保護する方法
KR100717110B1 (ko) * 2006-02-21 2007-05-10 삼성전자주식회사 롬 데이터 패치 회로, 이를 포함하는 임베디드 시스템 및롬 데이터 패치 방법
US7769943B2 (en) * 2007-04-04 2010-08-03 Atmel Corporation Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
KR102108838B1 (ko) 2013-06-18 2020-05-11 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러
CN107943017B (zh) * 2017-09-30 2023-05-09 北京极智嘉科技股份有限公司 自动运输单元、运动控制方法和装置以及自动分拣***

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2129585B (en) * 1982-10-29 1986-03-05 Inmos Ltd Memory system including a faulty rom array
DE68928112T2 (de) * 1988-03-18 1997-11-20 Toshiba Kawasaki Kk Masken-rom mit Ersatzspeicherzellen
JPH01246656A (ja) * 1988-03-29 1989-10-02 Nec Corp プロセッサ間共有メモリ管理方式
JP2547451B2 (ja) * 1989-09-18 1996-10-23 富士通株式会社 半導体記憶装置
JPH04278299A (ja) * 1991-03-07 1992-10-02 Sharp Corp 半導体記憶装置
JPH06103056A (ja) * 1991-09-20 1994-04-15 Nec Home Electron Ltd アドレス制御装置
CA2074388C (en) * 1992-01-30 2003-01-14 Jeremy E. San Programmable graphics processor having pixel to character conversion hardware for use in a video game system or the like
US6101600A (en) * 1996-03-01 2000-08-08 Compaq Computer Corporation Resetting a CPU
US5819087A (en) * 1996-07-19 1998-10-06 Compaq Computer Corporation Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events
US5940850A (en) * 1996-10-31 1999-08-17 International Business Machines Corporation System and method for selectively enabling load-on-write of dynamic ROM data to RAM
US5757690A (en) * 1997-04-23 1998-05-26 Exponential Technology, Inc. Embedded ROM with RAM valid bits for fetching ROM-code updates from external memory
US6718401B2 (en) * 2001-06-27 2004-04-06 Intel Corporation System and method for device support

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727987B (zh) * 2008-10-29 2013-09-04 旺宏电子股份有限公司 数据编程与读取方法及应用其的单次可编程存储器

Also Published As

Publication number Publication date
CN100458735C (zh) 2009-02-04
DE50102080D1 (de) 2004-05-27
US20030196051A1 (en) 2003-10-16
EP1332501A2 (de) 2003-08-06
DE10055096A1 (de) 2002-05-16
US6874073B2 (en) 2005-03-29
EP1332501B1 (de) 2004-04-21
WO2002039457A3 (de) 2002-09-19
WO2002039457A2 (de) 2002-05-16
JP2004512623A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
US7526599B2 (en) Method and apparatus for effectively enabling an out of sequence write process within a non-volatile memory system
EP0691008B1 (en) Flash memory mass storage architecture
US6282605B1 (en) File system for non-volatile computer memory
CN1129848C (zh) 对非易失性存储器中的文件进行连续重写的方法
US6839823B1 (en) Increased reliability of data stored on flash memory in applications sensitive to power-loss
US6879528B2 (en) Control method of nonvolatile memory
CN1295622C (zh) 地址映射方法和映射信息管理方法及其闪速存储器
EP0722585B1 (en) Flash memory with reduced erasing and overwriting
US7769944B2 (en) Partial-write-collector algorithm for multi level cell (MLC) flash
CN100487672C (zh) 用于分割一逻辑块的方法及设备
CN1701390A (zh) 跟踪非易失性存储器***中最频繁擦除区块
WO2008135412A1 (en) System and method of managing indexation of flash memory
CN1698036A (zh) 跟踪非易失性存储器***中最不频繁擦除区块
CN1701309A (zh) 非易失性存储***中的损耗平衡
CN1701308A (zh) 维护非易失性存储***中的擦除计数
CN1420440A (zh) 快闪存储器管理方法
EP1576478A2 (en) Method and apparatus for grouping pages within a block
CA2161345A1 (en) Flashmemory mass storage architecture
CN1701307A (zh) 管理擦除计数区块的方法和设备
WO2006080014A2 (en) Method of managing copy operations in flash memories
CN1967504A (zh) 闪存的控制装置与方法
CN1473336A (zh) 用于只读存储器的扩展使用的存储管理逻辑单元
CN1293404A (zh) 快闪文件***
CN1480953A (zh) 在内存中存放校验码的方法及装置
CN1447243A (zh) 快闪存储器中快速且能防止不正常断电的演算法及其控制***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20191011