CN1466226A - 具有颈状信道的场效晶体管及其制造方法 - Google Patents

具有颈状信道的场效晶体管及其制造方法 Download PDF

Info

Publication number
CN1466226A
CN1466226A CNA021223467A CN02122346A CN1466226A CN 1466226 A CN1466226 A CN 1466226A CN A021223467 A CNA021223467 A CN A021223467A CN 02122346 A CN02122346 A CN 02122346A CN 1466226 A CN1466226 A CN 1466226A
Authority
CN
China
Prior art keywords
neck shape
shape channel
channel
effect transistor
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021223467A
Other languages
English (en)
Other versions
CN1218400C (zh
Inventor
陈豪育
陈方正
詹宜陵
杨国男
杨富量
胡正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN 02122346 priority Critical patent/CN1218400C/zh
Publication of CN1466226A publication Critical patent/CN1466226A/zh
Application granted granted Critical
Publication of CN1218400C publication Critical patent/CN1218400C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有颈状信道的场效晶体管及其制造方法。本发明的具有颈状信道的场效晶体管是一双栅极金氧半场效晶体管，本发明的场效晶体管至少包括：源极和漏极间的信道，其中此信道为中间细两端宽的颈状结构，藉以避免发生短信道效应，且同时可减少串联信道电阻值；以及包裹间隙壁，其中包裹间隙壁覆盖住信道，和源极与漏极的主动区域，藉以避免这些区域被金属硅化。本发明的制造方法至少包括：在SOI基板或类似结构上，以OD掩膜进行光刻和蚀刻工艺来形成颈状信道、源极、漏极；以及于沉积栅极材料层之后，形成包裹间隙壁。

Description

具有颈状信道的场效晶体管及其制造方法
技术领域
本发明涉及一种具有颈状信道(necking channel)的场效晶体管(Field Effect Transistor；FET)和其制造方法。特别是涉及一种具有颈状信道的垂直双栅极(vertical double gate)金氧半场效晶体管(MOSFET)和其制造方法。
背景技术
近年来，半导体产业蓬勃发展，集成电路如今已发展到超大规模集成电路(Ultra Large Scale Integrated Circuit，ULSI)的领域。为了追求更高密度、高速度以及低功率消耗的集成电路，金属氧化物半导体元件必须不断的缩小。随着半导体元件集成度的增加，短信道效应亦愈严重，于是各种不同的金氧半场效晶体管被提出来解决短信道效应(short channel effect)的问题，其中双栅极金氧半场效晶体管是一相当受注意的元件。近年来出现的FINFET便是一种以超窄的长方体(称为”FIN”)信道(channel)来抑制短信道效应(short channeleffect)的垂直双栅极金氧半场效晶体管。
请参照图1，图1为绘示现有的FINFET的信道结构的仰视示意图。其中由硅材料制成的源极20、信道80和漏极30形成于障碍氧化层(barrier oxide)15上，而障碍氧化层15形成于基材(未绘示)上。信道80为一长方体，即从一端至另一端的宽度均相同。如信道80的宽度愈窄，则栅极电压(Vg)对漏极电流(Id)的控制能力愈灵敏，亦愈能够防止短信道效应发生，且可改善次临界摆动(subthreshold swing)。然而，为达成前述的效果，往往需要使用相当狭窄的信道，如数十纳米，而如此狭窄的信道80会带来串联信道电阻值(series channelresistance)太大的问题，在设计和使用上均造成极大的困难。另外，在制作FINFET的过程中，当在进行金属硅化(silicidation)的步骤时，狭窄的信道特别是连接源极(source)和漏极(drain)的位置非常容易受到损坏。
因此，非常迫切需要发展出一种信道结构，不但可以有效地抑制短信道效应的发生，增加栅极电压对漏极电流的控制灵敏度，改善次临界摆动，而且有较小的串联信道电阻值，以减少设计和使用上的困难度。此外，更可在进行金属硅化的步骤时，避免使FINFET的结构特别是狭窄的信道受到损坏。
发明内容
鉴于上述的发明背景中，现有的FINFET是以相当窄的信道来增加栅极电压对漏极电流的控制灵敏度，以及防止短信道效应发生，而如此窄的信道会产生串联信道电阻值太大的问题，在设计和使用上均造成极大的困难。除此之外，现有的FINFET在进行金属硅化的步骤时，FINFET的结构特别是狭窄的信道非常容易受到损坏。
因此，本发明的一目的为提供一种具有颈状信道的场效晶体管，藉以在达到增加栅极电压对漏极电流的控制灵敏度，防止短信道效应发生，以及改善次临界摆动的目标时，同时可减少串联信道电阻值。
本发明的再一目的为提供一种具有颈状信道的场效晶体管，其中在进行金属硅化的步骤之前形成包裹间隙壁(wrap up spacer)，藉以在进行金属硅化的步骤时，避免使FINFET的结构特别是狭窄的信道受到损坏。
本发明的又一目的为提供一种具有颈状信道的场效晶体管的制造方法，用以有效地形成源极、漏极和颈状信道，以及后续的栅极和包裹间隙壁等。
依据本发明的上述目的，因此本发明提供一种具有颈状信道的场效晶体管及其制造方法。本发明的具有颈状信道的场效晶体管至少包括：SOI(Silicon On Insulator)基板或类似的基板结构，其中此基板包括硅基材、形成于硅基材上的障碍氧化层(barrier oxide)，和形成于障碍氧化层上的硅材料层；由硅材料层所制成的源极、漏极和连接源极和漏极的颈状信道，其中此颈状信道的最大宽度位于信道的两端，而最小宽度位于信道的中间位置；形成于颈状信道的中间位置的栅极；以及包裹间隙壁，其中包裹间隙壁覆盖住信道，和源极与漏极的主动区域。
换言之，本发明的具有颈状信道的场效晶体管，至少包括：一基板，其中该基板包括：一基材；一障碍氧化层形成于该基材上；以及一硅材料层形成于该障碍氧化层上；一源极；一漏极；一颈状信道，其中该颈状信道连接于该源极和该漏极之间，且该源极、该漏极和该颈状信道是由该硅材料层所制成，而该颈状信道具有一第一宽度和小于该第一宽度的一第二宽度，该第一宽度约位于该颈状信道的一端和另一端，该第二宽度约位于该颈状信道的一中间位置，该颈状信道的形状为由该端逐渐缩小至该中间位置，再由该中间位置逐渐扩张至该另一端；以及一栅极层，其中该栅极层形成于该颈状信道的该中间位置，该栅极层至少包括：一栅极氧化层形成于该颈状信道的该中间位置的周围侧面；以及一栅极材料层沉积于该栅极氧化层上。
另外，本发明的具有颈状信道的场效晶体管的制造方法至少包括：提供一基板，例如SOI基板，其中此基板包括硅基材、障碍氧化层形成于硅基材上、和硅材料层形成于障碍氧化层上；以OD掩膜(mask)对硅材料层进行光刻和蚀刻工艺来形成颈状信道、源极和漏极；以及形成栅极氧化层于颈状信道的中间位置的周围，其中亦可形成硬掩膜层(例如氧化物或氮化物)于信道的中间位置的上方后，再沉积栅极材料，例如多晶硅或金属材料；进行沉积和蚀刻制程来形成包裹间隙壁，例如氧化物或氮化物，以覆盖信道，和源极与漏极的主动区域。
本发明的主要优点为提供一种具有颈状信道的场效晶体管，在达到增加栅极电压对漏极电流的控制灵敏度，防止短信道效应发生，以及改善次临界摆动的目标时，同时可减少串联信道电阻。而且本发明的信道的两端较宽，故不易为金属硅化步骤所损坏。
本发明的再一优点为提供一种具有颈状信道的场效晶体管，本发明在进行金属硅化步骤之前形成包裹间隙壁，故在进行金属硅化的步骤时，可以避免使FINFET的结构特别是狭窄的信道受到损坏。
本发明的又一优点为提供一种具有颈状信道的场效晶体管的制造方法，可以有效地形成源极、漏极和颈状信道，以及后续的栅极和包裹间隙壁等。
附图说明
本发明的较佳实施例将于往后的说明文字中辅以下列附图做更详细的阐述，其中：
图1为绘示现有的FINFET的信道结构的仰视示意图；
图2为绘示本发明的具有颈状信道的场效晶体管的信道结构的仰视示意图；
图3为绘示本发明的具有颈状信道的场效晶体管的仰视示意图，其中间隙壁尚未形成；
图4为绘示本发明的具有颈状信道的场效晶体管的剖面示意图(由图3的A-A的方向观的)；
图5为绘示本发明的具有颈状信道的场效晶体管的仰视示意图，其中间隙壁已形成；以及
图6A至图6D为绘示本发明的具有颈状信道的场效晶体管的制造方法的流程的剖面示意图(由图3的B-B的方向观的)。
图中符号说明：
12              基材
15              障碍氧化层
18              硅材料层
20              源极
30              漏极
80、100         信道
102             最小宽度
104             最大宽度
200             栅极层
220             栅极氧化层
230             硬掩膜层
240             栅极材料层
320、330、340、350    包裹间隙壁
具体实施方式
本发明揭露一种具有颈状信道的场效晶体管及其制造方法。所谓颈状信道是指在源极与漏极间的信道为两端宽中间细的结构，而非如图1所示的现有FINFET的细长方形的信道80。
请参照图2，图2为绘示本发明的具有颈状信道的场效晶体管的信道结构的仰视示意图。本发明的主要特征的一在于提供一颈状信道100，此颈状信道100的中间位置约为最小宽度102，两端则分别约为最大宽度104。颈状信道100的形状为由具有最大宽度104的一端逐渐缩小至具有最小宽度102的中间位置，再由此具有最小宽度102的中间位置逐渐扩张至具有最大宽度104的另一端。最小宽度102可为例如：约10纳米至约50纳米，藉以充分达到增加栅极电压对漏极电流的控制灵敏度，改善次临界摆动，以及防止短信道效应发生的目标。同时，由于两端有最大宽度104，其宽度远大于最小宽度102，故与如图1所示的现有FINFET的细长方形的信道80相较，本发明的具有颈状信道的场效晶体管的信道100可大幅地减少串联信道电阻值。另外，当进行金属硅化的步骤以降低金氧半场效晶体管的电阻值时，由于本发明的信道100的两端远比现有的信道80的两端来得宽，故信道100耐损害的能力亦较现有的信道80高出许多。
请参照图3和图4，图3为绘示本发明的具有颈状信道的场效晶体管的仰视示意图，其中间隙壁尚未形成；而图4为绘示本发明的具有颈状信道的场效晶体管的剖面示意图(由图3的A-A的方向观的)。本发明的具有颈状信道的场效晶体管至少包括：一基板，此基板可为SOI基板或其它类似结构的基板，其中此基板包括有基材12如硅基材、形成于基材12上的障碍氧化层15，和形成于障碍氧化层15上的硅材料层18。本发明还至少包括：在硅材料层18上所制成的源极20、漏极30和连接源极20和漏极30的颈状信道100，其中此颈状信道100的约最大宽度位于颈状信道100的两端，而其约最小宽度位于颈状信道100的中间位置。颈状信道100的形状为由具有约最大宽度的一端逐渐缩小至具有约最小宽度的中间位置，再由此具有约最小宽度的中间位置逐渐扩张至具有约最大宽度的另一端。本发明又至少包括：栅极层200形成于颈状信道100的中间位置，其中此栅极层200至少包括：栅极氧化层220形成于颈状信道100的中间位置的周围侧面，其中亦可有硬掩膜层230(例如氧化物或氮化物)形成于颈状信道100的中间位置的上方；以与栅极材料层240(例如多晶硅或金属材料)沉积于栅极氧化层220和硬掩膜层230(非必须的)上。
请参照图5，图5为绘示本发明的具有颈状信道的场效晶体管的仰视示意图，其中间隙壁已形成。本发明的具有颈状信道的场效晶体管还至少包括：包裹间隙壁320、330、340和350，其中包裹间隙壁340和350覆盖住颈状信道100，包裹间隙壁320和330覆盖住源极20与漏极30的主动区域，而包裹间隙壁320、330、340和350可为例如氧化硅或氮化硅所制成。当进行金属硅化的步骤以降低金氧半场效晶体管的电阻值时，包裹间隙壁340和350可以保护信道100，包裹间隙壁320和330可以保护源极20与漏极30的主动区域，藉以避免信道100，和源极20与漏极30的主动区域受到损害。
另外，请参照图6A至图6D，图6A至图6D为绘示本发明的具有颈状信道的场效晶体管的制造方法的流程的剖面示意图(由图3的B-B的方向观的)。本发明的具有颈状信道的场效晶体管的制造方法至少包括下列步骤。首先，如图6A所示，提供一基板，例如SOI基板，其中此基板的形成方法包括提供一基材12如硅基材；形成障碍氧化层15于基材12上；以及形成硅材料层18于障碍氧化层15上。接着，如图6B
所示，以OD掩膜(mask)对硅材料层进行光刻和蚀刻工艺来形成颈状信道100、源极20和漏极30。然后，如图6C所示，形成栅极氧化层220于颈状信道的中间位置的周围侧面，其中亦可形成硬掩膜层230(例如：氧化物或氮化物)于信道的中间位置的上方后。然后，如图6D所示，再沉积栅极材料层240(例如：多晶硅或金属材料)于栅极氧化层220和硬掩膜层230(非必须的)上，接着进行沉积和蚀刻工艺，形成包裹间隙壁340和350覆盖住信道100，和包裹间隙壁320和330覆盖住源极20与漏极30的主动区域，包裹间隙壁320、330、340和350可为例如氧化物或氮化物。
如本领域技术人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围内。

Claims (10)

1.一种具有颈状信道的场效晶体管，至少包括：
一基板，其中该基板包括：
   一基材；
   一障碍氧化层形成于该基材上；以及
   一硅材料层形成于该障碍氧化层上；
一源极；
一漏极；
一颈状信道，其中该颈状信道连接于该源极和该漏极之间，且该源极、该漏极和该颈状信道是由该硅材料层所制成，而该颈状信道具有一第一宽度和小于该第一宽度的一第二宽度，该第一宽度约位于该颈状信道的一端和另一端，该第二宽度约位于该颈状信道的一中间位置，该颈状信道的形状为由该端逐渐缩小至该中间位置，再由该中间位置逐渐扩张至该另一端；以及
一栅极层，其中该栅极层形成于该颈状信道的该中间位置，该栅极层至少包括：
    一栅极氧化层形成于该颈状信道的该中间位置的周围侧面；以及
    一栅极材料层沉积于该栅极氧化层上。
2.如权利要求1所述的具有颈状信道的场效晶体管，其特征在于：该具有颈状信道的场效晶体管还至少包括：
多个包裹间隙壁，其中该些包裹间隙壁覆盖住该颈状信道和该源极与该漏极的主动区域。
3.如权利要求1所述的具有颈状信道的场效晶体管，其特征在于：该基材为硅基材。
4.如权利要求1所述的具有颈状信道的场效晶体管，其特征在于：该基板为SOI基板。
5.如权利要求1所述的具有颈状信道的场效晶体管，其特征在于：该栅极材料层的材质为多晶硅。
6.如权利要求1所述的具有颈状信道的场效晶体管，其特征在于：该栅极材料层的材质为金属材料。
7.如权利要求2所述的具有颈状信道的场效晶体管，其特征在于：该些包裹间隙壁的材质为氧化硅。
8.如权利要求2所述的具有颈状信道的场效晶体管，其特征在于：该些包裹间隙壁的材质为氮化硅。
9.一种具有颈状信道的场效晶体管的制造方法至少包括：
提供一基板，其中该基板的形成方法包括：
提供一基材；
形成一障碍氧化层于该基材上；以及
形成一硅材料层于该障碍氧化层上；
以OD掩膜对该硅材料层进行光刻和蚀刻工艺来形成一颈状信道、一源极和一漏极；
形成一栅极氧化层于该颈状信道的一中间位置的周围侧面；以及
沉积一栅极材料层于该栅极氧化层上。
10.如权利要求9所述的具有颈状信道的场效晶体管的制造方法，其特征在于：该具有颈状信道的场效晶体管的制造方法还至少包括：
进行沉积和蚀刻工艺以形成多个包裹间隙壁来覆盖住该颈状信道和该源极与该漏极的主动区域。
CN 02122346 2002-06-14 2002-06-14 具有颈状信道的场效晶体管及其制造方法 Expired - Lifetime CN1218400C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02122346 CN1218400C (zh) 2002-06-14 2002-06-14 具有颈状信道的场效晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02122346 CN1218400C (zh) 2002-06-14 2002-06-14 具有颈状信道的场效晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN1466226A true CN1466226A (zh) 2004-01-07
CN1218400C CN1218400C (zh) 2005-09-07

Family

ID=34142226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02122346 Expired - Lifetime CN1218400C (zh) 2002-06-14 2002-06-14 具有颈状信道的场效晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN1218400C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431118C (zh) * 2004-08-05 2008-11-05 国际商业机器公司 构成用于腐蚀finfet的硅翅的最终硬掩模的三掩模方法
CN1684244B (zh) * 2004-03-17 2010-10-06 Imec公司 具有气隙镶嵌结构的半导体器件的制造方法
CN111665669A (zh) * 2015-01-08 2020-09-15 群创光电股份有限公司 显示面板
US11784257B2 (en) 2011-12-22 2023-10-10 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684244B (zh) * 2004-03-17 2010-10-06 Imec公司 具有气隙镶嵌结构的半导体器件的制造方法
CN100431118C (zh) * 2004-08-05 2008-11-05 国际商业机器公司 构成用于腐蚀finfet的硅翅的最终硬掩模的三掩模方法
US11784257B2 (en) 2011-12-22 2023-10-10 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width
DE112011105996B4 (de) 2011-12-22 2023-11-16 Intel Corporation Halbleiterbauelement mit einem verengten Halbleiterkörper
US12015087B2 (en) 2011-12-22 2024-06-18 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width
CN111665669A (zh) * 2015-01-08 2020-09-15 群创光电股份有限公司 显示面板

Also Published As

Publication number Publication date
CN1218400C (zh) 2005-09-07

Similar Documents

Publication Publication Date Title
TWI397999B (zh) 鰭式場效電晶體
CN100530688C (zh) 多重栅极晶体管与其形成方法
CN1368756A (zh) 近环绕闸极及制造具有该闸极的矽半导体装置的方法
CN1264217C (zh) 多重栅极结构及其制造方法
CN1839483A (zh) 高密度finfet集成方案
CN101079381A (zh) 分段场效应晶体管的制造方法
CN1728400A (zh) 多栅晶体管及其制造方法
CN1768419A (zh) 形成鳍状场效应晶体管器件中的结构的方法
CN1742362A (zh) 三栅极与栅极环绕的金属氧化物半导体场效应晶体管器件及其制造方法
WO2002015280B1 (en) Thick oxide layer on bottom of trench structure in silicon
CN1812123B (zh) 应用金属氧化物半导体工艺的共振隧穿器件
US11637204B2 (en) FinFET isolation structure
US10600881B2 (en) Tunneling field-effect transistor and fabrication method thereof
US20040100306A1 (en) Two transistor nor device
CN1627487A (zh) 环绕栅极场效应晶体管
CN108695321B (zh) 半导体装置及其制造方法
CN1905211A (zh) 应变沟道晶体管及其制造方法
CN103258741A (zh) 纳米线场效应晶体管及其形成方法
CN1218400C (zh) 具有颈状信道的场效晶体管及其制造方法
CN1770471A (zh) 鳍型场效应晶体管及其制造方法
WO2019051864A1 (zh) 主动阵列开关的制造方法
KR20040002204A (ko) 반도체 소자 및 그 제조 방법
CN1714441A (zh) 形成结构、隔离层和相关finfet的方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
US7838371B2 (en) Method of manufacturing a FET gate

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050907