CN1445817A - 外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片 - Google Patents

外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片 Download PDF

Info

Publication number
CN1445817A
CN1445817A CN03119981A CN03119981A CN1445817A CN 1445817 A CN1445817 A CN 1445817A CN 03119981 A CN03119981 A CN 03119981A CN 03119981 A CN03119981 A CN 03119981A CN 1445817 A CN1445817 A CN 1445817A
Authority
CN
China
Prior art keywords
semiconductor wafer
gas
recipient
back surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03119981A
Other languages
English (en)
Other versions
CN1270350C (zh
Inventor
维尔弗里德·冯阿蒙
吕迪格·施默尔克
彼得·施托克
沃尔夫冈·西伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of CN1445817A publication Critical patent/CN1445817A/zh
Application granted granted Critical
Publication of CN1270350C publication Critical patent/CN1270350C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/913Diverse treatments performed in unitary chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种在CVD反应器内外延涂覆半导体晶片正面的方法,半导体晶片正面暴露于含有源气体及载气的加工气体,并且半导体晶片背面暴露于置换气体,其中该置换气体含有不超过5体积%的氢气,结果,基本上避免了由氢气强化的掺杂物扩散出半导体晶片背面。依照本发明的方法,可以得一种基片电阻率≤100毫欧姆厘米且外延层电阻率>1欧姆厘米的半导体晶片,其没有背面涂层,其中外延层的电阻不均匀性<10%。

Description

外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片
技术领域
本发明涉及外延涂覆半导体晶片的方法及装置,并且涉及外延涂覆的半导体晶片。
背景技术
在半导体技术中,由汽相生长晶体特别用于制造外延涂覆半导体晶片。应了解的是,术语“外延”是指单晶基片的平整边界表面上的单晶层生长,单晶基片通常为基片晶片如半导体晶片。例如在EP714998 A2中所述,该涂覆作用或沉积作用是在化学汽相沉积(CVD)反应器内借助于已知的化学汽相沉积法实施。首先借助于热源加热半导体晶片,随后将其暴露于包括源气体、载气及任选掺杂气体的气体混合物,以下简称加工气体。
最重要的应用之一是在单晶硅基片(通常为硅晶片)上沉积均相外延层。所用源气体例如是硅烷如三氯硅烷,所用载气例如是氢气。掺杂外延层所用的掺杂气体是例如属于化学元素周期表中第III或V主族的气态化合物。如同源气体一样,这些诸如膦或二硼烷的化合物在已加热的晶片附近分解。然后这些外来原子混入外延层的晶格内。为获得性能的突然转变,例如在由基片晶片转变至外延层时电阻分布的急剧上升,半导体晶片(基片晶片)及外延层通常以不同的方式掺杂。
在外延层的沉积过程中,在背面及边缘处,用于掺杂基片的元素(基片掺杂物,例如当为硅基片时,硼、砷、磷或锑)会发生不希望的逃逸现象。由于反应器内的扩散作用及对流作用,这些元素可到达晶片正面,在该处这些元素可径向不均匀地进入外延层内,即一种称作自动掺杂的现象。自动掺杂导致外延层电阻率的径向不均匀性。
在这点上,应将半导体晶片的正面及背面加以限定。半导体晶片的正面是实施外延涂覆及试图在上面制作电子元件的一面。
现有技术已公开了防止自动掺杂的不同方法。因此,例如,通过在半导磁晶片的背面上沉积氧化物层或单晶或多晶或无定形保护层,可防止在实施外延加工中基片掺杂物向外扩散。
制造具有抑制自动掺杂的保护层的外延涂覆半导体晶片所用已知方法的缺点是必须在不同反应器、处理浴及抛光生产线实施额外加工步骤。再者,用氧化物或多晶半导体材料涂覆可增加金属污染程度。
因此,已经建议许多尝试以避免自动掺杂现象而无需在外延层沉积之前晶片背面形成保护层。
例如,WO 01/86034 A2及WO 01/86035 A1中曾公开一种晶片形式基片的外延涂覆方法,其中基片背面不象通常那样置于其整个表面上方的接受器上,而是暴露于清洗气体如氢气中。该清洗气体可与正面加工气体相同或不同。经由晶片背面扩散出来的掺杂原子至少一部分被清洗气体带走。结果,可减低通过晶片边缘扩散至晶片正面的掺杂物原子比例及由此发生自动掺杂作用的风险。
虽然并非为避免自动掺杂作用,US 5,960,555中描述了类似方法。在此例中,其目的是防止半导体材料沉积在晶片背面上。为此目的,清洗晶片背面所用的气体与加工气体不同。背面上的超压可使背面气体经由晶片边缘轻易流至正面。这防止了正面加工气体渗入背面空间以及由此在晶片背面上沉积半导体材料。所用背面气体可以是惰性气体如氩气、非反应性气体如氮气,但也可以是诸如氢气或氯化氢的气体。依据US 5,679,405,也可使用惰性气体如氦气、氟里昂、四氟化碳或六氟乙烷,以免半导体材料沉积在晶片背面上。
发明内容
现有技术对自动掺杂问题并未提出任何令人满意的技术方案。所以,本发明的目的是提供一种方法,用于将外延层沉积在半导体晶片上,使其可基本上避免自动掺杂现象,而无需预先在晶片背面上形成保护层。
通过在CVD反应器内外延涂覆半导体晶片正面的方法可达成此目的,半导体晶片正面是暴露于含有源气体及载气的加工气体,而半导体背面暴露于置换气体,其中所述置换气体含有不超过5体积%的氢气,结果,可基本上避免掺杂物扩散至半导体晶片背面之外,氢气可强化该掺杂物扩散作用。
依照本发明,在外延层沉积过程中,半导体晶片的正面及背面暴露于两个不同的环境。正面所用气体(以下称作加工气体)含有源气体及载气。如果是硅外延,源气体通常是硅烷如三氯硅烷,载气通常是氢气。此外,加工气体通常含有少量掺杂气体。
相反,依照本发明,半导体晶片背面仅暴露于基本上不含氢的气体,即含氢量不超过5体积%,优选不超过2体积%,特别优选不超过0.5体积%。依目前可达到的技术级气体的纯度等级及包含纯化剂,背面气体通常可达到的杂质等级为含10-7体积%氢的范围。用于背面的气体、以下称为置换气体对沉积反应是惰性的,即与载气、源气体、掺杂气体、半导体基片和/或沉积反应产品均无任何反应。所用置换气体优选惰性气体或惰性气体混合物,特别优选氩气及氦气。
已发现氢在自动掺杂作用中担任重要角色。例如,氢与硼或砷形成快速扩散至硅内的络合物。此外,在外延常用的温度下氢将硅除去,另外将掺杂物释放。所以,在外延加工过程中,如果晶片背面与氢接触,则更多掺杂物可由晶片背面产生,然后可越过晶片边缘而径向不均匀地混入晶片正面的外延层内。如同本发明的方法,如果能避免晶片背面与氢之间的接触,则基本抑制了掺杂物的向外扩散作用及由此的自动掺杂作用。
相反,WO 01/86034 A2及WO 01/86035 A1中所公开的方法仍就有基片掺杂物向外扩散作用,因为晶片背面所接触的气体中有氢或含氢的成分。仅能确保为减低自动掺杂作用的风险,将自背面逸出的掺杂物吸出来。在本发明中,首先避免增加与氢有关的掺杂物向外扩散。
如果在外延层内所允许的电阻不均匀性减低、如果电阻测量的非边缘区尺寸减小、及如果层与基片间的电阻率差增加,自动掺杂作用的不良效果则增加。这些电阻率是通过基片或外延层的掺杂程度而测定。特别对于基片的电阻率≤100毫欧姆厘米、优选<50毫欧姆厘米、更优选<20亳欧姆厘米,以及层的电阻率>1欧姆厘米、优选>5欧姆厘米、更优选>10欧姆厘米,利用本发明方法可能制得的外延层的径向电阻不均匀性<10%、优选<5%、更优选<3%。电阻不均匀性在标准ASTMF 1392及ASTMF 81予以定义。
因此,本发明还涉及一种基片电阻率≤100毫欧姆厘米、外延层电阻率>1欧姆厘米的半导体晶片,且无背面涂层,其中外延层的电阻不均匀性<10%。
依照本发明,因为基本上避免了晶片背面掺杂物向外扩散,半导体晶片内的初始掺杂物浓度仍保持不变。相反,当使用WO 01/86034A2及WO 01/86035 A1中所述的方法,晶片背面上形成基片掺杂物的向外扩散剖面:外延加工之后,晶片背面表面的掺杂物浓度较低且朝向晶片内部逐渐增加直至达到初始数值、即外延加工前的数值。晶片背面掺杂物消除的缺点是背面的电阻高于半导体晶片的其余部分。例如当为电源元件时,电流流经基片,由于局部放出热量而导致不希望的电力损失且必需消除此热量。
当使用本发明的方法时,可基本上避免这些缺点。依照本发明,可制得具有基本上无掺杂物向外扩散剖面的外延层的半导体晶片。例如,通过比较外延作用前后晶片背面的电阻率,可将此情形加以量化。背面掺杂物向外扩散的程度愈低,这些电阻间的差异愈小。依照本发明所制半导体晶片的特点是该电阻差异最高达15%。
在本发明的方法中,因晶片背面区未供应源气体,在外延加工过程中,不可能有大量半导体材料沉积在晶片背面上。因此,基本上避免了已知的背面晕圈的形成。背面晕圈是晶片背面边缘处的区域,由于外延加工过程中半导体材料沉积的不均匀,该区域呈现变化的雾状。根据本发明处理过的半导体晶片无背面晕圈,因为由于不含氢,晶片背面上不会有沉积反应。
依照本发明,在外延加工过程中,半导体晶片背面所暴露的气体的含氢量不超过5体积%,优选不超过2体积%,特别优选不超过0.5体积%。然而,晶片正面外延涂层所用加工气体含有载气,通常为氢。为防止加工气体与晶片背面接触,在本发明的上下文中,一方面半导体晶片正面及另一方面其背面所占据的CVD反应器区域,优选通过已知的“腔室分隔器(chamber divider)”加以空间隔离。例如,WO01/86035 A1给出了技术上实现这些分隔器的可能方法。
为防止加工气体渗入背面气体空间且同时确保晶片边缘也基本上不与载气如氢气接触,优选确保背面气体空间保持轻微超压。该轻微超压导致置换气体超越晶片边缘而流入正面气体空间。如此可使加工气体更难向背面气体空间扩散且保持背面气体空间无加工气体。再者,惰性置换气体围绕晶片边缘流动,因此基本上避免了晶片边缘的掺杂物向外扩散及沉积。
置换气体的流量优选随加工参数温度、压力、气流及转动速率的变化加以适当设定,使得置换气体仅在晶片边缘而非在晶片正面置换加工气体,且晶片不浮动。另外,相应常规外延方法常用的数值也可用于这些加工参数及这些气体混合物(置换气体除外)。
置换气体的流量比优选以适当的方法加以设定,以便可同时满足以下边界条件:
1)由于半导体与接受器之间置换气体的流动所形成的压力降在半导体晶片上产生对抗重力的力。该力优选小于半导体晶片的重力。
2)半导体晶片周边上的流速优选够高,以便抑制晶片边缘处半导体晶片与接受器间的氢扩散作用,使得半导体晶片与接受器间的氢含量变得不重要。
可使上述两种条件达到彼此平衡所用的控制变量是:(a)自由空间(由已知的袋状凹槽(pocket)至环形支撑体)的尺寸大小,对大部分晶片面积而言,该自由空间是位于半导体晶片及接受器之间,(b)多个流体通道的半径或一个流体通道的半径,(c)置换气体的体积流量及外延涂覆过程中的温度。晶片正面氢气流速的设定是次要的,因为半导体晶片及接受器间氢的渗透基本上是由氢气扩散作用所驱动。
为将置换气体供应至晶片背面,就本发明的观点而言,优选所用的接受器在大部分晶片背面(由已知的袋状凹槽至环形支撑体)下方给气体留下自由空间(即使仅仅小的空间)。对于特殊设计具有许多种可能。以举例方式此处仅提到数种:如果所用接受器仅有一个开口,该开口优选应位于接受器的中央。然而,也可能使用一个具有多个孔的接受器,且半导体置于该接受器上占据其整个表面或仅在边缘处。再者,如果常规接受器具有例如用于容纳已知提升销的孔,也可使用常规接受器。在此情况下,这些孔洞也可用于经由其他连续式接受器供应置换气体至晶片背面。也可使用用于半导体晶片的环状支撑体。晶片仅在边缘处依靠支撑体,而晶片背面的其余部分可自由地接近。
因此,本发明还涉及CVD反应器所用的接受器,其包括基本上平整的表面、CVD反应器内待处理基片置于其上的升高的边缘区、以及至少一个机械操控基片的装置,其中所述机械操控基片的装置具有至少一个开口,经由该开口可将气体供应至基片的背面。
这些机械操控基片的装置包括例如中央转动轴或提升机械装置。经由已在接受器上出现的这些特殊部位供应气体对接受器上及(因此)基片上温度分布的均匀性具有有利影响。接受器内每个额外孔洞对接受器温度的均匀性及(因此)外延涂覆过程中沉积速率的均匀性具有不良影响,同时对层厚度均匀性及毫微构形具有不良影响。因此,就本发明方法的观点而论,特别优选经由现有特殊部位如转动轴或提升销供应置换气体。
附图说明
图1至4中说明了所述接受器的优选实施方案:
图1所示是置换气体经由中央开口通入的接受器。
图2所示是置换气体经由提升销内的孔洞供应的接受器。
图3所示是该接受器边缘区的优选实施方案。
图4所示为“盘状”接受器。
具体实施方式
在下文中,不同图内的相同标记皆代表相同的元件。经由中央开口供应置换气体的接受器(图1):
晶片1置于接受器2上。为将晶片1装入反应器或自反应器取出,将晶片提升器5升起可将晶片自接受器提起,结果将提升销3(仅显示其中之一)及(因此)晶片1提升起来。接受器是由通常可转动的接受器支撑体4固定。在此情况下,该支撑体4是经设计使得至少在中央部分其与接受器2接触。现在可经由沿中央轴9的孔洞10供应置换气体6。在此情况下,该“机械操控基片的装置”是转动接受器2及基片的中央轴9。经由提升销内孔洞11供应置换气体的接受器(图2):
如同图1,但不同的是,在此情况下,用于供应气体的“机械操控基片的装置”是用于将基片1升起离开接受器2的提起机械。置换气体6经由晶片提升器5及提升销3(作为示例仅显示一个)内的孔洞11来供应。为便于说明,图1所公开的位于接受器2中央的孔洞10是封闭着。然而,也可想像得到置换气体是既经由提升销3又经由接受器支撑体4来供应。接受器边缘区的优选实施方案(图3):
依照本发明的优选实施方案,由于轻微超压,置换气体流经晶片边缘1a周围。在正面上,少量流动的置换气体与载气混合并被载气稀释。在置换气体流经晶片1的边缘1a之后,通过接受器2外周边配置的若干通道7让至少部分置换气体流入晶片后区而达成正面区置换气体的进一步减少。这些通道可结合接受器的每个优选实施方案使用。“盘状”接受器(图4):
将晶片1置于接受器2上之后,形成孔穴8,该孔穴除容许提升机械装置如提升销3通过外是封闭的。
借助于示例,所示图像是适应于由Applied Materials制造的提升机械装置及接受器固定器的设计。但通过适当修改,图1至图4内所示接受器的可能实际应用也可适用于其他制造商所生产的***。
例如,由于气体流量或所用接受器性能的关系,如果本发明方法导致外延加工过程中沉积速率的局部变化,优选通过最优化晶片正面及背面上热源电力的控制而补偿该类不希望的影响。
如果加工持续时间特别短,即例如如果外延层薄,可使用本发明的另一实施方案:使用具有提升机械装置但无孔洞(为产生提升机械装置所必需的除外)“盘状”接受器(图4),半导体晶片仅在边缘处置于该盘状接受器上。所以,半导体晶片及接受器之间具有与反应器其余空间分开的封闭孔穴。在外延层沉积开始前的任何预期时间,至少与晶片背面相连的反应器腔室部分是用置换气体清洗,此时半导体晶片已举起,即置于提升机械装置上。在清洗过程中或之后,降低提升机械装置,将半导体晶片置于接受器边缘上,结果将一些置换气体封闭在盘状接受器及半导体晶片间的孔穴内。清洗步骤可尽早在任何半导体晶片预处理如热预处理和/或汽相蚀刻之前或过程中实施,或也可在任何预处理及实际沉积作用之间实施。该清洗步骤可以影响整个反应器腔室或如仅由腔室分隔器分开的反应器腔室的一部分,虽然此部分必须包含半导体晶片背面上的气体空间。当外延层沉积作用开始时,仅对已置于接受器边缘上的半导体晶片重要,因此封闭孔穴及反应器腔室其余部分之间基本上不再有任何气体交流。然后,将加工气体送入反应器腔室内,实施晶片正面的外延涂覆。再者,半导体晶片背面仅与封闭的置换气体接触。在此实施方案中,此种情形仅足以对孔穴内未封闭处(例如:容纳提升销的孔洞)所引起的置换气体损失加以补偿。这些损失是将置换气体控制地供应至该孔穴内而补偿。然而,特别优选将晶片背面及盘状接受器间的孔穴予以基本上封闭,因此则可能在外延加工过程中省去将置换气体供应至孔穴内。于是,在外延加工过程中仅供以加工气体。然而,整个加工过程最多可使晶片背面及接受器间孔穴内富集5体积%的氢气,因此,该实施方案可特别有利地应用于非常短暂的外延加工。
除实际沉积作用外,在半导体基片上形成外延层的过程可还包括预处理及后处理如烘焙、汽相蚀刻等步骤以及任何预期的清洗步骤。在这些处理及清洗步骤中,可能反应器腔室整个空间或仅通过腔室分隔器与反应器腔室空间的其余部分分开的某些部位暴露于置换气体。正面暴露于置换气体的程度特别取决于处理步骤。然而,在预处理及后处理过程中也优选使置换气体对晶片背面产生作用。结果,借助于示例,基本上要避免晶片背面在烘焙过程中与氢气接触及在汽相蚀刻过程中与蚀刻气体接触。这具有许多优点:
首先,防止即使在预处理过程中,经由接触氢气在晶片背面上及晶片边缘区掺杂物向外扩散作用的增加。其次,可避免汽相蚀刻过程中晶片背面及晶片边缘与蚀刻气体接触,该项接触将导致半导体材料除去的不均匀及因此容易形成背面晕圈。再者,可防止接受器遭受蚀刻气体的化学侵害,这些化学侵害将引起接受器的经常修理或更换。所以本发明的优选实施方案可增加接受器的使用寿命。
实施例
在1100℃温度下,在外延反应器内,将直径为300毫米、电阻率为10毫欧姆厘米的硅晶片加以均相外延涂覆。在涂覆过程中,该硅晶片以32转/分钟的速度围绕其中央轴转动。氢气的流量为50标准升/分钟,三氯硅烷的流量为17标准升/分钟及二硼烷的流量为150标准立方厘米/分钟。在这些条件下,沉积3微米厚、电阻率为5欧姆厘米的掺杂硼的硅层。如图1所示,依照本发明,在外延涂覆过程中,于硅晶片中央的下方供以氩气。进料管的半径为1厘米。接受器的凹处(袋状凹槽)是经设计使得晶片背面及接受器最低点间的距离为0.5毫米。氩气是以180标准立方厘米/分钟的体积流速在晶片的下方流入。在这些条件下,达成了外延涂覆硅晶片正面上径向电阻变化<5%的标准。
本发明可用于半导体晶片外延涂覆方面,优选用于直径≥100毫米的硅晶片。外延涂覆可在大气压下或减压下实施。然而,也可能将该原理用作:在一个面上沉积或除去(即蚀刻)材料及沉积或蚀刻化学需要载气的其他单晶片加工方法的一部分。

Claims (14)

1、一种在CVD反应器内外延涂覆半导体晶片正面的方法,该半导体晶片正面暴露于含有源气体及载气的加工气体,并且半导体晶片背面暴露于置换气体,其中该置换气体含有不超过5体积%的氢气,基本上避免了由氢气强化的掺杂物扩散出半导体晶片背面。
2、如权利要求1的方法,其中所述半导体晶片在沉积外延层之前至少在CVD反应器内经至少一个预处理步骤,至少半导体晶片背面暴露于含有不超过5体积%氢气的置换气体。
3、如权利要求1或2的方法,其中所述半导体晶片在沉积外延层之后至少在CVD反应器内经至少一个后处理步骤,至少半导体晶片背面暴露于含有不超过5体积%氢气的置换气体。
4、如权利要求1-3之一的方法,其中所述置换气体的压力高于加工气体,并且因此形成自半导体晶片背面区流出至该半导体晶片正面区内的气流。
5、如权利要求1-3之一的方法,其中所述半导体晶片置于提升机械装置上,至少与半导体晶片背面相连的部分CVD反应器是用置换气体清洗,然后将该提升机械装置下降,以便将半导体晶片背面置于盘状接受器上,半导体晶片边缘基本上紧密地终止于盘状接受器,因此盘状接受器及半导体晶片背面之间保持充满置换气体的孔穴,然后使半导体晶片正面暴露于加工气体,以便沉积外延层。
6、如权利要求1-5之一的方法,其中所用起始原料为电阻率≤100毫欧姆厘米的半导体晶片。
7、如权利要求1-6之一的方法,其中所沉积外延层的电阻率>1欧姆厘米。
8、如权利要求1-7之一的方法,其中所述置换气体对沉积反应是惰性的。
9、如权利要求8的方法,其中所述置换气体是惰性气体或惰性气体混合物。
10、一种基片电阻率≤100毫欧姆厘米且外延层电阻率>1欧姆厘米的半导体晶片,其没有背面涂层,其中该外延层的电阻不均匀性<10%。
11、如权利要求10的半导体晶片,其中外延涂覆后晶片背面上的电阻与外延涂覆前晶片背面上的电阻相差最多15%。
12、一种CVD反应器所用的接受器,其包括基本上平整的表面、在CVD反应器内待处理的基片置于其上的凸起边缘区、以及至少一个机械操控基片的装置,其中该机械操控基片的装置具有至少一个开口,经由该开口可供应气体至基片背面。
13、如权利要求12的接受器,其中所述机械操控基片的装置是用于转动接受器及基片的中央轴。
14、如权利要求12的接受器,其中所述机械操控基片的装置是提升基片离开接受器的提升机械装置。
CNB03119981XA 2002-03-14 2003-03-14 在化学汽相沉积反应器内外延涂覆半导体晶片正面的方法 Expired - Fee Related CN1270350C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10211312.2 2002-03-14
DE10211312A DE10211312A1 (de) 2002-03-14 2002-03-14 Verfahren und Vorrichtung zur epitaktischen Beschichtung einer Halbleiterscheibe sowie epitaktisch beschichtete Halbleiterscheibe

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100798924A Division CN1901222A (zh) 2002-03-14 2003-03-14 外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片

Publications (2)

Publication Number Publication Date
CN1445817A true CN1445817A (zh) 2003-10-01
CN1270350C CN1270350C (zh) 2006-08-16

Family

ID=27797771

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006100798924A Pending CN1901222A (zh) 2002-03-14 2003-03-14 外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片
CNB03119981XA Expired - Fee Related CN1270350C (zh) 2002-03-14 2003-03-14 在化学汽相沉积反应器内外延涂覆半导体晶片正面的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2006100798924A Pending CN1901222A (zh) 2002-03-14 2003-03-14 外延涂覆半导体晶片的方法及装置、以及外延涂覆的半导体晶片

Country Status (6)

Country Link
US (2) US6887775B2 (zh)
JP (1) JP2003273037A (zh)
KR (1) KR100533100B1 (zh)
CN (2) CN1901222A (zh)
DE (1) DE10211312A1 (zh)
TW (1) TW559630B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101812676A (zh) * 2010-05-05 2010-08-25 江苏综艺光伏有限公司 用于半导体太阳能镀膜的工艺腔室
CN103866283A (zh) * 2012-12-14 2014-06-18 汉能新材料科技有限公司 一种lpcvd***及其工艺

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
WO2005093136A1 (ja) * 2004-03-29 2005-10-06 Cxe Japan Co., Ltd. 支持体並びに半導体基板の処理方法
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
WO2007078802A2 (en) 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR101105697B1 (ko) 2010-03-02 2012-01-17 주식회사 엘지실트론 반도체 제조 장치
KR20160024165A (ko) * 2014-08-25 2016-03-04 주식회사 엘지실트론 웨이퍼 제조 장치
EP4337814A1 (en) * 2021-05-11 2024-03-20 Applied Materials, Inc. Gas injector for epitaxy and cvd chamber
US12018372B2 (en) 2021-05-11 2024-06-25 Applied Materials, Inc. Gas injector for epitaxy and CVD chamber

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2054357T3 (es) * 1989-05-08 1994-08-01 Philips Nv Aparato y metodo para tratar substratos planos bajo una presion reducida.
US5133284A (en) 1990-07-16 1992-07-28 National Semiconductor Corp. Gas-based backside protection during substrate processing
JP3265743B2 (ja) * 1993-09-16 2002-03-18 株式会社日立製作所 基板保持方法及び基板保持装置
US5558717A (en) 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
JP3467960B2 (ja) * 1996-02-29 2003-11-17 信越半導体株式会社 半導体単結晶薄膜の製造方法および装置
US5960555A (en) 1996-07-24 1999-10-05 Applied Materials, Inc. Method and apparatus for purging the back side of a substrate during chemical vapor processing
JPH1187250A (ja) * 1997-09-01 1999-03-30 Inotetsuku Kk 気相成長装置
JPH1192941A (ja) * 1997-09-19 1999-04-06 Canon Inc 薄膜形成装置および薄膜形成方法
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
JP2000034568A (ja) * 1998-07-15 2000-02-02 Shibaura Mechatronics Corp 回転基板ホルダー
US6328520B1 (en) * 1998-08-10 2001-12-11 Thomas B. Maclay Vehicle mounted large bale loading, transporting and unloading system
US6444027B1 (en) 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4716558B2 (ja) * 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板
EP1287188B1 (en) * 2000-12-29 2007-03-14 MEMC Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101812676A (zh) * 2010-05-05 2010-08-25 江苏综艺光伏有限公司 用于半导体太阳能镀膜的工艺腔室
CN103866283A (zh) * 2012-12-14 2014-06-18 汉能新材料科技有限公司 一种lpcvd***及其工艺
CN103866283B (zh) * 2012-12-14 2016-12-28 汉能新材料科技有限公司 一种lpcvd***及其工艺

Also Published As

Publication number Publication date
CN1901222A (zh) 2007-01-24
DE10211312A1 (de) 2003-10-02
TW559630B (en) 2003-11-01
KR100533100B1 (ko) 2005-12-01
US20050103261A1 (en) 2005-05-19
US20030219981A1 (en) 2003-11-27
KR20030074392A (ko) 2003-09-19
US6887775B2 (en) 2005-05-03
TW200303944A (en) 2003-09-16
CN1270350C (zh) 2006-08-16
JP2003273037A (ja) 2003-09-26

Similar Documents

Publication Publication Date Title
CN1223709C (zh) 在化学汽相淀积工艺中使用的改进的基座
CN1270350C (zh) 在化学汽相沉积反应器内外延涂覆半导体晶片正面的方法
JP3725598B2 (ja) エピタキシャルウェハの製造方法
JP4263410B2 (ja) オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
US8530801B2 (en) Method and apparatus for manufacturing semiconductor wafer
WO2010046284A1 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
JP2004140120A (ja) 多結晶シリコン基板
CN1441960A (zh) 形成具有洁净区的硅片的方法和装置
JPH097961A (ja) 高ドープn+基板およびその製造方法
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
CN1312326C (zh) 消除自动掺杂和背面晕圈的外延硅晶片
JP2004296598A (ja) 太陽電池
CN1217392C (zh) 形成具有洁净区的外延硅片的方法和装置
JP2911694B2 (ja) 半導体基板及びその製造方法
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
CN117038539B (zh) 一种碳化硅外延旧载盘的再生处理方法
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
JP2004134625A (ja) 半導体装置の製造方法と製造装置
JP7247819B2 (ja) 炭化ケイ素多結晶基板の製造方法
TW202325921A (zh) 磊晶生長方法及磊晶矽片
JP2022067843A (ja) 炭化珪素単結晶基板およびその製造方法
JP2000100736A (ja) エピタキシャル成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee