CN1444825A - 双模互补型金属氧化物半导体集成成像器 - Google Patents
双模互补型金属氧化物半导体集成成像器 Download PDFInfo
- Publication number
- CN1444825A CN1444825A CN01813628A CN01813628A CN1444825A CN 1444825 A CN1444825 A CN 1444825A CN 01813628 A CN01813628 A CN 01813628A CN 01813628 A CN01813628 A CN 01813628A CN 1444825 A CN1444825 A CN 1444825A
- Authority
- CN
- China
- Prior art keywords
- signal
- imager
- sequential
- control
- operator scheme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 description 24
- 238000012790 confirmation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 235000013555 soy sauce Nutrition 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
一种在单个集成电路上形成的CMOS集成成像器***(17)，它具有一第一模式，在此模式中该***利用片内逻辑(31)进行操作来在片内发生复合的时序并利用该时序来操作，该***还包括一第二操作模式，其中所述片内逻辑被旁通(29)并利用一外部时序(19)***。
Description
技术领域
本发明涉及一种单片成像***，更具体地说是涉及一种能够以片内产生的时序信号或以自一外部源接收到的时序信号来操作的成像***。
背景技术
成像***接收一从视频摄像机、扫描器或其它装置获得的图像，它俘获和储存作为数字数据的静止图像，并将该图像转换为一表示二维景象的图形图像或数据。数字图像由排列成具有一定高度和宽度的一矩形阵列的像素组成。每一像素可包括一位或多位信息，表示图像在该点的亮度，并可包括编码为RGB(红色，绿色，蓝色)三元组的色彩信息。成像***可广泛应用于许多领域。
在设计现有技术的成像***时，曾试图设计这样的***，它使噪声最小化，由此产生一紧密跟踪图像的输出，并使该装置的整体尺寸最小化。另外，有人曾试图制造与互补型金属氧化物半导体(CMOS)技术兼容的成像***，目的是能通过由CMOS或一些其它低功耗逻辑系列制成的控制电路来减小***中总功耗。例如，授予Fossum等人的美国专利No.5,841,126揭示了一种成像***，在该***中将控制器电子电路与光敏组件设备集成在同一基板上。Fossum等人的装置与CMOS兼容，并因控制***组件(诸如积分、定时、A/D转换等)被与光敏组件集成在同一基板上而使装置的尺寸和功率消耗减小。
本发明的发明者已证实某些成像***的用户需要有一简易***，它要求数量较少的信号来控制图像。然而，其它用户却希望把其特有所时序供给成像***或者需要可与一外部FPGA或其它包括了时钟和时序控制的其它装置兼容的成像***。因此，最好是生产一种可在两种不同时序协议下操作的成像***。
在现有技术中，众所周知对于特定信号有不同的时序协议。例如，有一些专利揭示了可读取两种不同长度的信号，例如，授予Chesley等人的美国专利No.5,394,541；授予MacKenna等人的美国专利No.5,495,594；授予Wright等人的美国专利No.5,587,961；以及授予Vogley的美国专利No.5,615,358。然而，这些专利涉及一特定时序信号的改变，而并非将不是使用外部时序***就是使用一在成像装置中完整地发生的时序***的选择提供给用户。
历史上，成像***是由若干分立部件装配而成并已具有一数字部分和一模拟部分。为达到最大效能以及鉴别其制品，研究者们已使控制模拟部分(例如，图像阵列、信号链、模拟/数字转换器)的时序和偏置(bias)控制最优化。对于集成***有一允许类似存取的值。
本发明的目的是提供一种CMOS集成成像器***，该***既可以使用一内部时序元件的第一模式操作又可以使用一外部时序元件的第二模式操作。
本发明的另一目的是提供一种具有一内部时序元件的成像器***，该时序元件减少了控制在端点使用应用的成像器所需要的信号数目。
发明概述
上述目的已由一CMOS集成成像器***达成，该***使用片内逻辑以在片内产生复合的时序。该成像器***具有一接收数据、地址和控制信号的接口，所述信号包括一模式信号，它将***设定为使用片内时序***来操作，或旁路片内时序***并使用一外部时序***来操作。本发明的成像器可使用一易用的接口和简单操作提供高质量的图像以减少时间和成本。如果用户需要为高级成像而延续操作模式时，本发明还给用户提供外部控制FPGA中的扫描时序的每一方面的选择。
附图简要说明
图1为本发明的总的成像器***的方框图，示出内部和外部的两时序选择；
图2为本发明的成像器***的方框图；
图3为图2的成像器***的另一实施例的方框图；
图4为图2的成像器***以一第一操作模式配置的方框图；
图5为图2的成像器***以一第二操作模式配置的方框图；
图6为图2的成像器***的图像感测器阵列的方框图；
图7为以第一操作模式中的行读出和行消隐操作的开始方式的时序图；
图8A和8B为表示一短的第一帧图像的时序图；
图9为表示一行消隐选通的时序图；
图10为表示一行读出选通的时序图；
图11为显示一行读出末尾的的时序图；
图12为显示一帧的末尾的时序图；
图13为用于图2的成像器***中的像素阵列的电路简图；
图14为图13中所示的像素阵列的时序图。
本发明的较佳实施方式
请参见图1，图中示出了具有内部和外部时序选择的本发明的成像器***。成像器***17包括一成像器探测芯片15，它具有多个寄存器21，一模拟/数字转换块23，一相关双抽样(CDS)块25，以及一成像器阵列27。成像器***17具有一内部时序发生器31，它用以对控制时序总线35产生片内时序。数据总线37把数据供给寄存器21。一旁通多路复用器29与控制总线35连接并用于旁通内部时序发生器31以使用一外部时序块19，它包括一时序现场可编程门阵列(FPGA)。当用户需要一专门时序协议时就使用该外部时序块19。在该情况下，外部逻辑块19利用所有的装置引线与成像器17接合，然后，外部时序或逻辑块19将所有时序和控制信号供给成像器17。由用户限定的外部逻辑块19包括一外部时序发生器和颜色恢复块41，而且还包括一存储器和DMA接口块39。成像器17通过检测两条接收一模式信号的控制线33来识别两种不同的时序模式。控制线33被检测并将使用内部时序操作，除非其中一条或全部控制线接收一具有逻辑电平值为“1”的信号。引线具有若干内部下拉式电阻，如果左面未被连接或被限制在零伏电压时，引线将自动迫使装置进到内部时序。
请参见图2，图中示出了成像器***17的详细方框图。成像器***17具有一接口，该接口包括一数据端口42、一地址端口43以及一控制端口44。数据端口接收外部数据并将该数据供给数据总线37。地址信息是在地址端口43处接收的并供给地址总线36。控制信号是在控制端口44处接收的并供给控制总线35。模拟控制信号由模拟控制块88产生并供给数据总线37、地址总线36和控制总线35。控制总线多路复用器29与控制总线35连接，如上所述。当***处于外部时序模式时，控制总线多路复用器29用于旁通内部时序发生器。控制总线多路复用器由一条或多条控制端口线上的信号作外部控制。成像器***17包括一在图6中详细显示的图像感测器阵列27。请参见图6，图像感测器阵列27为一具有一43％的高物理填充因子的1283×480矩形有源像素的像素阵列(带微透镜)。一垂直带状RGB粘贴滤色片是与单独的列相关双抽样(CDS)校正电路一起使用的以产生一低的固定样式图像噪声电平。在X-轴线322上与21个暗像素和1个测试像素一道有1283个规则像素，在图像感测器阵列的Y-轴线321上与9个暗像素和1个测试像素一道有480个规则像素。红色365、绿色367和蓝色369滤色片用于限定像素。
请再参阅图2，图像感测器逻辑块52从数据总线37、地址总线36和控制总线35接收信号并产生行地址信号49和列地址信号47。列地址信号47输入到一列译码器46，该列译码器46译解供图像感测器阵列27列选择用的地址字并锁存输出。行地址信号49输入到行译码器，该行译码器译解为图像感测器阵列27行选择用的地址字。图像感测器逻辑块52为产生相关区域和二次抽样读出的行和列地址信号提供计数器。它还对静态模式及观景器模式的每一行产生重置和选择时序。一微控制器和存储器接口逻辑块50也与数据总线37、地址总线36和控制总线35连接。接口逻辑块译解地址，产生寄存器寻址的核心选择信号，并且还提供电源以及测试模式管理。图像感测器阵列27将光学图像转换为分离色彩的模拟输出电信号。该感测器阵列如前所述由行和列以数字方式寻址。三个模拟信号蓝色69，绿色67和红色65被供给一模拟增益和偏置块60。模拟增益和偏置块60为三个模拟信道提供可调节的偏置和增益，并将模拟增益和偏置块60的输出供给一模拟偏压线路70。整体模拟增益块54为三个模拟信道提供整体的增益，并在偏压线路70上产生输出。一A/D转换器23将模拟信号转换成数字字。
请参见图3，图中示出了本发明的另一实施例。在该实施例中，所有的模拟控制信号是由一外部源通过控制端口供给的。因此，如图2所示的模拟逻辑块88在本实施例中不是必要的。
请参见图4，所示的成像器***215以一第一操作模式配置。在此第一操作模式中，***时序在图像采集芯片217上产生。***215包括图像采集芯片217，并可包括一由用户可选地提供的模拟控制块288。图像采集芯片217接收模拟电压和接地信号220、数字电压和接地信号221以及填充驱动器电压和接地信号222。图像采集芯片经信号线254与控制总线244连接，经信号线275与数据总线242连接，以及经信号线274与地址总线243连接。模拟控制块288通过信号线232、234、236和238与图像采集芯片相互配合。微控制器250经信号线251、252、253分别与数据总线、地址总线和控制总线连接，并通过寄存器载入和读出以及通过一异步中断来提供***控制。
请参见图5，所示的成像器***115以一第二操作模式配置。在此第二操作模式中，***时序是由一外部时序块产生的，该外部时序块包含一含有DMA控制173的FPGA/ASIC171。图像采集芯片通过线路154连接到控制总线144，并通过线176和175连接到数据总线142。信号线123和124在图像采集芯片117和DMA173之间供给信号，地址信号则通过线路174供给地址总线143。在其它方面，***115与以上结合附图4的描述相同的方式配置。
请参见图6，各种信号被输入到成像器***信号的接口。线路307把总线电压和接地信号供给模拟、数字及填充信号。数据端口42接收在信号线301上的10位寄存器值。地址端口43接收在信号线302上的4位寄存器地址。控制端口44接收多个在信号线303上的控制信号，它们包括帧重置、行重置、信道转换、芯片选择，允许列、帧同步、行同步、列箝位、行选择、像素基准、像素的采样、以及读和写信号。其中一个控制信号是一模式选择信号333，该模式选择信号333可选定装置是以第一模式操作还是以第二模式操作。信号线305被输入至像素测试偏置，信号线306为模拟输入和模拟输出信号。
当成像器***以第一模式操作时，时序在片内发生。内部时序如图7-12所示。从图7开始，图中示出了用于行消隐和行读出操作的开始样式。行消隐显示操作使成像器通过CDS块产生一行完整的图像，而行读出操作处理把该图像输至数据总线。在图7-12的每一个图中，后继的信号表示和定义如下。总体设定(GS)501是一将寄存器调整到缺省值的信号。帧同步(nFS)502是一指示帧读出的数字输出信号。行同步(nLS)503是一指示行读出的数字输出信号。行读(ROW-R)504是一开始行读出操作的数字输入信号。行消隐显(ROW-B)505是一开始行消隐处理的数字输入信号。确认信号(ACK)506是一表示处理是否忙碌的数字输出信号。像素同步(nPIX)507信号是一表示像素读出的数字输出信号。一芯片选择信号(nCS)508准许或预防止任何数据输出至一特定数据寄存器。写入信号(nWR)509是一指示写入周期的数字输入信号。读出信号(nRD)510是一指示读出周期的数字输入信号。图中所示的还有地址寄存器(A)511以及数据输入寄存器(D)512。地址寄存器511接收一4位寄存器输入，而数据寄存器512接收10位读/写数据值。
静态操作可使用一电子半光闸来达到，并藉由一用于高速曝光的外部机械光闸来增强。图像感测器逻辑寄存器首先设定为111111111，并且成像器通过选通帧重置输入(图中未示)高电平来重新设定。曝光时间在外部控制过程下确定，可以是和一个确认周期一样短的时间或如用户需要的那样长的时间。在曝光时段后，成像器从图像感测器逻辑寄存器中规定区域的左下角部开始的基线被逐行地读出。选通行消隐线505高使成像器能通过CDS块处理一完整的行图像。当上述周期完成后，成像器使确认信号506下降为低并为数据流输出作好准备。
如图7所示，在总体设定时段520期间，总体设定信号501将寄存器调整到缺省值。然后，在时段521期间，写入信号509变低以写入数据寄存器512。当写入信号509回复至高以后，芯片选择信号508被触发且行消隐信号505也在同一时间被触发为确认信号506。这使得行消隐处理522开始，如上所述。当行消隐处理完成后，行读出处理523将开始。行读出信号504被保持在高电平且成像器把数据以每两个主时钟周期一个象素的最大速率加于总线，所述主时钟周期表示在(nPIX)507信号的下降缘上的良好的数据。
请参见图8A和8B，图中示出了数据的一短的第一帧的时序图。图8A的第一部分与上面参照图7所作的描述相同，即描述了行消隐和行读出周期开始处的信号。在一主时钟周期的一半处，紧随一行中最后像素的nPIX信号507的最后下降缘，成像器也降低行同步信号503以指定一行同步。再次选通行消隐信号505使第二行被读出，以此类推。当最后行读出后，成像器也使帧同步信号502降低与行同步信号503一致以指定一帧同步。该过程如图8A中相对于时段524所示。然后，参见图8B，在时段525，行读出和行消隐重复所有的行，然后当该过程完成后，帧同步信号(nFS)502下降。
虽然机械光闸可用于防止在开始读出图像以后的直接曝光，但像素将继续累积暗电流。读出期间，一旦光闸被关闭，相对于曝光时间应保持尽可能短以避免图画亮度逐渐降低。由于***或传输信道的限制，如果这是不可能的话，那么可补充一种简单的算法来作校正。下一帧曝光通过选通帧重置信号重新开始。后继图像的帧将含有完全有效数据，因重置和读出点将会平稳地环绕该图像器。在等待时间通过编程送入曝光寄存器的曝光数据确定之后，实际的图像数据可在输出处得到。为接收数据，当每行的行消隐信号被确认并将数据闩锁在像素(nPIX)信号507的下降缘上后，用户选通行读出信号。用户必须足够早地选通行读信号，这样，一行中最后的像素在下一行消隐选通被加上之前输出以避免数据被削减。
图9表示行消隐处理522开始的详细视图。图中示出了另一信号，主时钟信号515。如图所示，芯片选择信号508在主时钟信号的上升缘上开始。开始坐标被加载至内部开始寄存器内且主计数器被重置为内部开始寄存器的内容。在芯片选择信号508的下降缘上，这会触发从寄存器至计数器的转移。确认信号506然后降低以指示行消隐信号可开始，行消隐信号505由高变低以开始行消隐程序。当确认信号变高时，这表明内部开始机制已完成最后的行消隐过程。
请参见图10，图中示出了行读出选通523。确认信号506被再次选通以指示行读出可开始以及行读出信号504被选通以开始行读出处理。帧同步和行同步信号如同行读出处理开始那样而变高。当nPIX信号507被触发，数据将在数据寄存器中被读出，以红色像素、绿色像素和蓝色像素形式显示。
请参见图11，图中示出了行读出末尾以及下一行消隐时段525的开始。当行中最后的像素被读出时，行同步信号503变低并终止行读出。确认信号506然后也变成低的。为启动下一行消隐时段，确认信号变成高的，之后行消隐信号也变成高。请参见图12，在帧530的末尾，帧同步和行同步信号502、503都变低以终止帧。
请参见图13和14，图中示出了用于本发明的图像感测器中的像素阵列900。该像素阵列可以是现有技术中已知的任一类型的像素阵列。用于本发明中的像素阵列900是一种三晶体管电压模式光电二极管布置。像素具有一重置晶体管902，该晶体管具有一与电压重置偏压线901连接的漏极端子和一接收重置信号(Trst)的晶体管的栅极端子。光电二极管907的阳极接地，而阴极与重置晶体管902的源极连接。一缓冲晶体管903的漏极与重置偏压线901连接，而栅极端子与光电二极管907的阴极连接。一选择晶体管904的源极端子与缓冲晶体管903的源极端子连接并在其栅极端子上接收一选择信号TSEL。选择晶体管904的漏极端子与电压输出线909连接。电压输出线(VOUT)909与电流源908连接并包括一列相关双抽样(CDS)电路905，以及一列译码器906。
图14所示为选择信号941、重置信号942、光电二极管943以及输出电压944的时序图。为初始化像素，与每行中的其它晶体管同样的重置晶体管902被接通，且光电二极管有源区充电至电压重置偏压线901的电位。当重置晶体管902被截断以开始累积时段930时，光电二极管907开始放电，它使内在电容器放电，并且其电压电平通过行选择晶体管904被缓冲晶体管903缓冲。在累积完成后，行选择晶体管904藉由选择信号941的触发而接通。选择晶体管是与一行内的其它选择晶体管一样的。当选择晶体管904被接通，像素电压就出现在行读出总线909上。如果继续照明或直到它通过触发重置信号(TRST)被再次重置，以重置准备另一曝光时段的重置晶体管902，光电二极管将会继续累积。重置后，读出周期932开始且输出电压线909上的每一列的电压被读出。
权利要求书
(按照条约19条的修改)
1.一种用于执行成像周期的改进的互补型金属氧化物半导体集成成像器***，所述成像周期包括俘获、储存以及图像的数据转换，所述***具有带有至少有一控制区的像素区阵列，其中所述像素区包括多个光收集元件，每一元件都接收光并用表示在积分阶段接收的光量的数量来储存电子信息，而所述控制区具有一内部时序元件，其中改进包括；一用于接收多个数据信号、地址信号和控制信号的接口，所述接口接收一将***设定在一第一操作模式或一第二操作模式之一的模式信号，其特征在于，所述第一操作模式使用内部时序元件来控制***的时序操作，所述第二操作模式旁路内部时序元件来控制***的时序操作，其中该***在整个成像周期保持设定在第一操作模式和第二操作模式中之一。
2.如权利要求1所述的成像器***，其特征在于，所述控制区包括与所述接口电耦合的一数据总线、一地址总线以及一控制总线，它还包括一与控制总线连接的旁通多路复用器，在接收第一模式信号时操作多路复用器使所述内部时序元件与所述控制总线互连，当接收第二模式信号时操作多路复用器以旁通内部控制元件。
3.如权利要求1所述的成像器***，其特征在于，所述成像器***还包括当***以所述第二操作模式操作时接收来自一外部时序元件的时序信号的装置。
4.如权利要求3所述的成像器***，其特征在于，所述外部时序元件包括一外部时序发生器和一色彩恢复块。
5.如权利要求3所述的成像器***，其特征在于，所述外部时序块包括一存储器和一DMA接口块。
6.如权利要求1所述的成像器***，其特征在于，当所述接口未被接入接收所述模式信号时，所述成像器以第一操作模式操作。
7.一种用于互补型金属氧化物半导体集成成像器的时序选择器，其特征在于，其包括：
一板内时序装置，它与一互补型金属氧化物半导体集成成像器相关，用于提供标准时序信号以操作集成成像器上的一时钟电路；
一板外逻辑电路，它与所述互补型金属氧化物半导体集成成像器电连接，该电路产生由一用户建立的信号以确立用户为成像器操作客户化而限定的时序信号；以及
一用户接口，它允许选择使用所述板内时序装置的第一操作模式或使用板外逻辑电路的第二操作模式，所选的操作模式用于至少一完整的成像周期。
8.如权利要求7所述的装置，其特征在于，所述板外逻辑电路具有产生旁通所述时钟电路的时钟信号的装置。
9.如权利要求7所述的装置，其特征在于，所述板外逻辑电路具有使用所述时钟电路产生时钟信号的装置。
对PCT条例第19(1)条的陈述
为了把本发明和现有技术区别开，申请人已对权利要求1和7作了修改。在本发明中，所述接口允许用户以一第一操作模式或一第二操作模式来操作所述成像***，所述第一操作模式中以内部时序元件控制所述时序操作，所述第二操作模式中所述内部时序元件被旁路且所述时序通过一外部时序元件供给。这可使所述成像***的用户以简化***方式灵活使用该***，在该简化***中，所述内部时序元件是足够的，或者该***可以以复合或常规***方式来使用，其中，外部时序是优先选择的。一旦设定了操作模式，所选的模式将被用于整个成像周期，它包括俘获和储存图像以及将图像转换为数据。
现有技术文献(EP0942592A2)涉及了在成像周期期间减小功耗。该现有技术文献是这样达成的：在监控投影到芯片上的图像初步操作期间关闭一微电脑并使用一内部时序元件，然后开启所述微电脑以在存取所需的图象信息的一主要操作期间使用所述微控制器的时序元件。因此，在现有技术中，成像周期为一两级过程，每一操作模式用于实现过程的一部分。这不同于本发明，如经修改后权利要求1和7所要求的，在整个成像周期仅使用两种操作模式之一。
Claims (9)
1.一种改进的互补型金属氧化物半导体集成成像器***，它具有带有至少有一控制区的像素区阵列，其中所述像素区包括多个光收集元件，每一元件都接收光并用表示在积分阶段接收的光量的数量来储存电子信息，而所述控制区具有一内部时序元件，其中改进包括：一用于接收多个数据信号、地址信号和控制信号的接口，所述接口接收一将***设定在一第一操作模式或一第二操作模式之一的模式信号，其特征在于，所述第一操作模式使用内部时序元件来控制***的时序操作，所述第二操作模式旁路内部时序元件来控制***的时序操作。
2.如权利要求1所述的成像器***，其特征在于，所述控制区包括与所述接口电耦合的一数据总线、一地址总线以及一控制总线，它还包括一与控制总线连接的旁通多路复用器，在接收第一模式信号时操作多路复用器使所述内部时序元件与所述控制总线互连，当接收第二模式信号时操作多路复用器以旁通内部控制元件。
3.如权利要求1所述的成像器***，其特征在于，所述成像器***还包括当***以所述第二操作模式操作时接收来自一外部时序元件的时序信号的装置。
4.如权利要求3所述的成像器***，其特征在于，所述外部时序元件包括一外部时序发生器和一色彩恢复块。
5.如权利要求3所述的成像器***，其特征在于，所述外部时序块包括一存储器和一DMA接口块。
6.如权利要求1所述的成像器***，其特征在于，当所述接口未被接入接收所述模式信号时，所述成像器以第一操作模式操作。
7.一种用于互补型金属氧化物半导体集成成像器的时序选择器，其特征在于，其包括：
一板内时序装置，它与一互补型金属氧化物半导体集成成像器相关，用于提供标准时序信号以操作集成成像器上的一时钟电路；
一板外逻辑电路，它与所述互补型金属氧化物半导体集成成像器电连接，该电路产生由一用户建立的信号以确立用户为成像器操作客户化而限定的时序信号；以及
一可选择所述板内时序装置或板外逻辑电路的用户接口。
8.如权利要求7所述的装置，其特征在于，所述板外逻辑电路具有产生旁通所述时钟电路的时钟信号的装置。
9.如权利要求7所述的装置，其特征在于，所述板外逻辑电路具有使用所述时钟电路产生时钟信号的装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20901100P | 2000-06-01 | 2000-06-01 | |
| US60/209,011 | 2000-06-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1444825A true CN1444825A (zh) | 2003-09-24 |
Family
ID=22776964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01813628A Pending CN1444825A (zh) | 2000-06-01 | 2001-06-01 | 双模互补型金属氧化物半导体集成成像器 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20020074481A1 (zh) |
| EP (1) | EP1293090A1 (zh) |
| JP (1) | JP2003535511A (zh) |
| KR (1) | KR20030036202A (zh) |
| CN (1) | CN1444825A (zh) |
| AU (1) | AU2001265324A1 (zh) |
| CA (1) | CA2410537A1 (zh) |
| NO (1) | NO20025751L (zh) |
| WO (1) | WO2001093566A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101247467B (zh) * | 2007-01-16 | 2010-09-01 | 夏普株式会社 | 放大型固态图像俘获设备和电子信息装置 |
| CN103024309A (zh) * | 2012-12-29 | 2013-04-03 | 天津大学 | 用于快速获取单幅低阶累加图像的cmos图像传感器 |
| CN104780327A (zh) * | 2014-01-14 | 2015-07-15 | 爱思开海力士有限公司 | 用于产生时序信号的装置和方法、以及cmos图像传感器 |
| CN109155814A (zh) * | 2016-05-27 | 2019-01-04 | 索尼半导体解决方案公司 | 处理装置、图像传感器和*** |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791858B2 (en) * | 2002-08-26 | 2004-09-14 | Micron Technology, Inc. | Power reduction in CMOS imagers by trimming of master current reference |
| DE602004020737D1 (de) * | 2003-02-03 | 2009-06-04 | Goodrich Corp | Bildsensor mit wahlfreiem zugriff |
| KR100529670B1 (ko) * | 2003-10-01 | 2005-11-17 | 동부아남반도체 주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
| US7310728B2 (en) * | 2003-11-24 | 2007-12-18 | Itt Manufacturing Enterprises, Inc. | Method of implementing a high-speed header bypass function |
| US7952633B2 (en) * | 2004-11-18 | 2011-05-31 | Kla-Tencor Technologies Corporation | Apparatus for continuous clocking of TDI sensors |
| KR101633282B1 (ko) | 2009-09-09 | 2016-06-24 | 삼성전자주식회사 | 이미지 센서와 상기 이미지 센서를 포함하는 이미지 픽업 장치 |
| US9824024B1 (en) * | 2014-10-31 | 2017-11-21 | Altera Corporation | Configurable storage blocks with embedded first-in first-out and delay line circuitry |
| KR102302595B1 (ko) * | 2017-05-08 | 2021-09-15 | 삼성전자주식회사 | 테스트 회로를 포함하는 이미지 센서 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841126A (en) * | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| JP3524372B2 (ja) * | 1998-03-12 | 2004-05-10 | キヤノン株式会社 | 固体撮像装置及び駆動パルス発生チップ |
-
2001
- 2001-06-01 KR KR1020027016231A patent/KR20030036202A/ko not_active Application Discontinuation
- 2001-06-01 EP EP01939849A patent/EP1293090A1/en not_active Ceased
- 2001-06-01 CN CN01813628A patent/CN1444825A/zh active Pending
- 2001-06-01 AU AU2001265324A patent/AU2001265324A1/en not_active Abandoned
- 2001-06-01 JP JP2001588229A patent/JP2003535511A/ja not_active Withdrawn
- 2001-06-01 WO PCT/US2001/017877 patent/WO2001093566A1/en not_active Application Discontinuation
- 2001-06-01 US US09/872,209 patent/US20020074481A1/en not_active Abandoned
- 2001-06-01 CA CA002410537A patent/CA2410537A1/en not_active Abandoned
-
2002
- 2002-11-29 NO NO20025751A patent/NO20025751L/no not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101247467B (zh) * | 2007-01-16 | 2010-09-01 | 夏普株式会社 | 放大型固态图像俘获设备和电子信息装置 |
| CN103024309A (zh) * | 2012-12-29 | 2013-04-03 | 天津大学 | 用于快速获取单幅低阶累加图像的cmos图像传感器 |
| CN103024309B (zh) * | 2012-12-29 | 2014-05-14 | 天津大学 | 用于快速获取单幅低阶累加图像的cmos图像传感器 |
| CN104780327A (zh) * | 2014-01-14 | 2015-07-15 | 爱思开海力士有限公司 | 用于产生时序信号的装置和方法、以及cmos图像传感器 |
| CN109155814A (zh) * | 2016-05-27 | 2019-01-04 | 索尼半导体解决方案公司 | 处理装置、图像传感器和*** |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001265324A1 (en) | 2001-12-11 |
| WO2001093566A1 (en) | 2001-12-06 |
| EP1293090A1 (en) | 2003-03-19 |
| JP2003535511A (ja) | 2003-11-25 |
| NO20025751D0 (no) | 2002-11-29 |
| WO2001093566B1 (en) | 2002-03-07 |
| KR20030036202A (ko) | 2003-05-09 |
| NO20025751L (no) | 2003-01-29 |
| CA2410537A1 (en) | 2001-12-06 |
| US20020074481A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509927B1 (en) | Programmably addressable image sensor | |
| US5493335A (en) | Single sensor color camera with user selectable image record size | |
| US6778212B1 (en) | Digital image sensor with on -chip programmable logic | |
| US6515701B2 (en) | Focal plane exposure control system for CMOS area image sensors | |
| KR100512235B1 (ko) | 고체촬상감지장치,이를이용한카메라,및고체촬상감지장치의구동방법 | |
| EP3038356A1 (en) | Exposing pixel groups in producing digital images | |
| US7619674B2 (en) | CMOS image sensor with wide dynamic range | |
| US20020101528A1 (en) | Integrated cmos active pixel digital camera | |
| US7355643B2 (en) | Image pickup device | |
| US6943837B1 (en) | Method and apparatus for colormetric channel balancing for solid state image sensor using time division multiplexed sampling waveforms | |
| CN105227869A (zh) | 具备时间重叠图像输出的图像传感器 | |
| CN1444825A (zh) | 双模互补型金属氧化物半导体集成成像器 | |
| US6922210B2 (en) | Memory updating for digital pixel sensors | |
| JPH09172645A (ja) | カラースナップ写真カメラ用の電子イメージセンサ | |
| US20080043132A1 (en) | Method and apparatus for displaying a power-up image on an imaging device upon power-up | |
| US7019774B2 (en) | Imaging apparatus and mobile terminal incorporating same | |
| US6204795B1 (en) | Programmable incremental A/D converter for digital camera and image processing | |
| US20040145668A1 (en) | MOS solid-state imaging element and imaging device provided with the same | |
| EP0952729B1 (en) | Electronic camera apparatus equipped with preview image preparation function | |
| JP2005217955A (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
| JP3915306B2 (ja) | 撮像装置及び撮像装置のメカシャッタ応答遅れ測定方法 | |
| Ramacher et al. | Single-chip video camera with multiple integrated functions | |
| JP4049159B2 (ja) | 電子スチルカメラ及びその制御方法 | |
| KR100341572B1 (ko) | 이미지 센서에서의 이미지 개선 장치 | |
| KR20230027576A (ko) | 촬영 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1056284 Country of ref document: HK |