CN1425195A - 导体基片结构的校准方法 - Google Patents

导体基片结构的校准方法 Download PDF

Info

Publication number
CN1425195A
CN1425195A CN01808245.9A CN01808245A CN1425195A CN 1425195 A CN1425195 A CN 1425195A CN 01808245 A CN01808245 A CN 01808245A CN 1425195 A CN1425195 A CN 1425195A
Authority
CN
China
Prior art keywords
substrate
doped layer
etching
back side
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01808245.9A
Other languages
English (en)
Other versions
CN1196191C (zh
Inventor
H·许布纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1425195A publication Critical patent/CN1425195A/zh
Application granted granted Critical
Publication of CN1196191C publication Critical patent/CN1196191C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

在集成电路的三维集成过程中，将变薄的半导体基片(1)安置在第二半导体基片中，并保持机械和电气连接。在此之后，在第二薄半导体基片(1)中形成持续接触孔(24)，该孔从基片背面(3)一直到基片正面(12)第一金属连线平面。为了将接触孔(24)与在正面(2)中安置的结构校准，在基片(1)的正面(2)设计了结构(4)，它可以作为正面(2)上的校准标记(7)。从结构(4)向外生长出一个有效层(15)，结构在基片(1)的背面(3)裸露，从而结构(4)能够从背面(3)用作校准标记(7)。这避免了在正面(2)与背面(3)上结构之间的校准误差。

Description

半导体基片结构的校准方法
所属技术领域
本发明有关于在基片正面和基片背面进行结构校准的方法。
背景技术
在集成电路的三维集成过程中，一片薄半导体基片被放置在另一半导体基片上，并且在机械上和电气上与之保持连接。这种方法的一个示例见《垂直集成电路--未来高性能***中的关键技术》(Vertically Integrated Circuits-A Key Technology for Future HighPerformance Systems)，M.Engelhardt et.al著，第11届等离子处理国际讨论会，会议录97编目，第187页(1997)，Supplément àla RevueLe Vide：科学、技术与应用；No 284，四-五-六月1997，编辑：SociétéFrancaise du Vide，19 rue du Renard，75004法国巴黎，第187至192页。在此方法中，半导体基片的校准和触点连接在技术上要求最为苛刻，也是最困难的一个步骤。
在三维集成中，***面，形成连接开孔。要使接触开孔与薄基片正面触点对齐，不可能通过薄基片正面实现，因为后者被基座遮挡住了。
因此，第二晶片通常在其背面通过触点光刻技术曝光，借助在变薄晶片正面的红外曝光标记，校准得以实现。在这种情形下，触点曝光，尤其是红外触点曝光，将产生许多校准误差，典型误差值为+/-5μm。因此，在薄基片正面的触点区域通常做得很大。这意味着在基片正面中宝贵的空间，其中可能含有电气电路，被大面积触点所占据。
发明内容
本发明的目标是确定一种方法，用于校准在基片正面和基片背面的结构，使得能够显著地减少校准误差。
根据本发明，通过一种方法来校准基片正面和基片背面的结构，实现该目标的步骤为：
在基片正面形成一种结构；
从结构向外生长一个有效层；
从基片背面露出结构，基片背面与基片正面相对。
根据本发明的方法首先在基片正面形成一种结构。然后，如例所示，能够在基片的正面形成其他层。如例所示，可以在其他层中形成电气元件和电路。在这种情形下，在基片正面的结构能够用于分步光刻机中的校准，分步光刻机在在基片正面对感光保持膜曝光。在示例中，通过在基片的背面进行蚀刻，用于形成基片正面图案的结构在基片背面被裸露出来，从而它也能够在基片背面当作校准标记，以用于分步光刻机在基片背面对感光保持膜曝光，进行基片背面的处理。由于该结构适合于分步光刻机使用，所以具有较大校准误差的触点曝光就不再是必不可少的了。同样，有可能省去对薄晶片的红外曝光，这也会减少校准误差。
方法中一个步骤是进行校准，利用裸露在背面的结构作为校准标记。这有利于使用分步光刻机曝光，而不是红外触点曝光，其结果是能够显著地减少校准误差。
方法中的另一个步骤是利用基片正面的结构作为校准标记进行校准。这一个方法步的优点是在基片正面和背面形成的结构能够用相同的结构校准。结果是，有可能避免在基片正面与背面的处理和曝光步骤之间出现错误校准。
另一方法步骤是对背面进行蚀刻，以利用该结构作为蚀刻掩模。将结构作为蚀刻掩模的优点是有可能在基片背面实现自校准过程。
一种不同的方法是在基片正面使结构形成沟槽形式。这种构造的优点是基片表面的沟槽能被分步光刻机用作校准标记。
另一种不同的方法在基片正面中使基片凸起。在基片正面增高有利于为分步光刻机形成校准标记。在这种情形下，可以使用与基片相同的或者不同的材料来凸起。
如果该结构是由不同的材料形成，则该不同材料在基片正面能够形成凹陷，且基片表面能被平坦化。
另外，可能在基片中形成掺杂层。这种情形下，在对基片的背面蚀刻过程中，掺杂层能够中断蚀刻。掺杂层形成的好处是它能够获取结构的地理等高线。结果是，有可能同时在基片正面和基片背面进行处理，与相同的结构对准。
而且，如果基片的背面进行了化学蚀刻，基片变薄，掺杂层使蚀刻中断，在背面形成该结构。
在另一不同的方法中，有可能除了在背面裸露的结构之外，还形成第二沟槽，在其中用掩模材料填充。这种方法步骤的优点是掩模材料能够以一种自校准的方式排列，这种自校准方式与在背面所形成的结构有关，不需要额外的光刻曝光步骤。该掩模材料能够在随后的蚀刻步骤中用作蚀刻掩模。
在另一方法步骤中，如果第二个沟槽填有掩模材料，该材料被沉积在基片背面且被平坦化处理。此方法步骤的优点是掩模材料用于第二沟槽，并形成一种自校准的蚀刻掩模，而不需要额外的光刻曝露步骤。
另一方法步骤中，在背面形成图案的过程中，掩模材料被用作蚀刻掩模。这个处理步骤使有可能蚀刻接触孔，该开孔连接基片的正面和基片的背面，它们被校准，并具有相应的接触面积。
有可能该结构是从一种掩模材料形成，并被用作蚀刻掩模，以在背面形成图案。在该结构以外，还形成第三个沟槽。在此方法步骤中，在基片正面的结构是从掩模材料中形成的。相应地，该结构以及掩模材料在蚀刻基片背面的过程中是裸露的。在进一步的基片背面蚀刻步骤中，该结构被用作蚀刻掩模，除该结构之外，还形成一个沟槽。此过程的好处是在基片背面的随后的光刻步骤中，能够与该结构校准。
在进一步的方法步骤中，第三沟槽以第二掩模材料填充，且该结构从背面去除。这个方法步骤的优点是，除该结构之外，形成了第二掩模。在随后的蚀刻步骤中，第二掩模能够用作蚀刻掩模，目的是对基片背面中以前被该结构占据的区域进行蚀刻，比如基片正面的接触孔。
根据本发明，此方法的另一优势构造是，第三沟槽中填充有第二掩模材料，且该结构从背面去除。这个过程的优点是，最初结构所占据的背面区域能够通过蚀刻过程形成图案，以形成连接到基片正面的接触孔，如例所示。
而且，在背面图案形成过程中，有可能第三沟槽中的第二掩模材料能被用作蚀刻掩模。将第二掩模材料作为蚀刻掩模同样实现一个蚀刻过程，它根据结构进行自校准。这是因为第三沟槽以及第二掩模材料是以一种与结构相关的自校准的方式形成的。
在另一方法步骤中，掺杂层在基片的正面生长。掺杂层生长的优点是，在基片正面的结构被封装为与掺杂层相似的形状，从而掺杂层与结构形状类似。
另一种不同的方法中，通过在基片中注入掺杂剂，而形成第一掺杂层。掺杂剂注入的优点是，能够使掺杂层与结构形状类似。
在另一种不同的方法中，在掺杂层中生长一个有效层。该层可用来形成电路或结构。
另外，有可能在基片正面形成电路。
一种不同的方法中，该有效层可以在基片正面生长，在结构中，该有效层生长的速率或者形态与在基片表面有差异。此过程的优点是，凸起的结构在有效层的顶部凹陷。
在另一方法步骤中，结构从基片正面移除，结果是掺杂层中形成图案。如果结构形成一个凸起，且随后形成掺杂层，那么通过移除凸起，有可能同时在凸起区域中移除掺杂层。结果是，比如有可能在掺杂层中形成一个窗口。
在另一不同的方法中，对要进行蚀刻的基片背面和用作蚀刻中断的有图案的掺杂层，在基片背面形成第四沟槽，形成区域为掺杂层具有掩模窗口处。此不同方法的优点是有图案的掺杂层中具有掩模窗口，其中能通过适当的蚀刻步骤形成一个沟槽。
本发明其他有利构造在相关的权利要求书中指明。
参照示例装置和插图，在以下对本发明进行详细说明。
附图说明
图1显示一个薄基片，带有一个从基片背面到第一金属镀敷的接触孔；
图2显示具有结构的基片；
图3显示图2中变薄的基片；
图4显示从图3中基片中的进一步构造；
图5显示另一不同的方法，结构形成一个凸起；
图5a根据图5显示一个不同的方法，但没有可选的掺杂层；
图6、7和8显示进一步的处理步骤，通过在图5或5a中的结构实现。
具体实施方式
图1显示一个薄基片1，在它上面有一个绝缘层25，作为示例，其中有第一金属平面22和第二金属平面23。此外，从基片1的背面3直到基片1的正面2，形成一个接触孔24，第一金属镀敷平面22在接触区域裸露于背面。通过附着层20，绝缘层25固定在基座21上。将基片1固定到基座21，可以使基片1在接触孔24形成之前从背面3处变薄。
图2到4用于描述校准标记7的生产方法，通过光刻处理，校准标记7在基片正面2和基片背面3中都可用来校准基片1中的结构。
图2显示没有变薄的基片1，具有正面2和背面3。在基片1的正面2处引入结构4，作为沟槽8。结构4能够用作自正面的校准标记7。掺杂层5设置在基片1的正面2和沟槽8中。在掺杂层5之上有可用层15。在本示例装置中，基片1由硅制成。结构4通过分步光刻机曝光步骤以及随后的沟槽蚀刻而形成。有效层15，同样也通过外延生长法在掺杂层5上形成。比如说，在有效层15中能够形成采用CMOS技术的电路装置。有效层15的生长是个共形沉积过程，从而结构4被转移到有效层15，从而被用作校准标记7，用于分步光刻机。
另一不同的方法中，适合产生在图2中显示的结构，首先在基片1的正面2蚀刻一个沟槽8，然后通过注入方式在基片1中形成掺杂层。在本生产方法中，掺杂层5也是作为一个掩埋层而形成，从而具有杂质的有效层15脱离掺杂层5，被安放在掺杂层5的上面。
参照图3，示例中在有效层中放置有场效应晶体管，以及一个绝缘层25，其中安放有用于场效应晶体管的金属线。通过附着层20，绝缘层被固定在基座21上。基片1的背面3被研磨并被湿化学蚀刻，蚀刻在掺杂层5中被选择性的中断。因为掺杂层5被用作蚀刻中断，结构4在基片1的背面3上形成。在背面3的光刻过程中，结构4能被分步光刻机用作校准标记。结果，有可能高精度地定位一个与校准标记7相关的接触孔，其精度在红外触点曝光中无法达到。
参照图4，另外还有可能实现一个自校准过程，通过它能够以自校准方式形成一个接触孔，接触孔连接基片1的背面3和第一金属平面22，而不需要其他的光刻图案形成。图4中显示了有效层15，在其中安置有绝缘层25，绝缘层中有可能放置第一金属平面22。为了能够进行研磨并对背面3进行蚀刻，通过附着层20，该结构被固定在基座21上。进一步，掺杂层5被安放在有效层15的背面。通过背面蚀刻过程，背面3在掺杂层5中被去除。对基片1背面3的蚀刻结果是，除了结构4以外，还形成第二沟槽10，并填充了掩模材料11，用作蚀刻掩模12。填充过程比如可以通过一个二氧化硅全面积沉积过程，随后通过CMP(Chemical Mechanical Polishing，化学机械研磨)过程来进行平坦化处理。可用的氧化硅沉积方法有CVD(Chemical Vapor Deposition，化学气相沉积)方法。蚀刻掩模12能够用作蚀刻裸露掺杂层5的掩模，且覆盖在有效层15之上，有可能在第一金属平面22的背面3中蚀刻一个接触孔。
参照图5到8，制造可用作校准标记的结构4的进一步方法叙述如下。图5中描述了一个基片1，它具有基片正面2和基片背面3。在基片1的正面2上，形成了结构4，作为一个由掩模材料11形成的凸起。在分步光刻机的曝光步骤中，结构4被用作校准标记。掺杂层5被安置在基片1的正面2。在本实施例中，掺杂层5被安置在基片表面17和结构4中，形状类似。掺杂层5可以选用，也可以不需要，显示在图5a中。有效层5安置在掺杂层5上，其中还安放有一个绝缘层25。
第一金属平面22被安置在绝缘层25之上。为了制造在图5中所显示的结构，通过示例，假定基片1是由硅所制成。一个由掩模材料11所形成的层被沉积在基片1的基片表面17的整个区域，并形成图案，从而在基片表面17上形成校准标记7。
通过在基片表面17蚀刻一个沟槽，同样有可能将校准标记7配置为结构4，该沟槽中填充有掩模材料11，随后按基片表面17的高度平坦化。在这种情形下，校准标记凹入到基片表面17中。
掺杂层5随后通过沉积方法形成。该沉积方法可能，比如说，是外延沉积法或注入法。外延生长只在基片1的基片表面17上保持单晶属性，而在校准标记7上形成多晶掺杂层5，校准标记是由掩模材料11形成。这个规定同样应用在掺杂层5，它只能在基片表面17上生长，而不能在掩模材料11上生长，从而要进行选择性外延生长。有效层15随后被外延研磨。在这里同样，有效层15的单晶属性只在基片表面17保持，而在掩模材料11的外延上生长多晶。外延生长可以有选择地进行，在掩模11上的外延上生长，明显要慢得多，因此有效层15的表面上的结构4形成沟槽形式，可用作校准标记7。
参照图6，基片被固定在基座21上。基片1从其背面3变薄，因此，通过蚀刻过程，在掺杂层5中，背面蚀刻中断采用一种自校准形式。进一步，背面蚀刻在掩模材料11得到中断。在基片1中没有可选用的掺杂层5的情形下，通过时控的研磨过程和时控蚀刻过程，基片1的背面3可被去除，从而基片1的变薄过程可以根据所需要的基片保留厚度而停止。
通过随后的反应离子蚀刻步骤，它能蚀刻掺杂层5和结构4上有效层15中的硅，这里掺杂层和有颜色层都是由氧化硅形成，可用作蚀刻掩模。这种蚀刻同样能采用湿化学技术。在蚀刻过程中，在结构4旁排列的硅被蚀刻，从而产生第三沟槽13。然后，进行共形的或平坦化沉积，在背面3中沉积出第二掩模材料14。在沉积过程中，第三沟槽13中被填充第二掩模材料14。
参照图8，随后进行平坦化步骤，可以将背面3平坦化。第二掩模材料14、结构4和掺杂层5被去除，裸露出区域18。在随后的蚀刻过程中，安放在第三沟槽13中的第二掩模材料14被用作蚀刻掩模，以在裸露区域18中对有效层15进行蚀刻。在这里，比如说，可蚀刻出第四沟槽19，它作为接触孔24，裸露出第一金属平面22。
在所指定的方法中，根据要求掺杂层5可由P型杂质硼形成。蚀刻掩模12和第二掩模材料14可由硅氧化物或硅氮化物制成。如果结构4的材料与基片1的材料不同，则可以在结构4中采用硅氧化物或硅氮化物或钛氮化物。
如果基片1变薄到相当程度，它会由于内部压力而弯曲。在这种情形下，只利用在基片1中形成的结构，而忽略合适的校准标记，对基片1的光刻校准会产生错误校准。由于这个原因，采用自校准蚀刻掩模，以自校准方式对基片1的背面3进行蚀刻特别有利，目的是使结构在基片1中合适的位置产生。

Claims (21)

1.一种方法，用于校准基片正面和背面的结构，它有如下步骤：
在基片(1)的正面(2)形成一种结构(4)；
超出结构(4)以外生长出一个有效层(15)；
从基片(1)的背面(3)裸露结构(4)，基片(1)的背面(3)与基片(1)的正面(2)相对。
2.根据权利要求1中所述的方法，其特征是校准步骤采用在背面(3)上裸露的结构(4)作为校准标记(7)。
3.根据权利要求1和2之一中所述的方法，其特征是校准步骤采用基片(1)的正面(2)中的结构(4)作为校准标记。
4.根据权利要求1到3中所述的方法，其特征是采用结构(4)作为蚀刻掩模来蚀刻背面(3)。
5.根据权利要求1到4之一所述的方法，其特征是结构(4)在基片(1)的正面(2)形成一个沟槽(8)。
6.根据权利要求1到5之一所述的方法，其特征是在基片(1)的正面(2)上结构(4)形成一个凸起(9)。
7.根据权利要求1到6之一所述的方法，其特征是在基片(1)中形成一个掺杂层(5)。
8.根据权利要求7所述的方法，其特征是基片(1)的背面(3)被化学蚀刻，基片(1)变薄，掺杂层(5)用作蚀刻中断，且结构(4)在背面(3)形成。
9.根据权利要求1到8之一所述的方法，其特征是除了在背面(3)所裸露的结构(4)以外，还形成第二沟槽，其中填充有掩模材料(11)。
10.根据权利要求9所述的方法，其特征是通过将掩模材料(11)沉积在基片(1)的背面(3)并被平坦化处理，而将第二沟槽(10)用掩模材料(11)填充。
11.根据权利要求9或10中所述的方法，其特征是在背面(3)形成图案的过程中，掩模材料(11)被用作蚀刻掩模(12)。
12.根据权利要求1到11之一所述的方法，其特征是结构(4)由掩模材料(11)形成，并被用作背面(3)形成图案的蚀刻掩模(12)，除了结构(4)以外，还形成第三沟槽(13)。
13.根据权利要求12所述的方法，其特征是第三沟槽(13)用第二掩模材料(14)填充，并且在背面(3)去除结构(4)。
14.根据权利要求13所述的方法，其特征是在背面(3)形成图案的过程中，第三沟槽(13)中的第二掩模材料(14)用作蚀刻掩模。
15.根据权利要求7到14之一所述的方法，其特征是在基片(1)的正面(2)生长有掺杂层(5)。
16.根据权利要求7到15之一所述的方法，其特征是通过在基片(1)中注入掺杂剂而形成掺杂层(5)。
17.根据权利要求7到16之一所述的方法，其特征是在掺杂层(5)中生长有效层(15)。
18.根据权利要求1到17之一所述的方法，其特征是在基片(1)的正面(2)形成电路(16)。
19.根据权利要求1到18之一所述的方法，其特征是有效层(15)在基片(1)的正面(2)生长，相比在基片表面(17)，有效层(15)在结构(4)中以不同的速率和形态生长。
20.根据权利要求7到19之一所述的方法，其特征是从基片(1)的正面(2)去除结构(4)，其结果是使掺杂层(5)形成图案。
21.根据权利要求20所述的方法，其特征是基片(1)的背面(3)被蚀刻，且有图案的掺杂层(5)被用作蚀刻中断，在基片(1)背面(3)的某个区域(18)形成第四沟槽(19)，在该区域掺杂层(5)具有一个掩模窗口。
CN01808245.9A 2000-04-19 2001-03-28 半导体基片结构的校准方法 Expired - Fee Related CN1196191C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00108561A EP1148546A1 (de) 2000-04-19 2000-04-19 Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat
EP00108561.2 2000-04-19

Publications (2)

Publication Number Publication Date
CN1425195A true CN1425195A (zh) 2003-06-18
CN1196191C CN1196191C (zh) 2005-04-06

Family

ID=8168512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01808245.9A Expired - Fee Related CN1196191C (zh) 2000-04-19 2001-03-28 半导体基片结构的校准方法

Country Status (6)

Country Link
US (1) US6709949B2 (zh)
EP (1) EP1148546A1 (zh)
JP (1) JP2003533873A (zh)
CN (1) CN1196191C (zh)
TW (1) TW514980B (zh)
WO (1) WO2001082370A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838866B1 (fr) * 2002-04-23 2005-06-24 St Microelectronics Sa Procede de fabrication de composants electroniques et produit electronique incorporant un composant ainsi obtenu
SG142129A1 (en) 2002-11-13 2008-05-28 Asml Netherlands Bv Device manufacturing method and device manufactured thereby
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102004046257B3 (de) * 2004-09-23 2006-05-11 Infineon Technologies Ag Verfahren zum Herstellen einer Justierhilfe und Verfahren zum Herstellen einer Ätzmaske
JP4520429B2 (ja) * 2005-06-01 2010-08-04 エーエスエムエル ネザーランズ ビー．ブイ． 位置合わせ装置への２次元フォトニック結晶の応用
US8546961B2 (en) 2011-01-10 2013-10-01 International Business Machines Corporation Alignment marks to enable 3D integration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4934190A (en) * 1987-12-23 1990-06-19 Siemens-Bendix Automotive Electronics L.P. Silicon-based sensors
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
WO1995017007A1 (en) * 1993-12-14 1995-06-22 Oki America, Inc. Efficient routing method and resulting structure for integrated circuits
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
US5770884A (en) * 1995-06-30 1998-06-23 International Business Machines Corporation Very dense integrated circuit package
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6148060A (en) * 1998-10-13 2000-11-14 Siemens Medical Systems, Inc. Integrated automatic exposure control for portal imaging in radiotherapy

Also Published As

Publication number Publication date
WO2001082370A1 (de) 2001-11-01
US6709949B2 (en) 2004-03-23
JP2003533873A (ja) 2003-11-11
TW514980B (en) 2002-12-21
CN1196191C (zh) 2005-04-06
US20030171008A1 (en) 2003-09-11
WO2001082370A9 (de) 2002-09-19
EP1148546A1 (de) 2001-10-24

Similar Documents

Publication Publication Date Title
CN1725491A (zh) 半导体装置
CN1154018C (zh) 改进的接触和深沟槽构图
CN1836323A (zh) 混合晶向衬底上的高性能cmos soi器件
CN1505833A (zh) 使用虚拟元件来抛光集成电路器件的方法
KR20180118656A (ko) 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
CN103999191A (zh) 用于单次曝光-自对准的双重、三重以及四重图案化的方法
CN1196191C (zh) 半导体基片结构的校准方法
US6300199B1 (en) Method of defining at least two different field effect transistor channel lengths using differently angled sidewall segments of a channel defining layer
US10490419B2 (en) Method of manufacturing semiconductor device
CN1767160A (zh) 半导体装置的制造方法
CN1244954C (zh) 制造薄膜半导体器件的方法及其形成抗蚀图的方法
CN1894797A (zh) 制造由变薄硅构成的电子芯片的方法
CN1440049A (zh) 半导体装置的制造方法
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
CN1622282A (zh) 半导体器件的校准图形形成方法
CN1902748A (zh) 浅沟隔离方法及结构
KR20030002745A (ko) 반도체 소자의 제조 방법
KR20140097569A (ko) 3차원 구조의 mosfet 및 그 제조 방법
KR940005737B1 (ko) SOI(silicon on insulator)구조의 반도체 장치 제조방법
US20240047359A1 (en) Semiconductor device structure with composite interconnect structure and method for preparing the same
KR950006311B1 (ko) Soi구조를 갖는 반도체 장치 제조방법
US20240071908A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN111341714B (zh) 集成电路***叠加对准标记、衬底以及形成和确定其的方法
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR100712985B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee