CN1395463A - 高集成度积层基材制造方法 - Google Patents

Abstract

本发明公开了一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层通过介电层中的导通孔而彼此电性连接，本实施例的积层基材结构的特征在于介电层之间的线路层图案为与传统的孔环垫设计不同，而采取黏着力较佳的高信赖度的嵌入式结构设计无导通孔环垫。本发明还公开了一种积层基材的制造方法，系先进行具有图案化线路的介电层以及具有导通孔的介电层的制作，当具有图案化线路的介电层以及具有导通孔的介电层制作完成之后，再将其同步进行对位并压合以完成积层基材的制作。

Description

高集成度积层基材制造方法

技术领域

本发明涉及一种积层基材(laminated substrate)结构及其制造方法，特别涉及一种封装基材或是印刷电路板结构及其制造方法。

背景技术

由于电子科技的进步及需求，各种电子相关产品无不向小型化、高密度化的方向研发。以封装的领域而言，球格数组封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)等技术的研发，均取向市场对小型化与高密度化产品的需求。而在印刷电路板方面，为了缩小整个印刷电路板的线路面积，也应用了多层结构的技术。然而，无论是用于球格数组封装、芯片尺寸封装中的封装的基材或是印刷电路板(PCB)的制作，都无法避免使用导体材质的导通孔作为各层线路之间的连接。因此，积层基材上的细线路以及小尺寸的导通孔将可使得封装的密度以及印刷电路板的集成度更为提高。

现有的积层基材的制造方法主要可分为层压工艺(LaminationProcess)以及增层工艺(Build Up Process)两类。层压工艺是先提供多个绝缘层，接着于绝缘层的表面上制作线路层，并于各绝缘层上进行钻孔、电镀、塞孔工艺以制作出具有电镀导通孔(Plating Through Hole，PTH)，以使得绝缘二表面上的线路层可藉由导通孔工艺所形成的电镀导通孔达到电气连接。在各绝缘层制作导通孔完成之后，另接着在压合后的表面铜层上制作导电线路，尔后借着重复将既定数量的绝缘层与表面铜层对位并压合成积层基材并制作导电线路等繁杂工艺完成基板或电路板。

以现有的层压工艺制造积层基材时，必须在绝缘层上进行导通孔制作、电镀导通孔以及绝缘材质的塞孔动作，其工艺较为繁琐且耗时。此外，在绝缘层的通孔尺寸接近100微米的情况下，其工艺难度与单位成本将大幅的增加，而在通孔尺寸小于100微米的情况下，业界尚无法推出量产产品。因此，电镀导通孔在小于100微米的情况下将面临量产技术瓶颈的问题。

除了层压工艺之外，增层工艺也广为业界所使用。顾名思义，增层工艺主要是将介电层、介电层中的层间导通孔以及介电层表面上的线路层由下往上依序制作，以构成积层基材。其中，积层基材中的介电层主要以压合、涂布等方式形成，在介电层形成之后，使用影像形成/蚀刻工艺或激光/电浆蚀刻等方式于介电层中形成开口(opening)，并将导体材质填入开口中或以电镀等方法形成层间导通孔，而在层间导通孔制作完成之后，再于介电层表面上进行困难的化学表面处理及线路层的制作。重复上述繁杂、困难的介电层、层间导通孔及化学表面处理与线路层的制作步骤即可制造出积层基材。

以增层工艺制作的积层基材中，各介电层与线路层必须由下往上依序制作，使得整个工艺过于冗长，且每一层介电层及线路层的制作良窳都会直接影响整个积层基材的良率，故工艺良率控制不易。以增层法制造积层基材时，除了会有工艺过于冗长及工艺良率低的问题之外，还有工艺成本高及设备投资成本大或有时因工艺控制不易产生可靠度降低等问题。

图1绘示为现有积层基材中线路层与导通孔接触位置具有导通孔环垫(via land)的示意图。请参照图1，线路100a以及导通孔环垫102a是利用一介电层(未绘示)与线路100b以及导通孔环垫102b间隔。其中，导通孔环垫102a、102b的尺寸(dimension)同常会设计的比线路100a、100b的线宽(line width)大，以确保两层线路层(circuit layer)之间能够利用介电层中的导通孔104电性连接。然而，导通孔环垫102a与导通孔环垫102b通常会使得线路层的布局(layout)空间降低，导致积层基材中的线路集成度无法有效提高。

发明内容

因此，本发明的目的在提出一种积层基材，其线路层与导通孔接触位置采用无导通孔环垫设计(landless design)，以增进积层基材中的线路集成度。

本发明的目的在提出一种积层基材，其具有良好的电气表现(electrical performance)及散热表现(thermal performance)。

本发明的目的在提出一种积层基材制造方法，其具有高工艺良率、高产能、制造方法简易、高集成度及制造成本低的特点。

为实现本发明的上述目的，提出一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层提高介电层中的导通孔而彼此电性连接，本实施例的积层基材的特征在于介电层之间的线路层图案为无导通孔环垫设计。无导通孔环垫设计的线路层图案可以有效地增进积层基材中的线路集成度。

本发明的积层基材中，还包括至少一焊垫开口层配置于最外侧的二介电层上。其中，焊垫开口层具有多个开口对应于二最外侧介电层中的导通孔，而视需求施以焊垫开口层例如为一介电层或是一防焊罩层(solder mask)或不需施加此层。

为实现本发明的上述目的，提出一种积层基材制造方法，先进行具有图案化线路的介电层以及具有导通孔的介电层的制作，当具有图案化线路的介电层以及具有导通孔的介电层制作完成之后，再将其对位并压合以完成积层基材的制作。其中，具有图案化线路的介电层以及具有导通孔的介电层之间例如是以真空热压合的方式进行压合。此外，在具有图案化线路的介电层与具有导通孔的介电层对位并压合之后，例如可进行一固化步骤(curing)，以将具有图案化线路的介电层以及具有导通孔的介电层中的介电材质固化。

为实现本发明的上述目的，提出一种积层基材制造方法，先进行具有图案化线路的介电层、具有导通孔的介电层以及选择性施加焊垫开口层的制作，当具有图案化线路的介电层、具有导通孔的介电层以及焊垫开口层制作完成之后，再将其对位并压合以完成积层基材的制作。其中，具有图案化线路的介电层以及具有导通孔的介电层之间例如是以真空热压合的方式进行压合。此外，在具有图案化线路的介电层与具有导通孔的介电层对位并压合之后，例如可进行一固化步骤(curing)，以将具有图案化线路的介电层以及具有导通孔的介电层中的介电材质固化并于适当的导通线路位置上完成电气导通。

本发明先提供一第一支撑体，接着于第一支撑体上形成一图案化线路，最后于第一支撑体上形成一第一介电层以覆盖住图案化线路，如此即可于第一支撑体上形成具有图案化线路的介电层。

本发明先提供一第二支撑体，接着于第二支撑体上形成多个导通孔柱，最后于第二支撑体上形成一第二介电层，其中导通孔柱突出于第二介电层的表面，如此即可于第二支撑体上完成具有导通孔柱的介电层。

本发明的图案化线路例如是以金属蚀刻(metal etching)、图案化电镀(pattern plating)、半加成法(semi-additive)，或是全加成法(full-additive)等方式形成。此外，第一介电层以及第二介电层例如以涂布，喷涂或粘合的方式形成。

本发明焊垫开口层中的开口例如是以机械钻孔、激光钻孔、冲孔(punch)的方式形成。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，加以作详细说明。

附图说明

图1绘示为现有积层基材中线路层与导通孔接触位置具有导通孔环垫的示意图；

图2A至图2D绘示为依照本发明第一实施例积层基材中具有图案化线路的介电层的制作流程剖面示意图；

图3A至图3D绘示为依照本发明第一实施例积层基材中具有导通孔的介电层的制作流程剖面示意图；

图4A及图4B绘示为依照本发明第一实施例积层基材中焊垫开口层(pad opening layer)的制作流程剖面示意图；

图5A及图5B绘示为依照本发明第一实施例积层基材进行压合的流程剖面示意图；

图6A至图6D绘示为依照本发明第二实施例积层基材中具有图案化线路的介电层的制作流程剖面示意图；以及

图7绘示为依照本发明第一实施例及第二实施例基材结构中线路层与导通孔柱接触位置具有无导通孔环垫设计(landless design)的示意图。【图号说明】100a、100b、700a、700b：线路102a、102b：导通孔环垫104、702：导通孔200：具有图案化线路的介电层202、302、602：支撑体204、304、604、608：导体层204a、608a：图案化线路206、306、606：图案化光阻208、308、610：介电层300：具有导通孔柱的介电层304a：导通孔柱400：介电层400a：焊垫开口层402、607：开口

具体实施方式

第一实施例

图2A至图2D绘示为依照本发明第一实施例积层基材中具有图案化线路的介电层的制作流程剖面示意图。本实施例积层基材中图案化线路例如以金属蚀刻、图案化电镀、半加成法，或是全加成法形成。本实施例以金属蚀刻方式进行说明。首先请参照图2A，提供一支撑体(supporter)202，接着再于支撑体202上形成一导体层204。其中，导体层204的材质例如为铜(Copper)，而导体层204例如以溅镀(sputtering)、压合附着或是沉积(deposition)的方式形成于支撑体202上。

接着请同时参照图2B与图2C，接着于导体层204上形成一图案化光阻206，图案化光阻206用以定义其下导体层204的图案。其中，图案化光阻206例如是经过光阻涂布、曝光、显影等步骤而形成于导体层204上。在图案化光阻206形成之后，以图案化光阻206为遮(mask)蚀刻其下的导体层204，将未受图案化光阻206覆盖的导体层204移除，以形成图案化线路204a。之后，再将图案化光阻206剥除。

接着请参照图2D，在形成图案化线路204a之后，接着形成一介电层208于支撑体202上，并覆盖住图案化线路204a。其中，图案化线路204a以及介电层208即构成一具有嵌入式的图案化线路的介电层200。

图3A至图3D绘示为依照本发明第一实施例积层基材中具有导通孔柱的介电层的制作流程剖面示意图。首先请参照图3A，提供一支撑体302，接着再于支撑体302上形成一导体层304。其中，导体层304的材质例如为铜，而导体层304例如是以溅镀、压合附着或是沉积的方式形成于支撑体302上。

接着请同时参照图3B与图3C，接着于导体层304上形成一图案化光阻306，图案化光阻306例如用以定义其下导体层304的图案。其中，图案化光阻306例如是经过光阻涂布、曝光、显影等步骤而形成于导体层304上。在图案化光阻306形成之后，以图案化光阻306为屏蔽蚀刻其下的导体层304，将未受图案化光阻306覆盖的导体层304移除，以形成导通孔柱304a。之后，再将图案化光阻306剥除。

接着请参照图3D，在形成导通孔柱304a之后，接着形成一介电层308于支撑体302上，并覆盖住导通孔柱304a。其中，导通孔柱304a以及介电层308即构成一具有导通孔柱的介电层300。由图3D中可清楚得知，导通孔柱304a的尺寸可视工艺需求而改变。

图4A及图4B绘示为依照本发明第一实施例积层基材中焊垫开口层的制作流程剖面示意图。请同时参照图4A与图4B，首先提供一介电层400，接着于介电层400中形成开口402，以形成焊垫开口层400a。其中，焊垫开口层400a中的开口402例如以机械钻孔、激光钻孔或是冲孔的方式形成。

图5A及图5B绘示为依照本发明第一实施例积层基材进行压合的流程剖面示意图。首先请同时参照图5A与图5B，将多个已制作完成的具有图案化线路的介电层200、具有导通孔柱的介电层300以及焊垫开口层400a进行对位，如图5A所绘示。对位之后，将上述具有图案化线路的介电层200、具有导通孔柱的介电层300以及焊垫开口层400a压合，即完成积层基材的制作。其中，具有图案化线路的介电层200、具有导通孔柱的介电层300以及焊垫开口层400a之间例如提高真空热压合的方式进行压合。

同样请参照图5A与图5B，在积层基材的制作过程中，焊垫开口层400a为选择性(optional)的构件。换言之，本实施例也可仅将多个具有图案化线路的介电层200以及多个具有导通孔柱的介电层300进行对位并压合。如此一来，积层基材的制作过程将可省去焊垫开口层400a，使得整体工艺更为简化。

第二实施例

本实施例在具有导通孔柱的介电层以及焊垫开口层的制作上与第一实施例相同，但本实施例与第一实施例的差异之处在于具有图案化线路的介电层的制作方式。

图6A至图6D绘示为依照本发明第二实施例积层基材中具有图案化线路的介电层的制作流程剖面示意图。首先请参照图6A，提供一支撑体602，接着再于支撑体602上形成一导体层604。其中，导体层604的材质例如为铜，而导体层604例如以溅镀、压合附着或是沉积的方式形成于支撑体602上。

接着请同时参照图6B与图6C，接着于导体层604上形成一图案化光阻606，图案化光阻606具有多个开口607。其中，图案化光阻606例如是经过光阻涂布、曝光、显影等步骤而形成于导体层604上。在图案化光阻606形成之后，将导体层608填入图案化光阻606的开口607中，由于开口607为一既定的图案，故填入开口607中的导体层608会与上述的既定图案一致。之后，再将图案化光阻606剥除，以将其下的导体层604暴露。

接着请参照图6C与图6D，在图案化光阻606剥除之后，接着例如进行一无选择性微蚀刻的步骤，以将导体层604移除。在导体层604移除的过程中，导体层608也会有部份厚度被蚀刻掉而形成图案化线路608a。在图案化线路608a形成之后，接着形成一介电层610于支撑体602上，并覆盖住图案化线路608a。其中，图案化线路608a以及介电层610即构成一具有图案化线路的介电层600。

上述图6A至图6D的工艺，可于积层基材中进行细线路的制作，而此细线路工艺(图6A至图6D)将可有效提高积层基材中的线路密度，同时也对积层基材中线路层的布局弹性有所助益。

图7绘示为依照本发明第一实施例及第二实施例基材结构中线路层与导通孔柱接触位置具有无导通孔环垫设计(landless design)的示意图。请参照图7，线路700a通过一介电层(未绘示)与线路700b相间隔，且线路700a与线路700b之间通过导通孔柱702而电性连接。

接着同时参照图1与图7，本实施例中，线路700a与线路700b直接与导通孔柱702电性连接，并不需要现有的导通孔环垫102a、102b设计(绘示于图1)。因此，本实施例中线路层的布局空间并不会受到导通孔环垫102a、102b的限制而降低。

综上所述，本发明的积层基材及其制造方法至少具有下列优点：

1.本发明的积层基材中，线路层与导通孔接触位置采用无导通孔环垫设计，可大幅增进积层基材中的线路集成度。

2.本发明的积层基材中，导通孔柱采用实心设计(solid via)，故具有良好的电气表现及散热表现。

3.本发明的积层基材制造方法中，仅需通过图案化工艺(patternprocess)及同步层压的方式即可制作出积层基材，故可有效地缩短制造时间，进而提高产能。

4.本发明的积层基材制造方法中，仅需通过图案化工艺(patternprocess)及同步层压的方式即可制作出积层基材，故可以省去现有在其它设备的投资。

5.本发明的积层基材制造方法中，在各层(具有图案化线路的介电层、具有导通孔柱的介电层以及焊垫开口层)进行层压之前，可分别对各层进行确认，故积层基材的良率较容易控制并有效降低生产成本。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域熟练技术人员，在不脱离本发明的精神和范围内，可以作各种的更动与润饰，因此本发明的保护范围应以权利要求所界定者为准。

Claims (10)

1.一种积层基材制造方法，其特征在于，包括：

提供一第一支撑体；

于该第一支撑体上形成一图案化线路；

于该第一支撑体上形成一第一介电层，该第一介电层覆盖住该图案化线路，以于该第一支撑体上形成一具有图案化线路的介电层；

提供一第二支撑体；

于该第二支撑体上形成多个导通孔柱；

于该第二支撑体上形成一第二介电层，这些导通孔柱突出于该第二介电层，以于该第二支撑体上形成一具有导通孔柱的介电层；以及

将多个具有图案化线路的介电层与多个具有导通孔柱的介电层对位并压合，以使得些导通孔柱刺穿该第一介电层而与该图案化线路电性连接。

2.如权利要求1所述的积层基材制造方法，其特征在于：这些具有图案化线路的介电层与这些具有导通孔柱的介电层对位并压合之后，还包括进行一固化步骤，以将该第一介电层与该第二介电层固化并同时完成导电位置的电气导通连接。

3.如权利要求1所述的积层基材制造方法，其特征在于，该图案化线路的形成方法包括：

形成一导体层于该第一支撑体上；

形成一图案化光阻于该导体层上；以及

以该图案化光阻为屏蔽，移除未被该图案化光阻覆盖的该导体层，以形成该图案化线路。

4.如权利要求1所述的积层基材制造方法，其特征在于，该图案化线路的形成方法包括：

形成一第一导体层于该第一支撑体上；

形成一图案化光阻于该导体层上，该图案化光阻具有多个开口；

形成一第二导体层于这些第二开口中；

移除该图案化光阻；以及

移除未被该第二导体层覆盖的该第一导体层，以形成该图案化线路。

5.如权利要求1所述的积层基材制造方法，其特征在于：这些具有图案化线路的介电层与这些具有导通孔柱的介电层的压合为真空热压合。

6.一种积层基材制造方法，其特征在于，包括：

提供一第一支撑体；

于该第一支撑体上形成一图案化线路；

于该第一支撑体上形成一第一介电层，该第一介电层覆盖住该图案化线路，以于该第一支撑体上形成一具有图案化线路的介电层；

提供一第二支撑体；

于该第二支撑体上形成多个导通孔柱；

于该第二支撑体上形成一第二介电层，这些导通孔柱突出于该第二介电层，以于该第二支撑体上形成一具有导通孔柱的介电层；

提供至少一焊垫开口层，该焊垫开口层具有多个开口；以及

将多个具有图案化线路的介电层、多个具有导通孔柱的介电层以及该焊垫开口层对位并压合，以使得些导通孔柱刺穿该第一介电层而与该图案化线路电性连接。

7.如权利要求6所述的积层基材制造方法，其特征在于：这些具有图案化线路的介电层、这些具有导通孔柱的介电层以及该焊垫开口层对位并压合之后，还包括进行一固化步骤，以将该第一介电层与该第二介电层固化并同时完成导电位置的电气导通连接。

8.如权利要求6所述的积层基材制造方法，其特征在于，该图案化线路的形成方法包括：

形成一导体层于该第一支撑体上；

形成一图案化光阻于该导体层上；以及

以该图案化光阻为屏蔽，移除未被该图案化光阻覆盖的该导体层，以形成该图案化线路。

9.如权利要求6所述的积层基材制造方法，其特征在于，该图案化线路的形成方法包括：

形成一第一导体层于该第一支撑体上；

形成一图案化光阻于该导体层上，该图案化光阻具有多个开口；

形成一第二导体层于这些第二开口中；

移除该图案化光阻；以及

移除未被该第二导体层覆盖之该第一导体层，以形成该图案化线路。

10.如权利要求6所述之积层基材制造方法，其特征在于，这些导通孔柱的形成方法包括：

形成一导体层于该第二支撑体上；

形成一图案化光阻于该导体层上；以及

以该图案化光阻为屏蔽，移除未被该图案化光阻覆盖的该导体层，以形成这些导通孔柱。

Images