CN1392603A

CN1392603A - 改善浅沟槽隔离区的漏电流和崩溃电压的方法

Info

Publication number: CN1392603A
Application number: CN 01118829
Authority: CN
Inventors: 赖忠庆; 林平伟; 叶曜嘉
Original assignee: Silicon Integrated Systems Corp
Current assignee: Silicon Integrated Systems Corp
Priority date: 2001-06-18
Filing date: 2001-06-18
Publication date: 2003-01-22

Abstract

一种改善浅沟槽隔离区的漏电流和崩溃电压的方法，是以罩幕层和垫氧化层为蚀刻罩幕，于基底中蚀刻出沟槽，在沟槽的表面形成衬氧化层之后，于衬氧化层上形成氮氧化硅层，再于沟槽内填满绝缘物质，并利用化学机械研磨将多余的绝缘物质移除，接着将上述的蚀刻罩幕剥除，得到避免复晶硅残留于沟槽角落的凹陷处和降低漏电流的浅沟槽隔离区。具有降低漏电流和提高崩溃电压的功效。

Description

改善浅沟槽隔离区的漏电流和崩溃电压的方法

本发明是有关于一种浅沟槽隔离区(shallow trench isolation；STI)的制造方法，特别是有关于一种通过改善沟槽角落的空间障碍，来避免复晶硅的残留，以改善所形成的浅沟槽隔离区的漏电流(leakage current)和崩溃电压(breakdown voltage)的方法。

参阅图1，众所周知，传统的LOCOS隔离法由于鸟嘴效应与表面不平坦的限制，在0.25微米以下的电路制作多已被STI所取代。

STI的流程如下所述。首先，在硅基板10上成长垫氧化层(pad oxide)与氮化硅层(nitride)(图中未显示)，以微影程序定义隔离区后，依序进行垫氧化层、氮化硅层与浅沟槽蚀刻。之后在沟槽的内壁上以热氧法成长衬氧化层(liner)14，以消除蚀刻所造成的损害。再以化学气相沉积(CVD)氧化层16充填沟槽内，接着以化学机械研磨(CMP)技术去除表面多出的材料，并以氮化硅层作为研磨终止层(polish stop)，留下一平坦的表面。最后再将氮化硅层及垫氧化层去除，以进行后续元件的制作。其主要缺陷在于：

在去除氮化硅层和垫氧化层及其它湿式处理程序时，由于局部应力的集中之故，容易过度蚀刻接近隔离边缘的充填氧化层16，而形成一深度较深的凹陷区22，使得后续形成闸极氧化层和闸极复晶硅层时，沉积于凹陷处22的复晶硅层，因空间上的障碍而不易去除，因而容易产生漏电流且会降低元件的崩溃电压。

本发明的目的是提供一种改善浅沟槽隔离区的漏电流和崩溃电压的方法，即可避免复晶硅残留于沟槽角落的凹陷处的方法，其是以罩幕层和垫氧化层为蚀刻罩幕，于基底中蚀刻出沟槽后，在沟槽的表面形成一层衬氧化层，之后于衬氧化层上沉积一层氮氧化硅层，再于沟槽内填满绝缘物质，并利用化学机械研磨将多余的绝缘物质移除，再将上述的蚀刻罩幕剥除，由于剥除罩幕层和垫氧化层所使用的蚀刻液对氮氧化硅层的影响不大，故可以减缓氮氧化硅层两旁的衬氧化层和绝缘物质的过度蚀刻使得所形成的浅沟槽隔离区的角落的凹陷较无空间上的障碍，而得以避免复晶硅残留于此，达到降低漏电流和提高崩溃电压的目的。

本发明的目的是这样实现的：一种改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：至少包括如下的步骤：

(1)于基底上依序形成垫氧化层和罩幕层；

(2)将该垫氧化层和罩幕层图案化，并以图案化后的垫氧化层和罩幕层为蚀刻罩幕，蚀刻该基底，于该基底中形成一沟槽；

(3)于该沟槽的表面形成一衬氧化层；

(4)于该衬氧化层上形成一氮氧化硅层；

(5)形成一绝缘层，填入该沟槽中；

(6)剥除该罩幕层和垫氧化层，以形成沟槽隔离区。

该衬氧化层的厚度为50-500。该衬氧化层的生成温度为900-1150℃。该氮氧化硅层的形成方法为电浆增强型化学气相沉积法。沉积该氮氧化硅层的制程气体为硅烷和氮氧化合物。该氮氧化硅层的厚度为50-500。剥除该罩幕层的方法为湿式蚀刻法。该剥除该垫氧化层的方法为湿式蚀刻法。该绝缘层为利用高密度电浆法所沉积的氧化硅。

本发明的主要优点是具有降低漏电流和提高崩溃电压的功效。

下面结合较佳实施例和附图详细说明。

图1是传统的浅沟槽隔离区的剖面示意图。

图2-图6是本发明的方法的流程剖面示意图。

本发明是通过改变浅沟槽隔离区的角落所产生的凹陷的几何结构，来改善漏电流及崩溃电压的问题。本发明的方法包括如下步骤：

参阅图2，提供一基底100，例如是硅基底，在基底100表面依序形成垫氧化层102和罩幕层104，其中形成垫氧化层102的方法可为热氧化法或化学气相沉积法，罩幕层104的材质例如是氮化硅，其形成方法为化学气相沉积法。接着，在罩幕层104表面上形成一层光阻图案层106，且已通过由微影制程于其中形成开口108，此开口108的范围大致为元件隔离区的范围。

参阅图3，利用图案化的光阻图案层106当作蚀刻罩幕，进行非等向性地蚀刻制程，以将光阻图案层106的图案转移至罩幕层104和垫氧化层102中。然后，再以适当溶液或干式蚀刻程序去除光阻图案层106。

接下来，以罩幕层104和垫氧化层102为蚀刻罩幕，进行非等向性蚀刻制程，将基底100蚀刻至一预定深度，以形成深度约为3000-6000的沟槽110。

参阅图4，于沟槽110的表面形成一层衬氧化层114，所需的制程温度约为900℃-1150℃左右，所生成的衬氧化层114的厚度约为50-500左右。之后于衬氧化层114上形成一层氮氧化硅层120，此氮氧化硅层120亦会延伸至罩幕层104的上方，其厚度约为50-500左右，其形成方法是电浆增强型化学气相沉积法(nlasma enhanced CVD；PECVD)，所使用的制程气体为硅烷和氮氧化合物，其中硅烷可为硅甲烷，氮氧化合物可为一氧化二氮或一氧化氮。

由于氮氧化硅层120的材质不同于氧化硅，因此在后续去除罩幕层104和垫氧化层102，及其它湿式处理程序时，可以避免衬氧化层114和后续将形成的绝缘层116被过蚀刻，防止于角落产生深度较深的凹陷。

参阅图5，接着于罩幕层104上方形成一层绝缘层116，并填入沟槽110中。前述的绝缘层116的材质可为氧化硅，其沉积方法例如是高密度电浆(HDP)法。之后再进行回火程序或快速热制程，以使绝缘层116的质地致密化。

参阅图6，利用化学机械研磨法将罩幕层104上方的绝缘层116和氮氧化硅层120剥除后，再依序将罩幕层104和垫氧化层102剥除，以形成沟槽隔离区116a。

其中，剥除罩幕层104的方法为湿式蚀刻法，例如是以热磷酸为蚀刻液来浸泡而将其去除；剥除垫氧化层102的方法为湿式蚀刻法，其例如是以氢氟酸为蚀刻液来浸泡。

另外，在剥除垫氧化层102的同时，材质为氧化硅的绝缘层116和衬氧化层114亦会被部分剥除，然而，因为介于其间的氮氧化硅层120不易受那些蚀刻液的影响，因此，可以避免其两旁的绝缘层116和衬氧化层114被过度蚀刻，使得所形成的浅沟槽隔离区116a的角落附近的凹陷的深度较浅，且较无空间障碍，故不会造成剥除后续所形成的等电材质时的空间障碍，因此较易剥除干净。从而改善漏电流和崩溃电压的问题。

综上所述，本发明至少提供下列优点：

1、本发明于沟槽表面形成衬氧化层后，于其上方形成一层氮氧化硅层，以避免蚀刻液对衬氧化层造成过度的蚀刻。

2、本发明所提供的方法是用来减少凹陷处的空间障碍，使得后续在剥除此处的导电材质时，较容易剥除干净，不会有导电材质残留所衍生的各种缺陷。

3、本发明所提供的方法可以降低漏电流，且提高电晶体的崩溃电压，使所形成的电晶体元件具有良好的电性品质。

以上为本发明的较佳实施例，任何熟习此项技艺者，在不脱离本发明的精神和范围内所做更动与润饰，都属于本发明的保护范围之内。

Claims

1、一种改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：至少包括如下的步骤：

(1)于基底上依序形成垫氧化层和罩幕层；

(3)于该沟槽的表面形成一衬氧化层；

(4)于该衬氧化层上形成一氮氧化硅层；

(5)形成一绝缘层，填入该沟槽中；

(6)剥除该罩幕层和垫氧化层，以形成沟槽隔离区。

2、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该衬氧化层的厚度为50-500。

3、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该衬氧化层的生成温度为900-1150℃。

4、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该氮氧化硅层的形成方法为电浆增强型化学气相沉积法。

5、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：沉积该氮氧化硅层的制程气体为硅烷和氮氧化合物。

6、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该氮氧化硅层的厚度为50-500。

7、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：剥除该罩幕层的方法为湿式蚀刻法。

8、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该剥除该垫氧化层的方法为湿式蚀刻法。

9、根据权利要求1所述的改善浅沟槽隔离区的漏电流和崩溃电压的方法，其特征是：该绝缘层为利用高密度电浆法所沉积的氧化硅。