CN1365207A

CN1365207A - 一种数字基带滤波器

Info

Publication number: CN1365207A
Application number: CN01107421A
Authority: CN
Inventors: 朱时晖; 林巍; 沈爱民
Original assignee: ZHONGXING INTEGRATED CIRCUIT DESIGN CO Ltd SHENZHEN CITY
Current assignee: ZHONGXING INTEGRATED CIRCUIT DESIGN CO Ltd SHENZHEN CITY
Priority date: 2001-01-09
Filing date: 2001-01-09
Publication date: 2002-08-21

Abstract

本发明公开了一种基于线性插值的数字基带滤波器,包括采样模块、插值模块、线性值计算模块和FIR低通模块;采样模块对输入信号进行采样并将采样值输出到插值模块;线性值计算模块从采样模块得到相邻两次的采样值,计算两者之间的线性值并将计算得出的线性值输出到插值模块进行插值;插值模块的输出经FIR低通模块滤波后输出。本发明具有以下有益效果:不但能够获得较高的信噪比,有效地抑制码间干扰,并且有助于接收端抑制信道的多径效应。

Description

一种数字基带滤波器

本发明涉及用于码分多址通信***的数字滤波技术，具体地说涉及一种码分多址通信***中的基带滤波装置。

在目前的码分多址通信***中，数字基带滤波器一般采用过采样(Over-sample)技术使得采样频率远大于基带数字信号的时钟频率，这样有利于滤除采样频率对基带信号的干扰。过采样是通过在两个采样点之间***k-1个新值来使得采样率提高k倍。目前数字基带滤波器一般采用插零值(参见1997年清华大学出版社出版的《数字信号处理理论、算法与实现》一书第285页)作为过采样的方法，码分多址***中的基带滤波器也大都采用插零值作为过采样方法。

基带数字信号经过插零值过采样后，会在高端频域上等间隔地产生与主基带信号频谱结构相同的映射频谱分量。这些新的频率分量幅度值相同，个数等于过采样倍数k减1。正是由于这些无用的频谱分量的产生，才使得主基带信号频谱的幅度值下降，即生成的无用信号频谱分量分散了主基带信号频谱分量的功率，从而导致了干扰的产生，信噪比有所下降。

在码分多址通信***中，通过观察插零值数字基带滤波器的输出信号眼图，发现除了在其最佳单倍码片速率的抽样点处收敛较好之外，其他抽样点有比较大的发散，眼图的斜率较大。因此，当抽样点一旦有偏离最佳抽样点时，就会很容易带来的码间干扰，同时不利于接收端有效地抑制信道中的多径效应。

本发明的目的在于提出一种基于线性插值的基带滤波器，使用这种滤波器可以获得较高的信噪比，有效地抑制码间干扰，并有助于接收端抑制信道的多径效应。

本发明的目的是这样实现的：一种数字基带滤波器，包括采样模块、插值模块和FIR低通模块；采样模块对输入信号进行采样并将采样值输出到插值模块进行插值；插值模块的输出经FIR低通模块滤波后输出；该数字基带滤波器还包括一个线性值计算模块，线性值计算模块从采样模块得到相邻两次的采样值，计算两者之间的线性值并将计算得出的线性值输出到插值模块进行插值。

所述的数字基带滤波器中的FIR低通模块包括总线拆分模块310，ROM组模块320，延时加法链模块330和累加输出模块340；总线拆分模块310将经过线性插值后的数字信号进行总线拆分后分时输出到ROM组模块320作为ROM组的地址；ROM组模块320完成查表功能将结果输出到延时加法链模块330进行延时加法运算，最后将运算结果送到累加输出模块340进行累加输出。

上面所述的ROM组模块320中的每个ROM块的数据宽度是按照其中所存储的数据的实际所需位数来确定的。

下面结合附图对本发明做进一步的详细说明。

图1是常用的插零值数字基带滤波器结构示意图；

图2是本发明提出的基于线性插值的数字基带滤波器结构示意图；

图3是本发明中FIR低通模块的结构示意图；

图4是本发明的一个实施例中FIR低通模块的具体电路结构示意图；

图5是输入余弦波的波形图；

图6是输入余弦波经过插零值4倍过采样之后的波形图；

图7是输入余弦波经过线性插值4倍过采样之后的波形图；

图8是输入余弦波信号的归一化频谱图；

图9是输入余弦波信号经过插零值4倍过采样后的输出信号的归一化频谱图；

图10是输入余弦波信号经过线性插值4倍过采样后的输出信号的归一化频谱图；

图11是输入余弦波信号经过插零值4倍过采样最后经FIR低通滤模块后的输出信号的归一化频谱图；

图12是输入余弦波信号经过线性插值4倍过采样最后经FIR低通滤模块后的输出信号的归一化频谱图；

图13是输入的随机BPSK信号的波形图；

图14是输入的随机BPSK信号的二元眼图；

图15是输入的随机BPSK信号经过插零值数字基带滤波器之后的输出信号的二元眼图；

图16是输入的随机BPSK信号经过线性插数字基带值滤波器之后的输出信号的二元眼图。

如图1所示，常用的插零值数字基带滤波器包括采样模块、插值模块和FIR低通模块；采样模块对输入信号进行采样并将采样值输出到插值模块进行插值；插值模块在采样模块输出的采样值之间进行插零，插值结果经FIR低通模块滤波后输出。

图2是本发明提出的基于线性插值的数字基带滤波器结构示意图。如图2所示，本发明包括采样模块、插值模块和FIR低通模块；采样模块对输入信号进行采样并将采样值输出到插值模块进行插值；插值模块的输出经FIR低通模块滤波后输出；本发明还包括一个线性值计算模块，线性值计算模块从采样模块得到相邻两次的采样值，计算两者之间的线性值并将计算得出的线性值输出到插值模块进行插值。经比较可发现，本发明所做的贡献在于，用线性插值取代插零值，从而改善数字基带滤波器的整体性能指标。

本发明的一个实施例是用于CDMA2000通信***中的数字基带滤波器。如图2所示，在CDMA2000基带合成信号x(t)输入到FIR低通模块之前，首先经过采样模块对其进行采样，采样速率等于1倍的码片速率(chip rate)，本次采样值x(m)和下次采样值x(m+1)被保存到线性值计算模块中，然后在线性值计算模块中计算需要***的各个线性值I(i)，再把这些计算值I(i)送入插值模块后实现插值，最后送FIR低通模块进行滤波输出。

线性插值的计算方法如下：

设过采样速率是k倍的码片速率，则第j个被***的线性值为I(i)，如式(1)。

I (j) = x (m) + \frac{j}{k} \cdot [x (m + 1) - x (m)] - - - (1)

其中j＝1，2，3，…，k-1；m＝0，±1，±2，…。

计算得到得线性值I(i)在插值模块中被依次***当前采样值x(m)。对应本次采样，完成***后得到线性插值序列v_j，k(n)，速率等于k倍的码片速率。

v_j，k(n)的表达式如式(2)：

v_j，k(n)再经过FIR低通模块滤波即得输出信号X_L(n)。FIR低通模块是典型的有限冲击响应滤波器，其传递函数为式(3)，

H (z) = Σ_{k = 0}^{N - 1} h (k) z^{- k} - - - (3)

h(k)是单脉冲响应，它是用特定窗函数对理想低通的无限长单脉冲响应的逼近，具有有限的阶数。h(0)、h(1)、…、h(N-1)组成FIR滤波器的系数，它们分别与输入信号的各个延迟单元进行相乘，最后叠加起来输出。

根据数字基带滤波器采用线性插值的特点，本发明对滤波器中的FIR低通模块也做了相应的改进。图3是本发明中FIR低通模块的结构示意图。如图3所示，本发明提出的数字基带滤波器中的FIR低通模块包括总线拆分模块310，ROM组模块320，延时加法链模块330和累加输出模块340；总线拆分模块310将经过线性插值后的数字信号进行总线拆分后分时输出到ROM组模块320作为ROM组的地址；ROM组模块320完成查表功能将结果输出到延时加法链模块330进行延时加法运算，最后将运算结果送到累加输出模块340进行累加输出。

图4是本发明实施例中FIR低通模块的具体电路结构示意图。如图4所示，输入的数据是经过1：4线性插值后的数字信号，宽度为16bit，速率为4倍1.2288Mcps。总线拆分模块310将16bit的总线由低到高拆分为4路，每路4bit，然后由4合1复用器(MUX)311输出到ROM组模块320，作为ROM的地址线312，因此地址线312为4bit，速率为16倍1.2288Mcps。这样做的目的是让后续模块分时运算，以提高工作时钟频率为代价，使硬件资源大大的节省。

ROM组模块320由24个寻址深度为16的ROM块组成，24个ROM块的输出位数分别为W0，W1，……，Wi，……W23。每个ROM块的16个地址单元存放的是相应CDMA2000推荐的FIR系数的0至15倍的值。因此输出位数W0，W1，……，Wi，……W23由相应CDMA2000推荐的FIR系数的15倍值的实际所需的位数确定。如果不考虑实际所需的位数，那么为了不溢出，24个ROM的输出位数都需统一加大到20bit，则ROM组模块320及后续的延时加法链模块330、累加输出模块340，由于数据位数增加，硬件资源也会相应大大增加。另外，利用CDMA2000推荐的FIR系数的对称性，可以只取一半，即24个系数，因此用只用24个ROM块。

延时加法链模块330由47个加法器和48个延时寄存器组组成。延时寄存器组由4个延时寄存器组成，完成4个工作时钟周期的延时(工作时钟为16倍1.2288MHz)。加法器和延时寄存器组的位数由ROM组模块320输出的实际所需的位数W0，W1，……，Wi，……W23计算确定，这样也有利于节省硬件资源。

累加输出模块340将延时加法链模块330输出数据累加后输出。在累加过程中，寄存器341的输出342分成两路343和344，其中一路344为最低4bit进入延时寄存器，另一路343为其余的高位反馈进入加法器累加。总线数据345由4路数据合并而成，经输出寄存器346输出。寄存器341和寄存器348的工作时钟为16倍1.2288MHz，寄存器346工作时钟为4倍1.2288MHz。输出数据347的速率为4倍1.2288Mcps。

下面结合图5～图16和本发明的实施例来说明本发明的有益效果。鉴于CDMA2000***的要求，数字基带滤波器的各项指标要求如下：0～590kHz为3dB通带范围，590～740kHz为过渡带范围，大于740kHz为阻带范围，阻带衰减40dB，通带纹波1.5dB，FIR阶数为48阶。在本发明的实施例中，都以CDMA2000***要求的各项指标来作为参考。

图5是输入余弦波的波形图。现以余弦波输入信号为例，来比较线性插值和插零值滤波器的输出信号波形及频谱结构。该余弦信号的单频值等于34.133kHz，码片速率为1228800Hz，一个余弦周期为29.2969us，共包括36个码片。余弦信号分别经过4倍线性插值过采样和4倍插零值过采样之后，得到各自输出结果：经过4倍插零值过采样以后的输出信号波形如图6所示，经过4倍线性插值过采样以后的输出信号波形如图7所示，可以从图中看到线性插值以后的输出波形与原波形相当逼近，而插零值过采样的输出波形形成的是一个余弦包络。

分别对图5、图6、图7中的信号进行FFT变换，可以得到它们的归一化频谱结构图，分别为图8、图9和图10。

如图8所示，原输入余弦信号的归一化频谱呈现两条谱线，分别对应34.133kHz和1194.666kHz。图9是输入余弦波信号经过插零值4倍过采样后的输出信号的归一化频谱图。如图9所示，4倍插零值过采样输出信号的归一化频谱包含了4对谱线，除了34.133kHz和4881.0667kHz点频上的一对谱线外，还有中间增加的等间隔的三对谱线，并且它们的幅度相同。说明原余弦波信号的一对单频谱功率被平分到四对频分量上。

图10是输入余弦波信号经过线性插值4倍过采样后的输出信号的归一化频谱图。如图10所示，4倍线性插值过采样输出信号的归一化频谱也包含了4对谱线，但除了34.133kHz和4881.0667kHz点频上的一对主谱线幅度较高外，其新增加的中间三对谱线幅度明显小的很多。从图中看，新增的三条谱线的幅值比主谱线幅值大约小30dB。由此可知经线性插值之后的信号主频谱功率非常集中，说明线性插值比插零值容易获得较高的信噪比。

最后使4倍线性插值过采样和4倍插零值过采样的输出信号都经过FIR低通模块进行低通滤波，分别得到滤波输出信号的归一化频谱图，如图11和图12所示。

图11是输入余弦波信号经过插零值4倍过采样最后经FIR低通滤模块后的输出信号的归一化频谱图。如图11所示，4倍插零值过采样产生的中间的三对高频分量已被衰减，衰减后比主谱线约低40dB。图12是输入余弦波信号经过线性插值4倍过采样最后经FIR低通滤模块后的输出信号的归一化频谱图。如图12所示4倍线性插值过采样产生的中间的三对高频分量也被衰减，几乎消失在噪声之中，在740kHz处的阻带衰减达59dB。

通过比较线性插值和插零值滤波器的输出信号的频谱我们可以发现，线性插值过采样比插零值过采样能够更有效地抑制有用信号频谱功率的发散，从而获得较高的信噪比；同时通过低通滤波器以后，更容易被滤除多余的高频分量，从而降低对数字基带滤波器的性能要求。

图13是输入的随机BPSK信号的波形图。我们以随机BPSK信号输入为例，来比较线性插值过采样滤波器和插零值过采样滤波器的输出信号眼图。图14是输入的随机BPSK信号的二元眼图，把此随机BPSK信号分别送入4倍插零值滤波器和4倍线性插值滤波器，经过过采样和低通滤波后，分别得到各自的信号眼图。

图15是输入的随机BPSK信号经过插零值数字基带滤波器之后的输出信号的二元眼图；图16是输入的随机BPSK信号经过线性插数字基带值滤波器之后的输出信号的二元眼图。比较两眼图可以明显地看到，插零值滤波器的输出信号眼图发散程度比较大，除了在其最佳单倍码片速率的抽样点处收敛较好之外，在其他抽样点有比较大的发散，眼图的斜率较大。因此，当抽样点一旦有偏离最佳抽样点时，就很容易带来码间干扰，同时不利于接收端有效地抑制信道中的多径效应。相应地线性插值滤波器的发散程度相对较小，除了在其最佳单倍码片速率的抽样点处收敛较好之外，在其他抽样点处的收敛比采用插零值方法更好，眼图的斜率较小。因此，即使抽样点与最佳抽样点有一定的偏离，也不会带来较多的码间干扰，同时更有利于接收端有效地抑制信道中的多径效应。从另外一个角度看，采用基于线性插值的数字基带滤波器还可以有效地降低***对抽样时钟精确度的要求。

综合上面的实施例和对实验结果的分析，我们可以得出，本发明具有以下有益效果：基于线性插值的数字基带滤波器不但能够获得较高的信噪比，有效地抑制码间干扰，并且有助于码分多址通信***接收端抑制信道的多径效应。

Claims

1、一种数字基带滤波器，包括采样模块、插值模块和FIR低通模块；采样模块对输入信号进行采样并将采样值输出到插值模块进行插值；插值模块的输出经FIR低通模块滤波后输出；其特征在于：还包括一个线性值计算模块，线性值计算模块从采样模块得到相邻两次的采样值，计算两者之间的线性值并将计算得出的线性值输出到插值模块进行插值。

2、如权利要求1所述的一种数字基带滤波器，其特征在于：所述的FIR低通模块包括总线拆分模块(310)，ROM组模块(320)，延时加法链模块(330)和累加输出模块(340)；总线拆分模块(310)将经过线性插值后的数字信号进行总线拆分后分时输出到ROM组模块(320)作为ROM组的地址；ROM组模块(320)完成查表功能将结果输出到延时加法链模块(330)进行延时加法运算，最后将运算结果送到累加输出模块(340)进行累加输出。

3、如权利要求2所述的一种数字基带滤波器，其特征在于：所述的ROM组模块(320)中的每个ROM块的数据宽度是按照其中所存储的数据的实际所需位数来确定的。