CN1363953A - 不含氮化物的凹槽隔离物的制造方法 - Google Patents
不含氮化物的凹槽隔离物的制造方法 Download PDFInfo
- Publication number
- CN1363953A CN1363953A CN 01101336 CN01101336A CN1363953A CN 1363953 A CN1363953 A CN 1363953A CN 01101336 CN01101336 CN 01101336 CN 01101336 A CN01101336 A CN 01101336A CN 1363953 A CN1363953 A CN 1363953A
- Authority
- CN
- China
- Prior art keywords
- groove
- etching
- organic polymer
- reaction chamber
- photoresistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种凹槽隔离方法包含下列步骤:于一半导体底材上形成光阻图案,于一蚀刻反应室中在硅晶片表面形成一有机聚合物,在同一蚀刻反应室非等向蚀成一凹槽,沉积一凹槽充填物,使之平坦化,形成一牺牲氧化层,最后以湿浸法移除此牺牲氧化层。这种方法是通过等离子蚀刻步骤使凹槽边缘轮廓改善,并且该方法具有简易和使元件性能提高的双重优点。
Description
本发明有关一种隔离集成电路元件的方法,特别是有关于在集成电路中改善凹槽边缘轮廓的隔离结构制造方法。
随着半导体元件尺寸日渐缩小的趋势,在隔离技术方面,传统的区域硅氧化法(Local Oxidation of Silion,LOCOS)也就逐渐由一种称为浅凹槽隔离(Shallow Trench Isolation,STI)的技术所取代。要制作浅凹槽隔离结构,一般是在基底表面挖出凹槽,以作为元件主动区域的分隔界线。沟区隔离的制作方法通常包括下述步骤:首先在基底表面形成一垫氧化(Pad oxide)层,其上又形成一层氮化物阻障物,然后以光阻面膜(photoresist mask)形成凹槽区,接着进行蚀刻,先是蚀穿氮化物阻障层和垫氧化层,紧接着蚀开基底而形成凹槽,凹槽内则可填入介电质(一般像是填入氧化硅),凹槽充填完毕,则进行凹槽充填物的平坦化,而进行平坦化的步骤通常是采用化学机械研磨法(Chemical-Mechanical Polishing,CMP)完成,最后,再依序将氮化物阻障层和垫氧化层清除,即完成凹槽隔离结构的制作。
虽然传统凹槽隔离方法已趋成熟并广为使用,该方法的发展需要进一步简化,以提高生产能力。有鉴于此,派克(Park)等人于美国第5,966,614号专利中提出一种改进的方法,用以简化凹槽隔离的制作。而简化的方法,则是剔除传统氮化物阻障层的制作。据知,此氮化物阻障层乃是在传统工艺中用来阻拦研磨的。而派克等人所提出的方法则是以不具有氮化物的面膜在不具有氮化物的基底面上形成并蚀刻形成凹槽结构。而其制作方法结合图1A至图1F简述如下。首先参阅图1A,可见一面膜图案102(例如光阻图案)成形于一半导体基底100上,利用此面膜图案102为蚀刻面膜,直接蚀开基底100至一预定的深度,便形成一凹槽,如图1B所示。接着,如图1C所示,清除掉面膜图案102。然后,犹如图1D所示,将一绝缘物质(例如氧化硅)填入此凹槽内,填入的方法可采化学气相沉积法(Chemical Vapor Deposition)。接下来,以化学机械研磨方法将填入凹槽的绝缘质平坦化,而形成图中的凹槽充填物104。由于此结构体中省略了研磨拦阻层(也即氮化物)的制作,因此在研磨过程中,受研磨表面常会有受损的情形发生。补救的方法则是利用后续工艺(例如牺牲氧化物工艺)中的蚀刻步骤顺便蚀掉小部分研磨表面物质,使表面层尽量呈未受损的状态。例如,图1E图中显示一牺牲氧化层106(sacrificial oxide)的形成,当工艺所需的离子渗入步骤完成后,便如图1F中所示,将氧化层106清除,而清除氧化层106的同时,凹槽内的小部分表面氧化物(包括研磨受损部分)也随之蚀去,而此清除步骤可选择如氟化氢(HF)等的氧化物蚀刻剂。而派克等人的方法,虽无可避免地需要如上述的表面层修补步骤,然而与传统的氮化物阻障层的应用(包含氮化物层的沉积,蚀刻及移除)相比较,仍然简易许多。而且我们发现在实际应用上,此简化的STI工艺极适用于制作具有细小线宽的高密度半导体元件。
然而,现有STI工艺(包括上述派克等人所提出的)所成形的凹槽,其边缘多呈近垂直状。而垂直形状的边缘,使得凹槽上缘出现垂直尖角,这将使制作后续元件的步骤出现问题。其中之一问题是有关凹槽上缘和主动区域的互动。在凹槽成形、经充填并平坦化后,通常底材上方需沉积一层栅极氧化层,然而由于凹槽边缘的陡然下降形态(尤其经过牺牲氧化步骤中的湿浸步骤,此情形更为明显),栅极边缘和凹槽四周常会有场氧化物凹陷的情形发生,进而导致所沉积的氧化层发生区域薄弱现象(thinning effect)。这样,成形元件在操作时,其电场便容易有变数产生,进而对元件性能及可靠性造成不良的影响。
鉴于上述问题,为克服传统的凹槽隔离方法所产生的诸多缺点,本发明的目的是提出一种使凹槽边缘轮廓改善的凹槽隔离方法,它工艺简易且改善元件性能。
在一较佳实施例中,一光阻面膜首先在一底材上形成出凹槽图案。然后将硅晶片置入一蚀刻反应室,在反应室中形成一薄层的有机聚合物以覆盖此光阻面膜和曝出的底材的表面,而此聚合物的成形主要是通过反应室内蚀刻气体与硅晶片表面材质相互反应所得。当聚合薄膜覆盖长成后,即可在反应室中对底材进行凹槽的蚀刻。由于上述的有机聚合膜在凹槽蚀刻过程中具有屏障的作用,因此蚀出的凹槽将可呈现稍具有倾斜度的边缘轮廓以及倾向圆滑的上缘结构。如此的凹槽形状将有利于后续凹槽内容物的充填并增进此内容物与其相邻层的接触特性。当凹槽的蚀刻完成后,便可将聚合膜及光阻层由底材表面清除。接着,在凹槽内填入绝缘物质,并将之平坦化。最后,进行牺牲氧化层的成形及去除,及完成本发明凹槽隔离的制作。
采用本发明的方法,可以仅通过一等离子蚀刻步骤,就可以形成轮廓改善的凹槽结构,因此制作工艺简单,并能提高元件的性能。
为清楚理解本发明的目的、特点和优点,下面将结合附图对本发明一较佳实施例进行详细说明。以下对方法和结构的描述并不包括集成电路制造的完整流程。本发明所沿用的现有技艺,在此仅作重点引用,以有助本发明的阐述。而且下述内文中相关图示并未依比例绘制,其作用仅在表现本发明的结构特点。
图1A至图1F是显示一凹槽隔离的传统制作流程的剖面图;
图2A至图2H是显示根据本发明一较佳实施例的一凹槽隔离的制作流程的剖面图。
本发明的内容可通过下述实施例与其相关附图(图2A至图2H)予以说明。参阅图2A,一光阻图案202首先形成于一半导体基底200上,以作为蚀刻面膜(etching mask)。而在形成此面膜图案202前,还可选择先行形成一薄层的氧化物(未图示),以增进光阻图案与基底间的附着。
接着,以此面膜覆盖的硅晶片置入一等离子蚀刻反应室,例如一电子回旋磁力加速共振反应室(Electron Cyclotron Resonance chamber)将会十分适用。然后在反应室内通入蚀刻气体以形成一个恰当的反应室环境,使得硅晶片表面能够生长出有机聚合物。要在硅晶片表面形成聚合物,蚀刻气体的选择可以上多种,如氯气(Cl2),溴化氢(HBr),全氯乙烷(C2F6),三氟甲烷(CHF3),四氟化碳(CF4),六氟化硫(SF6)等气体均能适用。选用的蚀刻气体在反应室的控制环境中,与光阻202,甚至与曝出的底材200发生化学反应,而产生薄薄的聚合物204以覆盖硅晶片表面,特别是覆盖住光阻图案202的表面(包含侧边),如图2B所示。此聚合膜204的厚度一般可控制在50至1000埃的范围内。此外,熟悉本技术的人员还可调节反应室中反应条件,而使聚合覆盖物在边缘地带尽量呈圆滑状,以利后续凹槽的成形。
参照图2C,在同一蚀刻反应室内,采用非等向性蚀刻(anisotropic etching)技术,蚀开底材200至一预定的深度,则可得到一凹槽66。由于上述的聚合物204在此蚀刻过程中,提供了屏障的效果,因此当蚀刻底材200的过程中,我们发现,蚀刻率将随着凹槽蚀刻的深度而变化,因此成形的凹槽轮廓便倾向往内倾斜,如图中所示,而非如传统工艺中接近垂直的形状。而此稍具有倾斜度的轮廓,将有利于后续凹槽内容物的充填及其与沟面的附着。此外,此聚合物覆盖物204还在凹槽蚀刻步骤中屏障着凹槽上缘,使其免于承受首当其冲的正面蚀刻,其甚至仿制具有圆滑边缘的聚合膜,而使凹槽66的上绿部分形成圆滑的轮廓,此圆滑上缘使得凹槽66在后续填入的内容物可与底材200获得较佳的接触特性。且值得注意的是,本发明可仅在一步骤的电浆蚀刻中,便制作出具有改善轮廓的凹槽结构。
当凹槽66形成后,则可清除剩馀的聚合物204,如图2D所示。之后,光阻图案202也可被移除,如图2E所示。
接下来,参照图2F,凹槽66内将填入绝缘物质形成一充填层206,在本实施例中,绝缘物质的充填可借助低压化学气相沉积法,而绝缘物质则可采用氧化硅,当然也可选用其他合适的沉积步骤或绝缘物质。另外,在以沉积法形成凹槽充填层206前,沟面66还可先行以热氧化法形成一氧化衬层(oxideliner)(未以图示),以控制底材硅200与充填层206氧化硅间的介面特性。凹槽66内的充填层206接着借助化学机械研磨技术而平坦化,并形成如图中所示的凹槽充填层206。熟悉本技术的人员在此研磨步骤中,可以依照步骤需要调合研磨条件,并最好尽量避免研磨表面的受损。
参照图2G,形成一牺牲氧化层208,当工艺所需的离子渗入完成后,再以湿蚀刻步骤将牺牲氧化层208清除,如图H所示,其蚀刻剂可采氟化氢。此时本发明的凹槽隔离结构也就完成。其后即可制作栅极氧化层、栅极、及其他元件,以完成一集成电路的制作。
以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的保护范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或替换,均应包含在申请的保护范围内。
Claims (5)
1.一种凹槽隔离(trench isolation)物的制造方法,其特征在于,该方法至少包括:
形成一光阻面膜(photoresist mask)于一半导体底材上,用以形成一凹槽;
于一蚀刻反应室中,形成一有机聚合物薄膜于该半导体底材上方,以覆盖该光阻面膜的表面及侧边,该有机聚合物薄膜的一部份通过该光阻面膜与一蚀刻气体反应而产生:
于该蚀刻反应室中,蚀刻该半导体底材,以形成一凹槽,该有机聚合物薄膜在该蚀刻步骤中提供屏障效果致使该凹槽的上缘形成圆滑状,其中一部份有机聚合物于该蚀刻步骤中被蚀去;
形成一绝缘层于该凹槽内;
以化学机械方法研磨该绝缘层,以形成一凹槽绝缘层于该凹槽内;
形成一牺牲氧化层于该半导体底材上方:以及
以蚀刻清除该牺牲氧化层。
2.如权利要求1所述的方法,其特征在于,所述的蚀刻反应室包含一电子回旋磁力加速共振反应室(Electron Cyclotron Resonance chamber)。
3.如权利要求2所述的方法,其特征在于,所述述的蚀刻气体为下列之一:氯气(Cl2),溴化氢(HBr),全氯乙烷(C2F6),三氟甲烷(CHF3),四氟化碳(CF4)以及六氟化硫(SF6)。
4.如权利要求1所述的方法,其特征在于,所述方法还包括在该凹槽蚀刻步骤后清除剩馀的有机聚合物薄膜的步骤。
5.如权利要求1所述的方法,其特征在于,所述方法还包括在该凹槽蚀刻步骤后清除该光阻面膜的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011013362A CN1158703C (zh) | 2001-01-10 | 2001-01-10 | 不含氮化物的凹槽隔离物的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011013362A CN1158703C (zh) | 2001-01-10 | 2001-01-10 | 不含氮化物的凹槽隔离物的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1363953A true CN1363953A (zh) | 2002-08-14 |
CN1158703C CN1158703C (zh) | 2004-07-21 |
Family
ID=4652025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011013362A Expired - Lifetime CN1158703C (zh) | 2001-01-10 | 2001-01-10 | 不含氮化物的凹槽隔离物的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1158703C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414681C (zh) * | 2002-10-03 | 2008-08-27 | Nxp股份有限公司 | 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法 |
CN100449684C (zh) * | 2003-03-28 | 2009-01-07 | 反射公司 | 用于微机电***的阻挡层 |
CN101523264A (zh) * | 2006-08-10 | 2009-09-02 | 松下电工株式会社 | 光电变换装置 |
-
2001
- 2001-01-10 CN CNB011013362A patent/CN1158703C/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414681C (zh) * | 2002-10-03 | 2008-08-27 | Nxp股份有限公司 | 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法 |
CN100449684C (zh) * | 2003-03-28 | 2009-01-07 | 反射公司 | 用于微机电***的阻挡层 |
CN101523264A (zh) * | 2006-08-10 | 2009-09-02 | 松下电工株式会社 | 光电变换装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1158703C (zh) | 2004-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4639288A (en) | Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching | |
EP0407047B1 (en) | Method of planarization of topologies in integrated circuit structures | |
US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
US6207534B1 (en) | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing | |
US5895254A (en) | Method of manufacturing shallow trench isolation structure | |
US5918131A (en) | Method of manufacturing a shallow trench isolation structure | |
JP5172060B2 (ja) | 半導体装置の隔離のため浅いトレンチ内に深いトレンチを形成するための自己整合方法 | |
US6197691B1 (en) | Shallow trench isolation process | |
CN101673703A (zh) | 浅槽隔离结构的制作方法 | |
US6410403B1 (en) | Method for planarizing a shallow trench isolation | |
CN1158703C (zh) | 不含氮化物的凹槽隔离物的制造方法 | |
US7041547B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
KR100275600B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
US6670275B2 (en) | Method of rounding a topcorner of trench | |
US6232181B1 (en) | Method of forming a flash memory | |
US6103594A (en) | Method to form shallow trench isolations | |
US6869857B2 (en) | Method to achieve STI planarization | |
CN1229860C (zh) | 中空沟槽隔离物及其制造方法 | |
TW559985B (en) | Method for forming isolation layer of semiconductor device | |
JP3732381B2 (ja) | 浅いトレンチ分離構造の製造方法 | |
KR19990004561A (ko) | 반도체 소자의 소자분리막 제조방법 | |
US6531265B2 (en) | Method to planarize semiconductor surface | |
KR100652288B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
CN1299347C (zh) | 浅沟道隔离结构的制造方法 | |
KR19990050129A (ko) | 반도체 소자의 소자 분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20040721 |