CN1331241C

CN1331241C - 薄膜晶体管及具有此种薄膜晶体管的像素结构

Info

Publication number: CN1331241C
Application number: CNB031533906A
Authority: CN
Inventors: 来汉中
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2003-08-12
Filing date: 2003-08-12
Publication date: 2007-08-08
Anticipated expiration: 2023-08-12
Also published as: CN1581513A

Abstract

一种薄膜晶体管及具有此种薄膜晶体管的像素结构，该薄膜晶体管包括至少一凹口的一栅极、一栅介电层、一源极、一漏极以及一沟道层。栅极配置在一基板上，栅介电层配置在基板上，并覆盖栅极。源极配置在栅介电层上，位于凹口上方以外的区域，且源极与部分栅极重迭。漏极配置在源极所暴露出的栅介电层上，其中漏极位于凹口上方，且漏极与凹口旁的部分栅极重迭。沟道层配置在栅极上方的栅介电层及源极与漏极之间。本发明借由不对称的源极与漏极设计，可使上下两金属层在有重迭失误时大幅降低电容变化，使得第一金属层(栅极)与第二金属层(源极与漏极)对准不佳时仍可大幅降低C_gd电容的变化值；另其源极/漏极设计结构也可应用于修补结构中，而可提升元件使用率。

Description

薄膜晶体管及具有此种薄膜晶体管的像素结构

技术领域

本发明涉及一种基本电器元件领域半导体器件中的半导体元件的结构，特别是涉及一种具有不对称源极与漏极结构设计，而使得当第一金属层(栅极)与第二金属层(源极与漏极)的对准不佳时，仍可大幅降低Cgd电容的变化值，且该源极/漏极设计结构也可应用于修补结构中而可提升元件使用率的薄膜晶体管(thin film transistor，简称TFT)及具有此种薄膜晶体管的像素结构(pixel structure)。

背景技术

薄膜晶体管液晶显示器，主要是由薄膜晶体管(即晶体管，以下均称为晶体管)阵列(即数组，以下均称为阵列)基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的一像素电极(pixel electrode)而构成数个像素结构。而上述的薄膜晶体管是包括栅极、沟道层、漏极与源极，其是用来作为液晶显示单元的开关元件。而现有习知的像素结构常有重迭失误(overlap shift)的问题(请参考图1A与图1B)。

请参阅图1A、图1B所示，分别是现有习知的一种像素结构无重迭失误及有重迭失误的上视示意图。请先参阅图1A所示，是现有习知的无发生重迭失误的像素结构100的上视示意图，该像素结构100，包括一栅极102、一扫描配线104、一栅介电层(图中未示)、一沟道层106、一源极108、一漏极110、一数据配线112、一保护层(图中未示)以及一像素电极114。而扫描配线104以与栅极102是电性相连且配置于一基板(图中未示)上，其中扫描配线104以与栅极102同属一第一金属层。而栅介电层是覆盖于扫描配线104以与栅极102。另外，沟道层106是位于栅极102上方的栅介电层上，而源极108与漏极110是配置于栅极102两侧的栅介电层上，且源极108与漏极110部分重迭于沟道层106上，其中源极108与漏极110同属一第二金属层。再者，数据配线112是位于栅介电层上，且与源极108电性相连，其中数据配线112也属于第二金属层。而前述栅极102、沟道层106以及源极/漏极108/110可以构成一薄膜晶体管120。保护层则是覆盖薄膜晶体管120、扫描配线104以及数据配线112，其中保护层具有一接触窗116，暴露出漏极110。而像素电极114就是藉由接触窗116而与漏极110电性连接。

在上述像素结构中，其栅极102与漏极110间的寄生电容C_gd(a)的大小，是与栅极102与漏极110之间重迭区域的大小有关。倘若薄膜晶体管阵列中的栅极与漏极间的寄生电容发生变化的话，将会造成液晶显示器的效能受到影响。

而会造成栅极与漏极间的寄生电容改变主要的原因是来自第一金属层(栅极)与第二金属层(源极与漏极)的对准不佳，如图1B所示。相较于图1A，图1B中的第二金属层(包括数据配线112以及源极/漏极108/110)明显产生偏移，如此一来，栅极102与漏极110间的寄生电容C_gd(a’)也将会因为栅极102与漏极110之间重迭区域的大小缩减而大幅改变，进而造成产品画面有mura(画面不均匀)的缺点。

由此可见，上述现有的薄膜晶体管及薄膜晶体管的像素结构仍存在有缺陷，而亟待加以进一步改进。为了解决现有的薄膜晶体管及薄膜晶体管的像素结构的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于上述现有的薄膜晶体管及薄膜晶体管的像素结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新型的薄膜晶体管及具有此种薄膜晶体管的像素结构，能够改进一般现有的薄膜晶体管及薄膜晶体管的像素结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服上述现有的薄膜晶体管及薄膜晶体管的像素结构存在的缺陷，而提供一种新的薄膜晶体管及具有此种薄膜晶体管的像素结构，所要解决的主要技术问题是使其可以大幅降低像素结构的栅极与漏极间的寄生电容改变值，甚至是在重迭失误的情形下也不会使栅极与漏极间的寄生电容改变，从而更加适于实用，具有产业上的利用价值。

本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种薄膜晶体管，其包括：一栅极，配置于一基板上，其中该栅极具有至少一凹口；一栅介电层，配置于该基板上，并将该栅极覆盖；一源极，配置于该栅介电层上，其中该源极是位于该凹口上方以外的区域，且该源极与部分该栅极重迭；一漏极，配置于该源极所暴露出的该栅介电层上，其中该漏极是位于该凹口上方并完全覆盖该凹口，且该漏极与该凹口旁的部分该栅极重迭；以及一沟道层，配置在该栅极上方的该栅介电层以及该源极与该漏极之间。

本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。

前述的薄膜晶体管，其更包括一刻蚀终止层，位于该沟道层以及该源极与漏极之间。

前述的薄膜晶体管，其更包括一欧姆接触层，位于该沟道层以及该源极与漏极之间。

前述的薄膜晶体管，其中所述的源极与该栅极重迭。

前述的薄膜晶体管，其中所述的源极包括两个条状部分，分别相邻该漏极的两长边配置。

前述的薄膜晶体管，其中所述的栅极的该凹口的形状包括三角形、四边形或不规则形。

本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种像素结构，其包括：一扫描配线，配置在一基板上；一栅极，配置于该基板上且与该扫描配线电性连接，其中该栅极具有至少一凹口；一栅介电层，配置于该基板上，覆盖该扫描配线与这些栅极；一沟道层，配置在这些栅极上方的该栅介电层上；一源极，配置于该沟道层上，其中该源极是位于该凹口上方以外的区域，且该源极与部分该栅极重迭；一漏极，配置于该源极所暴露出的该沟道层上，其中该漏极是位于该凹口上方并完全覆盖该凹口，且该漏极与该凹口旁的部分该栅极重迭；一数据配线，配置在该栅介电层上，且该数据配线是与该源极电性连接；一保护层，配置在该基板上方，覆盖住该栅极、该栅介电层、该沟道层、该源极、该漏极、该扫描配线以及该数据配线；一接触窗，配置在该保护层中，且与该漏极电性接触；以及一像素电极，配置在该保护层上，且该像素电极是藉由该接触窗而与该漏极电性连接。

前述的像素结构，其更包括一刻蚀终止层，位于该沟道层以及该源极与漏极之间。

前述的像素结构，其更包括一欧姆接触层，位于该沟道层以及该源极与漏极之间。

前述的像素结构，其中所述的源极与该栅极重迭。

前述的像素结构，其中所述的源极包括两个条状部分，分别相邻该漏极的两长边配置。

前述的像素结构，其中所述的这些源极更包括延伸至该扫描配线上方的该栅介电层上。

前述的像素结构，其中所述的栅极的凹口的形状包括三角形、四边形或不规则形。

本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种薄膜晶体管，其包括：一扫描配线，配置在一基板上；一栅极，配置于该基板上且与该扫描配线电性连接，其中该栅极具有至少一凹口；一栅介电层，配置在该基板上，覆盖该扫描配线与这些栅极；一漏极，配置在该凹口上方的该栅介电层上，且该漏极与该凹口旁的部分该栅极以及部分该扫瞄配线重迭；以及一三叉型源极，配置在该栅介电层上，其中该三叉型源极包括：二第一凸出部，配置于该栅介电层上，其中这些第一凸出部是位于该凹口上方以外的区域，且这些第一凸出部与部分该栅极重迭；一第二凸出部，配置于这些第一凸出部之间的该扫描配线上方，其中该第二凸出部较该第一凸出部短；一连接部，连接这些第二凸出部与该第一凸出部；以及一沟道层，配置在这些栅极与该漏极、该三叉型源极之间。

前述的薄膜晶体管，其更包括一刻蚀终止层，位于该沟道层以及该漏极、该三叉型源极之间。

前述的薄膜晶体管，其更包括一欧姆接触层，位于该沟道层以及该漏极、该三叉型源极之间。

前述的薄膜晶体管，其中所述的三叉型源极的该连接部是超出该扫描配线配置。

前述的薄膜晶体管，其中所述的栅极的凹口的形状包括三角形、四边形或不规则形。

前述的薄膜晶体管，其更包括一数据配线，配置在该栅介电层上，且该数据配线是与该三叉型源极电性连接。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提出一种薄膜晶体管，包括具有至少一凹口的一栅极、一栅介电层、一源极、一漏极以及一沟道层。栅极是配置在一基板上，而栅介电层则配置在基板上，并覆盖栅极。源极则是配置在栅介电层上，其中源极是位于凹口上方以外的区域，且源极与部分栅极重迭。而漏极配置在源极所暴露出的栅介电层上，其中漏极是位于凹口上方并完全覆盖该凹口，且漏极与凹口旁的部分栅极重迭。再者，沟道层是配置在栅极上方的栅介电层以及源极与漏极之间。

在一实施例中，源极可选择与栅极重迭或分成两个条状部分，其中条状部分分别相邻漏极的两长边配置。

本发明再提出一种像素结构，包括扫描配线、数据配线、栅极、栅介电层、沟道层、源极、保护层、接触窗以及像素电极。其中，扫描配线是配置在一基板上，栅极也是配置于基板上且与扫描配线电性连接，其中栅极具有至少一凹口。而栅介电层是配置在基板上，覆盖扫描配线与栅极。沟道层则是配置在栅极上方的栅介电层上，而源极是配置于沟道层上，其中源极位于凹口上方以外的区域，且源极与部分栅极重迭。漏极则配置于源极所暴露出的沟道层上，其中漏极是位于凹口上方并完全覆盖该凹口，且漏极与凹口旁的部分栅极重迭。而数据配线则是配置在栅介电层上，且数据配线是与源极电性连接，保护层则配置在基板上方，覆盖住栅极、栅介电层、沟道层、源极、漏极、扫描配线以及数据配线。而接触窗则配置在保护层中，且与漏极电性接触。另外，像素电极是配置在保护层上，且像素电极是藉由接触窗而与漏极电性连接。

在一实施例中，源极可选择与栅极重迭或分成两个条状部分，其中条状部分分别相邻漏极的两长边配置。而且，源极更可包括延伸至扫描配线上方的栅介电层上。

本发明又提出一种薄膜晶体管，包括一扫描配线、栅极、栅介电层、沟道层、漏极以及三叉型源极。其中，扫描配线配置在一基板上，而栅极也是配置于基板上且与扫描配线电性连接，其中栅极具有至少一凹口。栅介电层则配置在基板上，并覆盖扫描配线与栅极，而漏极是配置在凹口上方的栅介电层上，且漏极与凹口旁的部分栅极以及部分扫瞄配线重迭。三叉型源极则是配置在栅介电层上，其中包括配置于栅介电层上方的两第一凸出部、配置于第一凸出部间的扫描配线上方之一第二凸出部以及连接前述各凸出部的一连接部，其中第一凸出部是位于凹口上方以外的区域，且第一凸出部与部分栅极重迭，而第二凸出部较第一凸出部短。此外，沟道层是配置在栅极与漏极、三叉型源极之间。

上述结构中，三叉型源极的连接部可超出扫描配线配置。另外，可包括一数据配线，配置在栅介电层上，且数据配线是与三叉型源极电性连接。

由于本发明利用不对称源极与漏极设计，所以当第一金属层(栅极)与第二金属层(源极与漏极)的对准不佳时，仍可大幅降低C_gd电容的变化值降低很多。另外，本发明的源极/漏极设计结构也可应用于修补结构中。

综上所述，本发明特殊的薄膜晶体管及具有此种薄膜晶体管的像素结构，主要特点在于利用不对称源极与漏极结构设计，而使得当第一金属层(栅极)与第二金属层(源极与漏极)的对准不佳时，仍可大幅降低Cgd电容的变化值；另外本发明的源极/漏极设计结构也可应用于修补结构中，因此可以大大提升元件的使用率。其具有上述诸多的优点及实用价值，在产品研发上确属创新，在产品结构、制造方法或功能上皆有较大的改进，较现有的薄膜晶体管及薄膜晶体管的像素结构具有增进的多项功效，且在技术上有较大进步，并产生了好用及实用的效果，具有产业广泛利用价值，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1A与图1B分别是现有习知的一种像素结构无重迭失误及有重迭失误的上视结构示意图。

图2是依照本发明一较佳实施例的像素结构的上视结构示意图。

图3A、图3B分别是图2中第III部位的薄膜晶体管无重迭失误及有重迭失误的放大上视示意图。

图4A至图4F是依照图3A中IV-IV剖面所示的薄膜晶体管的制造流程剖面示意图。

图5、图6是依照本发明各实施例的薄膜晶体管的上视结构示意图。

图7是依照本发明较佳实施例的可修补薄膜晶体管的上视结构示意图。

100、200：像素结构 102、202、502、702：栅极

104、204、504、704：扫描配线 106、206、506、706：沟道层

108、208、508：源极 110、210、510、710：漏极

112、212：数据配线 114、214：像素电极

116、216：接触窗 120、220、700：薄膜晶体管

203、503、703：凹 205、402、505、705：栅介电层

400：基板 404：非晶硅层

406：刻蚀终止层 408、408a、408b、408c：光阻层

410：光罩 412、414：曝光制程

416：欧姆接触层 418：第二金属层

708：三叉型源极 708a：第一凸出部

708b：第二凸出部 708c：连接部

具体实施方式

以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管及具有此种薄膜晶体管的像素结构其具体结构、特征及其功效，详细说明如后。

请参阅图2所示，是依照本发明一较佳实施例的像素结构的上视结构示意图。本发明的像素结构200，包括一扫描配线204、一栅极202、一栅介电层205、一源极208、一漏极210、一沟道层206、一数据配线212、一保护层(图中未示)、一接触窗216以及一像素电极214，其中：

该扫描配线204，是配置在一基板(图中未示)上，而栅极202是配置在基板上，且与扫描配线204电性相连，其中该栅极202具有一凹口203。而且，栅极202的凹口203的形状可以是三角形(如等腰三角形、不等腰三角形、正三角形)、四边形(如矩形、正方形、梯形)或不规则形等形状，而非限定于图中所示形状。

该栅介电层205，配置在基板上，覆盖栅极202与扫描配线204。

该沟道层206，是配置在栅极202上方的栅介电层205上。

该源极208，是配置在栅极202上方的沟道层206上，其中源极208位于凹口203上方以外的区域，且源极208与部分栅极202重迭。

该漏极210，配置于源极208所暴露出的沟道层206上，其中漏极210是位于凹口203上方，且漏极210与凹口203旁的部分栅极202重迭。

再者，上述的沟道层206、源极208、漏极210以与栅极202是构成一薄膜晶体管220，而在沟道层206与源极208、漏极210之间还可包括一刻蚀终止层(I stopper)。

该数据配线212，是配置在栅介电层205上，且数据配线212是与源极208电性连接，而保护层配置在基板上方，覆盖住薄膜晶体管220、扫描配线204以及数据配线212。

该接触窗216，则配置在保护层中，且与漏极210电性接触。

另外，该像素电极214，是配置在保护层上，且像素电极214是藉由接触窗216而与漏极210电性连接。

为了详细说明本发明的优点，请参阅图3A与图3B所示，分别是图2的第III部位的薄膜晶体管无重迭失误(overlap shift)及有重迭失误的放大上视示意图。

请参阅图3A与图3B所示，本发明的薄膜晶体管220部分在无重迭失误时(请见图3A所示)的栅极202与漏极210间的寄生电容C_gd(a+b)与有重迭失误时(请见图3B所示)的栅极202与漏极210间的寄生电容C_{gd(a’+b’)}主要是依照栅极202与漏极210重迭部位的大小来决定，而本发明的设计可大幅降低因重迭失误所造成的寄生电容，甚至是如图3A与图3B在发生重迭失误的情形下，也不会使栅极202与漏极210间的寄生电容改变。其中，沟道层206是指配置在栅极202上方的点状位置。

此外，在一实施例中，可将栅极202的凹口203加大，以减少x方向的重迭变化所造成的电流变化。

以下请参阅图4A至图4F所示，是依照图3A中IV-IV剖面所示的薄膜晶体管的制造流程剖面示意图。请首先参阅图4A所示，本实施例的薄膜晶体管，是先在一基板400上同时形成包含扫描配线(请见图3A中的扫描配线204)与栅极202的第一金属层。之后，在基板400上形成一栅介电层402，并覆盖扫描配线与栅极202，再依序形成一非晶硅(α-Si)层404以及一刻蚀终止层406，其中该刻蚀终止层406的材质如氮化硅。

之后，请参阅图4B所示，在基板400上形成一光阻层408。接着，在栅极202上方利用一光罩410对光阻层408进行曝光制程412，而被曝光的区域408c即为预定形成沟道层(请见图3A的沟道层206)的部位。

接着，请参阅图4C所示，从基板400背面对光阻层408进行另一道曝光制程414，此时被曝光的区域408b是以第一金属层(即栅极202)作为罩幕。

然后，请参阅图4D所示，对曝光过的光阻层408进行显影，再利用显影后的光阻层408c作为刻蚀罩幕，以图案化刻蚀终止层406。

接着，请参阅图4E所示，去除剩余的光阻层，再在基底400上形成一欧姆接触层416，并覆盖非晶硅层404以及一刻蚀终止层406。随后，在欧姆接触层416上形成一第二金属层418。

之后，请参阅图4F所示，图案化第二金属层418，以形成源极208与漏极210。同时，利用与图案化第二金属层418一样的光罩刻蚀欧姆接触层416以及非晶硅层404。由于部分栅极202上方存在有刻蚀终止层406，所以刻蚀终止层406以下的非晶硅层404不会被去除，而形成沟道层206。

另外，本发明的薄膜晶体管的设计尚有多种变形，如图5与图6所示。

请参阅图5与图6所示，是依照本发明各实施例的薄膜晶体管的上视示意图。如图5、图6所示，其中的扫描配线504与栅极502的配置如图4A所示。而图5与图6中的沟道层506(点状标示处)皆位于栅极502上的栅介电层505上，而两者的不同在于源极508及漏极510的配置，其中图5的漏极510与凹口503旁的部分栅极502重迭，而源极508包括两个条状部分，位于凹口503上方以外的区域且分别相邻漏极510的两长边配置；图6的漏极510除了与凹口503旁的部分栅极502重迭，还重迭于部分扫描配线504，而源极508除了分别相邻漏极510的两长边配置，还延伸至扫描配线504的上方。

另外，本发明的设计还可以应用于可修补(repair)结构中(如图7所示)。

请参阅图7所示，是依照本发明的较佳实施例的薄膜晶体管的上视示意图。请参阅图7所示，本发明的薄膜晶体管700，包括一扫描配线704、栅极702、栅介电层705、沟道层706、漏极710以及一三叉型源极708。各构件(element)的结构配置与前述图4C大致相同，沟道层706(点状标示处)是位于栅极702上的栅介电层705上，而其中的差异在于本图的三叉型源极708包括分别配置于配置于该栅介电层705上方的两第一凸出部708a、配置于第一凸出部708a间的扫描配线704上方的一第二凸出部708b以及连接前述各凸出部708a与708b的一连接部708c，其中第一凸出部708a是位于凹口703上方以外的区域，且第一凸出部708a与部分栅极702重迭。再者，第二凸出部708b较第一凸出部708a短，且连接部708c可超出扫描配线704配置。所以，当三叉型源极708其中一凸出部708a与708b发生故障时，可切断连接部708c与故障的凸出部相接处，以完成修补的动作。

综上所述，本发明的特点在于利用不对称源极与漏极设计，以便当第一金属层(栅极)与第二金属层(源极与漏极)的对准不佳时，仍可大幅降低C_gd电容的变化值降低。另外，本发明的源极/漏极设计结构也可应用于修补结构中，因此可以提升元件的使用率。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1、一种薄膜晶体管，其特征在于其包括：

一栅极，配置于一基板上，其中该栅极具有至少一凹口；

一栅介电层，配置于该基板上，并将该栅极覆盖；

一源极，配置于该栅介电层上，其中该源极是位于该凹口上方以外的区域，且该源极与部分该栅极重迭；

一漏极，配置于该源极所暴露出的该栅介电层上，其中该漏极是位于该凹口上方并完全覆盖该凹口，且该漏极与该凹口旁的部分该栅极重迭；以及

一沟道层，配置在该栅极上方的该栅介电层以及该源极与该漏极之间。

2、根据权利要求1所述的薄膜晶体管，其特征在于其更包括一刻蚀终止层，位于该沟道层以及该源极与漏极之间。

3、根据权利要求1所述的薄膜晶体管，其特征在于其更包括一欧姆接触层，位于该沟道层以及该源极与漏极之间。

4、根据权利要求1所述的薄膜晶体管，其特征在于其中所述的源极与该栅极重迭。

5、根据权利要求1所述的薄膜晶体管，其特征在于其中所述的源极包括两个条状部分，分别相邻该漏极的两长边配置。

6、根据权利要求1所述的薄膜晶体管，其特征在于其中所述的栅极的该凹口的形状包括三角形、四边形或不规则形。

7、一种具有薄膜晶体管的像素结构，其特征在于其包括：

一扫描配线，配置在一基板上；

一栅极，配置于该基板上且与该扫描配线电性连接，其中该栅极具有至少一凹口；

一栅介电层，配置于该基板上，覆盖该扫描配线与这些栅极；

一沟道层，配置在这些栅极上方的该栅介电层上；

一源极，配置于该沟道层上，其中该源极是位于该凹口上方以外的区域，且该源极与部分该栅极重达；

一漏极，配置于该源极所暴露出的该沟道层上，其中该漏极是位于该凹口上方并完全覆盖该凹口，且该漏极与该凹口旁的部分该栅极重迭；

一数据配线，配置在该栅介电层上，且该数据配线是与该源极电性连接；

一保护层，配置在该基板上方，覆盖住该栅极、该栅介电层、该沟道层、该源极、该漏极、该扫描配线以及该数据配线；

一接触窗，配置在该保护层中，且与该漏极电性接触；以及

一像素电极，配置在该保护层上，且该像素电极是藉由该接触窗而与该漏极电性连接。

8、根据权利要求7所述的像素结构，其特征在于其更包括一刻蚀终止层，位于该沟道层以及该源极与漏极之间。

9、根据权利要求7所述的像素结构，其特征在于其更包括一欧姆接触层，位于该沟道层以及该源极与漏极之间。

10、根据权利要求7所述的像素结构，其特征在于其中所述的源极与该栅极重迭。

11、根据权利要求7所述的像素结构，其特征在于其中所述的源极包括两个条状部分，分别相邻该漏极的两长边配置。

12、根据权利要求11所述的像素结构，其特征在于其中所述的这些源极更包括延伸至该扫描配线上方的该栅介电层上。

13、根据权利要求7所述的像素结构，其特征在于其中所述的栅极的凹口的形状包括三角形、四边形或不规则形。

14、一种薄膜晶体管，其特征在于其包括：

一扫描配线，配置在一基板上；

一栅介电层，配置在该基板上，覆盖该扫描配线与这些栅极；

一漏极，配置在该凹口上方的该栅介电层上，且该漏极与该凹口旁的部分该栅极以及部分该扫描配线重迭；以及

一三叉型源极，配置在该栅介电层上，其中该三叉型源极包括：

二第一凸出部，配置于该栅介电层上，其中这些第一凸出部是位于该凹口上方以外的区域，且这些第一凸出部与部分该栅极重迭；

一第二凸出部，配置于这些第一凸出部之间的该扫描配线上方，其中该第二凸出部较该第一凸出部短；

一连接部，连接这些第二凸出部与该第一凸出部；以及

一沟道层，配置在这些栅极与该漏极、该三叉型源极之间。

15、根据权利要求14所述的薄膜晶体管，其特征在于其更包括一刻蚀终止层，位于该沟道层以及该漏极、该三叉型源极之间。

16、根据权利要求14所述的薄膜晶体管，其特征在于其更包括一欧姆接触层，位于该沟道层以及该漏极、该三叉型源极之间。

17、根据权利要求14所述的薄膜晶体管，其特征在于其中所述的三叉型源极的该连接部是超出该扫描配线配置。

18、根据权利要求14所述的薄膜晶体管，其特征在于其中所述的栅极的凹口的形状包括三角形、四边形或不规则形。

19、根据权利要求14所述的薄膜晶体管，其特征在于其更包括一数据配线，配置在该栅介电层上，且该数据配线是与该三叉型源极电性连接。