CN1305112C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1305112C
CN1305112C CNB2004100458637A CN200410045863A CN1305112C CN 1305112 C CN1305112 C CN 1305112C CN B2004100458637 A CNB2004100458637 A CN B2004100458637A CN 200410045863 A CN200410045863 A CN 200410045863A CN 1305112 C CN1305112 C CN 1305112C
Authority
CN
China
Prior art keywords
wafer
mentioned
semiconductor substrate
interarea
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100458637A
Other languages
English (en)
Other versions
CN1577737A (zh
Inventor
米田健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577737A publication Critical patent/CN1577737A/zh
Application granted granted Critical
Publication of CN1305112C publication Critical patent/CN1305112C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在半导体衬底(晶片)固定在载物台上的状态下的这个半导体衬底主面上，对于光平板印刷线的曝光光线的假设焦点平面不产生偏差。将晶片(10)固定在销夹头(pin chuck)(20)上，接下来，向固定地晶片(10)上用通过具有设计图案的掩膜的曝光光线曝光，在晶片(10)的主面上复印设计图案。晶片(10)的背面(10b)具有剖面凸凹形状周期在300μm以上的弯曲和开口直径在100μm以下的凹陷部分(10c)，形成为弯曲的深度和凹陷部分的深度的算数平均值在200nm以下的样子。还有，曝光光线的焦点位置和固定在销夹头(20)上的晶片(10)的主面之间的距离差设定在设计标准的50%以下。

Description

半导体装置的制造方法
技术领域
本发明，是涉及由透过具有设计图案的掩膜的曝光光线向半导体衬底的主面复印设计图案的半导体装置的制造方法及使用这种方法的半导体衬底的制造方法。
背景技术
近年，伴随着MOS(金属-氧化膜-半导体)型半导体装置的精细化，对减小线幅(配线宽度)的精细加工提出了更强的要求。另一方面，光平板印刷技术的精细蚀刻图案的形成技术对精细加工来讲最为重要。精细图案的形成，由曝光光线的波长短波化和曝光头的多开口化(多NA化)谋求解像度的提高是一般地做法。然而，曝光光线的波长短波化和曝光头的多开口化尽管对精细图案的形成有利，但是因为曝光光线的焦点深度变浅，就变得无法保证充分的焦点深度。
为此，被曝光面的半导体衬底(晶片)和曝光头的距离，在晶片上的各处都等距离是精细加工的重要因素之一。曝光光线的焦点位置，由对逐次移动曝光装置载物台(Stepper Stage)根据焦点距离提供倾斜(Tilt)等的机械性距离补正是可能调节的。然而，这个焦点距离的补正机构也只是在曝光中每一次照射加以补正，因为一次照射内的补正是不可能的，这样，一次照射内的焦点距离的均一性就变得极其重要。在此，通常的一次照射的曝光区域，逐次移动曝光装置为25mm×25mm的四方形，扫描逐次移动曝光装置为26mm×8mm的长方形。
可是，决定焦点精度的要因依赖于曝光头或者是载物台(stage)驱动机构等，还依赖于要曝光的晶片主面上已经形成的图案的高低影响。因此，对于晶片的主面，要求其为假想平面(理想的曝光面)的小偏差，也就是对于焦点位置偏差小，即平坦的晶片。为此，以前，通过使用将晶片的平整度提高到几乎与设计标准相同水准的晶片，以这种做法应付焦点深度变浅的情况。这样，以前的平整晶片，是基本厚度的偏差小的晶片，只要将基本厚度的偏差小的晶片置于逐次移动曝光装置载物台上，与焦点面的偏差变小，高精度的图案的形成就是可能的了。
(非专利文献1)
Tadahito Fujisawa et al.，″Analysis of Wafer Flatness for CD Control inPhotolithography″，Optical Microlithography XV，Proceedings of SPIE Vol.4691(2002)
(发明所要解决的课题)
然而，本专利申请的发明者，结合了种种研究的结果，晶片主面和焦点面的偏差，实际上不只取决于晶片的厚度的均匀性，还取决于晶片固定在逐次移动曝光装置载物台上的状态下晶片主面在逐次移动曝光装置中相对光学***处于什么样的位置，彻底查明了实际曝光时不只是晶片的厚度的均匀性的提高决定精细加工这一事实。
以下，基于图面说明以前的晶片和固定它的载物台的问题点。
图14(a)～图14(c)是模式表示以前的将厚度偏差控制在最小的具有高平整度的晶片固定在载物台上的情况。
如图14(a)所示那样，晶片100只要是膜厚均匀且表面和背面完全没有弯曲的理想晶片，不会产生任何问题。还有，如果载物台200也具有理想的平整度的话，即使晶片100上多少有一点弯曲，通过将晶片100压紧在载物台200上，(晶片的)弯曲也能够得到矫正，其结果，晶片100的主面和假设焦点平面50之间的偏差A、B、C、D值就变得全部相等。
然而，被称作以前的具有高平整度的晶片100，实际上如图14(b)所示那样，晶片100上各点测定的厚度E、F、G、H即便是相等，也会产生一些弯曲。也就是，生成了弯曲的晶片100，一般称为瑕疵(snake)晶片。还有，以前的载物台200也没有理想的平整度，吸着性亦不完全。
图14(c)是表示以前的具有弯曲的晶片100固定在逐次移动曝光装置载物台210的销夹头(pin chuck)上的样子。正如这样，在销夹头的上面通过真空吸着压紧固定，由于晶片100的背面的平整状况，进一步使偏差增大。从这儿也可知道光平面印刷工程中最重要的，不是由决定晶片100的平整度的厚度的均匀性来判定，而是由固定在逐次移动曝光装置载物台210的销夹头上的状态下，自假设焦点平面50的偏差值决定。这个偏差值即依赖于晶片100的背面状态及形状，也相当大程度依赖于处在逐次移动曝光装置载物台210上的(固定)方式和形状。
也就是，晶片100即便不是厚度不均匀，而由晶片100的背面形状、在逐次移动曝光装置载物台210及销211的上端面的状态，还有与密封部分212的相互作用，出现与晶片100的背面不接触的销211，这样，晶片表面与假设焦点平面50的偏差A、B、C、D的值就会变得不一样，就不能再称处于固定在逐次移动曝光装置载物台210上的状态下的晶片100的主面是绝对平整的了。
还有，以前是着眼于厚度的均匀性(厚度的不均匀)判定晶片100的平整度的，这个平整度，是晶片100不固定到载物台而处于自由状态，由使用静电电容的电学方法或者是使用斐索干涉计的光学方法测定其厚度进行评价。还有，晶片100的背面即便是由理想平整面的夹头(载物台)完全平整地吸着矫正，算出晶片100主面的平整度。这样的测定方法，对于测定晶片100的厚度不均匀程度并不为过，但是从这个晶片100的厚度不均匀程度算出的平整度不保证实际的逐次移动曝光装置的曝光情况时的焦点深度。
从以上的叙述中，在以前的晶片载物台210上固定的晶片100，形成精细的且高精度的平版印刷图案是困难的。也就是，如以前那样，由单纯的将晶片100的厚度均匀性改读成为这个晶片100的平整度的评价方法，要高精度地制造设计标准为0.15μm以下的一代半导体装置是极其困难的。
发明内容
本发明，鉴于上述以前的问题而进行的，其目的在于：半导体衬底(晶片)处于固定在载物台上的状态下的这个半导体衬底的主面对于光平版印刷中的曝光光线的假设焦点平面不产生偏差。
(解决课题的方法)
为达到上述目的，本发明，在设定使用在半导体装置中的半导体衬底背面出现的弯曲的周期最小值，比这个弯曲小的凹陷部分的深度最小值，及两者之间的算数平均值的最小值的同时，使衬底载物台上的半导体衬底的主面的平整度成为100nm以下的构成。
具体地讲，本发明所涉及的半导体装置的制造方法，包括：将具有主面和位于该主面的另一侧面的背面的半导体衬底，以所述背面与上部具有衬底固定部分的晶片夹头相对的方式载置于所述晶片夹头上的第1工序、通过由透过具有设计图案的掩膜的曝光光线对载置的上述半导体衬底主面曝光、向上述半导体衬底的主面上复印上述设计图案的第2工序、上述半导体衬底的的背面，形成有断面凸凹状的周期为300μm以上的弯曲和开口部分口径在100μm以下的凹陷部分，形成为弯曲的深度和凹陷部分的深度的算数平均值在200nm以下，第2工序中，设定曝光光线的焦点位置和载置在晶片夹头上的半导体衬底的主面的距离差(偏差)在设计标准的50％以下。
根据本发明的半导体装置的制造方法，位于半导体衬底的主面的另一侧面的背面，形成有断面凸凹状的周期为300μm以上的弯曲和开口部分口径在100μm以下的凹陷部分，形成为弯曲的深度和凹陷部分的深度的算数平均值在200nm以下，还有，设定曝光光线的焦点位置和固定在衬底载物台上的半导体衬底的主面的距离差(偏差)在设计标准的50％以下，这个半导体衬底的主面与曝光光线(光学系)的假设焦点平面的偏差变小，所以即便是设计标准为0.15μm以下的精细图案，也可以增大焦点位置的余量(margin)。
本发明的半导体装置的制造方法中，半导体衬底的主面被分割成分别由所述曝光光线曝光的曝光单位即正方形的多个位置，第2工序，包含由曝光光线按次序曝光分割了的各个位置的工序，多个位置中，中心位置包含在半导体衬底的主面上的位置，曝光光线的假设焦点平面和固定在晶片夹头上的半导体衬底的主面之间的距离差，在由位置平整度面标准最小2次方范围(SFQR)法表示的情况下，最好的是为决定设计图案的设计标准的120％以下。
这样做，曝光光线的焦点位置和固定在晶片夹头上的半导体衬底的主面的偏差确实可以设定在设计标准的50％以下。
本发明的半导体装置的制造方法，在第2工序中，晶片夹头中的衬底支撑部分，最好的是与半导体衬底的背面均匀接触。
这种情况下，半导体衬底由大气压力压在衬底载物台的衬底支撑部分，衬底的支撑部分，最好的是将各自的上端面与半导体衬底的背面相对而相互保持一定间隔的由配置的针状部件制成的销夹头或者是多个同心园状部件制成的环状夹头。
本发明的半导体装置的制造方法，至少是包括：以主面及其另一侧面的背面上具有硅层的半导体装置的制造方法为对象，通过对半导体衬底的背面进行碱性溶液的蚀刻，由背面的切断(slicing)除去蚀刻(damage)了的部分的第1工序、第1工序之后，对半导体衬底的背面进行厚度为0.05μm～1μm的范围内的研磨的第2工序、第2工序之后，对半导体衬底的主面进行直到成为镜面为止的研磨的第3工序。
根据本发明的半导体衬底的制造方法，在第1工程中，通过对半导体衬底的背面进行碱性溶液的异向性蚀刻，在半导体衬底的背面上生成周期较大的断面为凸凹状的凸线(facet)。之后，第2工序中，因为对半导体衬底的背面进行厚度为0.05μm～1μm的范围内的研磨，所以半导体衬底的主面的另一侧面的背面，形成有断面凸凹状的周期为300μm以上的弯曲和开口部分口径在100μm以下的凹陷部分，因为弯曲的深度和凹陷部分的深度的算数平均值在200nm以下，可以实现能够适用于本发明的半导体装置的制造方法的半导体衬底。
在本发明的半导体装置的制造方法中，第2工序最好的是包含对半导体衬底的背面进行该背面成为镜面为止的研磨。
在本发明的半导体装置的制造方法中，最好的是半导体衬底为多晶硅制成。
还有，在本发明的半导体衬底的制造方法中，半导体衬底最好的是由露出主面的上部硅层、形成在这个上部硅层下部的绝缘层、以及形成在该绝缘层下部的露出背面的下部硅层制成的SOI衬底。
(发明的效果)
根据本发明的半导体装置的制造方法及用于这个半导体装置中的半导体衬底的制造方法，因为能够减小半导体衬底的主面和光学系假设焦点平面之间的偏差，即便是设计标准在0.15μm以下的精细图案，也可以增大焦点位置的余量(margin)，所以提高了图案精度。其结果，因为可以向半导体衬底复印所希望的设计图案，就可以实现具有精细化后的设计图案(元件图案)的半导体装置的高性能化及高信赖性。
附图说明
图1，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中的半导体衬底(晶片)的剖面图。
图2，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中，半导体衬底固定在载物台上的状态的模式构成的剖面图。
图3，是表示理想半导体衬底的剖面图。
图4，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中的半导体衬底的位置的平面图。
图5，是评价本发明的半导体衬底和以前的半导体衬底中每个位置的SFQR值的衬底单体的平整度的曲线。
图6，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中，半导体衬底固定在载物台上的状态的半导体衬底的主面上的SFQR值的分布图。
图7，半导体衬底固定在载物台上的状态的以前的半导体衬底的主面上的SFQR值的分布图。
图8，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中，将半导体衬底固定在载物台上的状态的半导体衬底的主面用SFQR值评价的平整度与以前的半导体衬底的比较的曲线图。
图9，是表示将使用在本发明的第1实施方式所涉及的半导体装置的制造方法形成的，线幅为公称90nm的栅极图案的主面的尺寸分布与使用以前的半导体衬底的情况的比较的曲线图。
图10，是表示本发明的第2实施方式所涉及的半导体衬底的制造方法的流程图。
图11，是表示本发明的第2实施方式所涉及的半导体衬底的部分扩大剖面图。
图12，是表示进一步扩大图11的部分剖面图。
图13，是表示以前的半导体衬底的部分扩大剖面图。
图14(a)，是表示以前的半导体衬底在具有理想的平整性的支撑面载物台上的保持状态的构成剖面图。
图14(b)，是表示以前的具有高平整度的半导体衬底的剖面图。
图14(c)，是表示以前的半导体衬底固定在以前的载物台上的状态的构成剖面图。
(符号说明)
10     晶片(半导体衬底)                   22    密封部分
10a    主面                               30    平坦度适用(FQA)区域
10b    背面                               31    全位置(full sight)
10c    凹陷部分(pit)                      32    部分位置(partial sig
10A    理想的晶片                               ht)
20     夹头(衬底载物台)                   50    假想焦点平
21     支撑销
具体实施方式
(第1实施方式)
参照图面说明本发明的第1实施方式。
图1，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中的晶片的剖面构成图。
如图1所示那样，晶片10，例如由直径为200mm的硅片制成，其主面(表面)10a加工成镜面状态。还有，主面10a的另一侧面的背面10b的加工状态为具有周期较大的周期的断面、凸凹形状(弯曲)的平均周期f为300μm，再由蚀刻形成小于弯曲的凹陷部分10c使其开口直径为50μm，并使凹陷部分10c的深度Ra为150mm。因此，第1实施方式所涉及的晶片10，其主面10a上各点所测定的厚度E、F、G、H的值相互不等。在此，凹陷部分10c的大小及深度和弯曲的周期f，可以通过碱性溶液的组成的调整和由这个碱性溶液蚀刻后对背面10b的研磨进行调整。且，晶片10的具体制造方法在第2实施方式说明。
关于第1实施方式所涉及的晶片10的背面10b的弯曲周期f，以及凹陷部分10c的密度及深度Ra，根据用于曝光工程的构成逐次移动曝光装置的载物台的夹头的形状，也就是销尖(pin top)的形状、尺寸还有销之间的间隔其最适合值发生变化。因此，实际上事先为使销夹头上达到最平坦状态，决定对晶片10的背面10b的加工条件的参数是必要的。
图2，是表示使用在本发明的第1实施方式所涉及的半导体装置的制造方法中，本发明的晶片固定在逐次移动曝光装置载物台上的状态的模式剖面构成图。
如图2所示的那样，在第1实施方式中，用于曝光工程的逐次移动曝光装置中的固定晶片10的逐次移动曝光装置载物台使用销夹头20。在销夹头20上，除边缘部分和中央部分外设置了支撑晶片10的背面10b的多个支撑销21。在销夹头20的中央部分，设置了通过将晶片10的背面10c顶起，使晶片10的固定脱离成为可能的往复移动顶销。还有，为使晶片10可由大气压压着于各个支撑销21，销夹头20的周围边缘部分上设置了平面环状的密封部分22，在固定脱离区域的周围设置了由平面正方形的密封部分22与晶片10的背面10b的空间部分保持真空度的设置。
如图2所示那样，晶片10，通过销夹头20上的各个支撑销21的上端面(销尖)被固定，但是，被固定的晶片10的背面10b的形状，例如，背面10b的粗糙、弯曲程度及这个弯曲的周期f，就会出现与销尖不接触的支撑销21。例如，与支撑销21的接触位置在背面10b的凹陷部分和凸出部分时，对于晶片10的主面10a的假想焦点平面50的偏差也会发生大的变化。还有，在销夹头20上没有设置支撑销21的区域，也就是固定脱离区域及周围边缘晶片10没有被支撑。
这样，第1实施方式所涉及的晶片10，可以从假想的表示平面的假想焦点面50调整曝光工程的曝光光线的焦点面的偏心(offset)，以这个假想焦点平面50为基准的偏差A、B、C、D各值成为最小值加工晶片10的背面10b。也就是，实际上结合使用逐次移动曝光装置载物台决定晶片10的背面的形状。
然而，考虑图3所示那样的平整度为理想的晶片10A，晶片10A单个的主面10a和背面10b都是完全的平面，而整体也是没有弯曲完全平整的。当将这个理想的晶片10A固定在销夹头20上时，只要销夹头20的各个支撑销21的销top的各个位置都在一个平面上的话，晶片10A的主面10a和假想焦点平面50的偏心或者是偏差A、B、C、D各值成为相互相等，可以称为是完全平整的晶片10A。
然而，图1所示的第1实施方式所涉及的晶片10，不是理想的晶片10A而是现实中的晶片，即便是其表面10a平整，其背面10b也不一定是镜面研磨了的。即便是背面10b镜面研磨了，但与表面10a相比其平整度要差。然而，这样的晶片10固定在图2所示的销夹头20上时，就无法断言从假想焦点平面50的偏差A、B、C、D值就一定不相等，也就是有可能是A＝B＝C＝D。但是，这种情况又不能完全保证各值相等，那么100nm以下的偏差或者是50nm以下的偏差实质上认为是一致的。
这就是本发明的特征，也就是通过晶片10的背面10b和销夹头20的支撑销21的相互作用各偏差A、B、C、D的值实际上变得相等了。如前所述，图1所示的本发明的晶片10，其厚度E、F、G、H值各自不同，在销夹头20上与支撑销21相互作用其厚度均匀，且得到同理想的平整晶片10A几乎同等的平整度。通过使用这样的晶片10制造半导体装置，可以得到以下所示的种种效果。
以下，说明第1实施方式所涉及晶片的平整度的评价方法。
在此，分别评价图1所示本发明的晶片10以及图14(b)所示的以前的晶片100自假设平面的偏差。
首先，求从本发明的晶片10和以前的晶片100的厚度的均匀性所求的假设平面的偏差。在此，使用位置平整度上表面标准最小2次方范围(SiteFlatness Front Side Reference Least Square Range：SFQR)法。但是，位置的尺寸为22.5mm×22.5mm的正方形。第1实施方式中，使逐次移动曝光装置的曝光尺寸(shot size)和这个位置的尺寸一致。
SFQR法，是在各个位置中，相对假设平面的正面的最大偏差值和背面的最大偏差值的绝对值的合计的表示手法，测定对象的晶片由1枚平行平板电极介于空气夹住，通过在夹住晶片的状态下测定电极间的静电容，求出晶片的厚度，再将求出厚度偏差作为晶片背面的平整再做计算。
图4，是表示将测定对象晶片主面划分为多个位置的位置图。在图4中，仍采用例示的直径为200mm的晶片10，以其周围宽度为3mm的区域为除外区域，使这个除外区域内侧为平整度适用(Fixed Quality Area：FQA)区域30。多个位置中，包含在FQA区域30的位置称为全位置31，位置的中心包含在FQA区域30中且由位置的3边和FQA区域30的圆弧形成的不完全的位置称为局部(partial)位置32。直径为200mm的晶片10的情况下，在FQA区域30上包含44各全位置31和16个局部位置32。如图4所示，在各个位置中各自记入SFQR值。
图5，表示了本发明的晶片10和以前的晶片100中的各个位置用SFQR值评价各晶片平整度的结果。在此，横轴表示SFQR值，纵轴表示SFQR值的累计度数的百分数。
本发明所涉及的晶片10，如前所述，其加工为在逐次移动曝光装置载物台上为确保平整度，通过碱性溶液蚀刻的方法对其背面10b进行0.1μm程度的研磨，再通过使背面10b的形状平滑且弯曲周期f增大，可使销夹头20与晶片10的背面10b均匀接触。
与此相对的，以前的晶片100，其背面也是用碱性蚀刻液加工，但是其后没有进行研磨，因此背面的凸凹状态与晶片10相比要深，而且在此以上，凸凹(弯曲)的周期与晶片10相比也小。
然而，图14(b)所表示的以前的晶片100，其主面和背面的长周期弯曲的形状相似，从图5，就厚度的均匀性而言以前的晶片100比本发明的晶片10更好。因此，以前的晶片100，从厚度的均一的观点，平整度及SFQR值都比本发明的晶片10好，从这个观点讲，以前的晶片100可以称为具有高平整度的晶片。
接下来，表示在逐次移动曝光装置上各自固定晶片10及晶片100的状态下测定从假设焦点平面的偏差的结果。
图6表示了本发明的晶片10固定在逐次移动曝光装置载物台的状态时的这个晶片10主面内的SFQR值的分布，图7表示了以前的晶片100固定在逐次移动曝光装置载物台上的状态下这个晶片100主面内的SFQR值的分布。在此，是使用逐次移动曝光装置的焦点感应器，直接测定的各个晶片的主面的假设焦点平面的偏差的数据。
图6所示的本发明所涉及的晶片10，可知道其主面的全表面的SFQR值控制在0.15μm以下。这样，本发明所涉及的晶片10，与以前一样由厚度的均匀性进行评价的话，其平整度比以前的晶片100差，而实际固定到逐次移动曝光装置载物台上，可以知道从曝光光学系认识的平整度极高。
另一方面，图7所示的以前的晶片100，其主面的3个焦点位置的偏差大，也就是可以看到SFQR值超过0.20μm的区域。这是因为，即便是以前的晶片厚度均匀且由以前的标准平整度良好，但实际的逐次移动曝光装置载物台上，由晶片100的背面和载物台的相互作用，并不是必然的平整度好的结果。这样，平版印刷中的焦点富余度(焦点边缘)，如从图7可以知道一样，明确了只用以前的技术评价晶片100的平整度是无法解决的。
图8，是表示本发明所涉及的晶片10和以前的晶片100固定在逐次移动曝光装置载物台的状态下的SFQR值(横轴)和百分数表示的其累计度数。本发明的晶片10，因为其背面10b的面的状态是与逐次移动曝光装置载物台相互作用可以减小的加工，如图8所示的那样，初次显示出固定在逐次移动曝光装置载物台上平整度的好，例如，通过作为形成设计标准在0.15μm以下的一代精细半导体装置的晶片，可以确实将精细化了的设计图案投影到晶片10上。
图9，是表示使用在本发明所涉及的晶片10的半导体装置的制造方法形成的线幅为公称90nm的栅极图案的晶片面内的尺寸分布与使用以前的晶片100的情况的比较。如图9所示，使用本发明的晶片10的情况，对于设计值90nm线幅分布在±5nm以内，对此，观察到使用以前的晶片100的情况时设计值为90nm的主分布上在80nm附近有其他分布。
如以上说明的那样，根据第1实施方式，因为使用了实际固定在逐次移动曝光装置载物台上的状态下曝光时的焦点面的偏差小的晶片10，可以安定地制造具有精细图案的半导体装置。还有，晶片10的平整度不是由晶片10的单体来评价，固定在逐次移动曝光装置载物台上的状态平整度对平版印刷工序有大的影响。
且，本发明不只限于逐次曝光方式或者是扫描方式的情况，例如，在投影曝光装置或者是接近曝光装置那样的晶片一括方式的曝光装置也是有效的。
(第2实施方式)
以下，参照图面说明本发明的第2实施方式。第2实施方式中，说明使用第1实施方式所涉及的半导体装置的制造方法的晶片(半导体衬底)的具体制造方法。
图10，是表示本发明的第2实施方式所涉及的半导体衬底的制造方法的制造流程图。
如图10所示那样，在切片工序ST1中，为了除去例如从硅制成的圆柱形坯料切出晶片后的切断面的加工损伤，通常是使用酸性蚀刻溶液，但是，在第2实施方式中，为了减小晶片背面的粗糙度使用碱性蚀刻溶液进行蚀刻。
通常，酸性溶液中使用的是硝酸(H2NO3)和氢氟酸(HF)的混合液，由这个混合液进行蚀刻的过程，氧化硅表面形成硅氧化膜，接下来再除去形成的硅氧化膜的两阶段反应，同时还有发热反应。通过这样的蚀刻过程，晶片背面形成周期小的凸凹状部分，从微观上讲成为凸凹剧烈的状态。
对此，第2实施方式的背面蚀刻工序ST2中，进行使用例如由氢氧化钾(KOH)或者是氢氧化钠(NaOH)等代表的碱性溶液的蚀刻。由这样的碱性溶液进行的蚀刻为异方向性蚀刻，通过使其反应缓慢进行，在晶片的背面产生多个刻面(facet)。这些多个刻面形成周期较大的凸凹形状(弯曲)。
接下来，在背面研磨工序ST3中，为使晶片背面的凸凹周期进一步变大研磨该晶片的背面。这时的研磨量在0.05μm以上且在1μm以下。通过这个背面研磨，晶片背面的弯曲周期发生变化，而且由于碱性蚀刻生成的刻面的大小及深浅发生变化。通过这个背面研磨，因为会出现多个刻面之中小的刻面消失的情况，刻面的密度也发生变化。这个背面研磨的研磨量不做一定的决定，在逐次移动曝光装置载物台上固定曝光对象的晶片时，为使从逐次移动曝光装置的假想焦点平面的偏差最小，通过研磨调整弯曲的周期f、凹陷部分深度Ra及刻面密度。一般地，随着对背面研磨量的增加，对于逐次移动曝光装置载物台中的种种夹头也可以适用。在此，研磨量为1μm以上亦可，但是，这种情况下背面也就接近镜面状。当然，继续研磨背面就可以得到两面研磨的晶片。
接下来，在表面加工工序ST4中，对晶片表面(主面)进行通常的镜面加工。
图11是第2实施方式所涉及晶片10的扩大剖面图，图12是进一步扩大图11的扩大部分的图。
如上所述，逐次移动曝光装置载物台上的晶片的平整度，不只是晶片自身的膜厚的均匀性，考虑与构成这个晶片和逐次移动曝光装置的夹头的相互作用是重要的，换句话讲晶片背面形状是最重要的。这个晶片和逐次移动曝光装置载物台的相互作用当然依赖于这个逐次移动曝光装置载物台的平整度，从理想上讲，可以考虑只要将逐次移动曝光装置载物台的平整度提高到极高的水准，其后就由晶片自身的平整度决定了。
然而，实际上的载物台不会有理想的平整度，由于载物台的不同也存在着个体差别。其中的夹头方式既有环状夹头方式和销夹头方式，它们各有特色。不管怎么做，可以减小这个载物台和晶片背面的相互作用，或者是载物台的平整度不好的部分由晶片背面形状加以补偿，在逐次移动曝光装置载物台上提高晶片的平整度的方法就成为现实。
因此，第2实施方式中，如图11及图12所示，从理想上讲，背面也和晶片的表面同样通过进行镜面研磨，或者是将晶片的背面制成近镜面状态，保持晶片背面和逐次移动曝光装置载物台之间的相互作用处于小的状态成为可能。
如图12所示那样，销夹头方式的情况下，凹陷部分10c的开口直径比支撑销21的上端面小，还有，最好的是弯曲的周期f比支撑销21之间的间隔大或者相等。其原因是，销10c的开口直径大于等于支撑销21的上端面的情况下，就会出现支撑销21的先端进入销10c和不进入10c的情况。还有，弯曲的周期f比支撑销21之间的间隔小的情况下，支撑销21的先端就会有接触不到晶片背面的情况。
进一步具体地讲，将凹凸(弯曲)的周期f设定为300μm以上，比支撑销21之间的通常间隔200μm还大，且设定弯曲的深度和凹陷部分10c的深度Ra的算数平均值在200nm以下。这样，确实可以降低晶片10和支撑销21之间的相互作用。
作为比较，图13表示以前的晶片100固定在销夹头上的状态的扩大图。以前的晶片100的背面，具有150μm～300μm程度的较小周期的凸凹形状，这个凸凹形状与销211间的距离200μm相近。为此，销211的先端部分与晶片内小周期的凸凹形状的凹陷部分接触，或者是凸起部分接触，所以，就这样的话会恶化晶片100主面的平整性。
还有，第2实施方式中，以前的晶片100和凹陷部分10c的深度Ra即便是看上去相等，通过调整晶片10的背面的弯曲的周期f，可以确保该晶片10在载物台上的实际上的平整度。
还有，晶片10的构成不只限于多晶硅，是SOI(Silicon on Insulator)衬底亦可。
(产业上的利用可能性)
本发明涉及半导体装置的制造方法及使用这种方法的半导体衬底的制造方法，向半导体衬底的主面投影所希望的设计图案，具有能够实现半导体装置的高性能化及高信赖性的效果，如MOS型装置或者是结合电荷元件(CCD)那样，可以适用于必须是精细图案的半导体装置的制造方法及使用这种方法的半导体衬底的制造方法。

Claims (4)

1.一种半导体装置的制造方法，包括：
将具有主面和位于该主面的另一侧面的背面的半导体衬底，以所述背面与上部具有衬底固定部分的晶片夹头相对的方式载置于所述晶片夹头上的第1工序，以及
通过由透过具有设计图案的掩膜的曝光光线对载置的上述半导体衬底主面曝光、向上述半导体衬底的主面上复印上述设计图案的第2工序，
其特征为：
上述半导体衬底的背面，形成有剖面为凸凹状的周期为300μm以上的弯曲和开口部分口径为100μm以下的凹陷部分，且上述弯曲的深度和上述凹陷部分的深度的算数平均值为200nm以下；
上述第2工序中，设定上述曝光光线的焦点位置和载置在上述晶片夹头上的上述半导体衬底的主面的距离差在设计标准的50％以下。
2.根据权利要求1所述的半导体装置的制造方法，其特征为：
上述半导体衬底的主面被分割成分别由所述曝光光线曝光的曝光单位即正方形的多个位置，
上述第2工序，包含由上述曝光光线依次曝光分割了的各个位置的工序，
上述多个位置中的中心位置包含在上述半导体衬底的主面上的位置中，上述曝光光线的假设焦点平面和固定在上述晶片夹头上的上述半导体衬底主面之间的距离差，在由位置平整度上表面标准最小2次方范围SFQR法表示的情况下，为决定上述设计图案的设计标准的120％以下。
3.根据权利要求1或者是2所述的半导体装置的制造方法，其特征为：
在上述第1工序中，
上述晶片夹头中的上述衬底固定部分，与上述半导体衬底的背面均匀接触。
4.根据权利要求3所述的半导体装置的制造方法，其特征为：
上述半导体衬底，被大气压力压在上述晶片夹头的上述衬底固定部分上，
上述衬底固定部分，是由使各自的上端面与上述半导体衬底的背面相对而相互保持一定间隔配置的多个针状部件制成的销夹头或者多个同心园状部件制成的环状夹头。
CNB2004100458637A 2003-07-18 2004-05-25 半导体装置的制造方法 Expired - Fee Related CN1305112C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003277036A JP2005039155A (ja) 2003-07-18 2003-07-18 半導体装置の製造方法及びそれに用いる半導体基板の製造方法
JP2003277036 2003-07-18

Publications (2)

Publication Number Publication Date
CN1577737A CN1577737A (zh) 2005-02-09
CN1305112C true CN1305112C (zh) 2007-03-14

Family

ID=34056180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100458637A Expired - Fee Related CN1305112C (zh) 2003-07-18 2004-05-25 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US7147977B2 (zh)
JP (1) JP2005039155A (zh)
CN (1) CN1305112C (zh)
TW (1) TW200504857A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1036735A1 (nl) * 2008-04-10 2009-10-13 Asml Holding Nv Shear-layer chuck for lithographic apparatus.
WO2014156619A1 (ja) * 2013-03-29 2014-10-02 住友大阪セメント株式会社 静電チャック装置
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP6442582B2 (ja) * 2014-03-05 2018-12-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP5839069B2 (ja) 2014-03-28 2016-01-06 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
CN105371420A (zh) * 2014-09-01 2016-03-02 阿里巴巴集团控股有限公司 一种制冷控制方法、装置及***
JP2017537480A (ja) * 2014-11-23 2017-12-14 エム キューブド テクノロジーズＭ Ｃｕｂｅｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ ウェハピンチャックの製造及び補修
CN108140556B (zh) * 2015-08-22 2022-07-26 东京毅力科创株式会社 基片背侧纹理化
JP6260603B2 (ja) * 2015-11-05 2018-01-17 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421056A (en) * 1993-04-19 1995-06-06 Tokyo Electron Limited Spin chuck and treatment apparatus using same
US6143147A (en) * 1998-10-30 2000-11-07 Tokyo Electron Limited Wafer holding assembly and wafer processing apparatus having said assembly
JP2002343854A (ja) * 2001-05-16 2002-11-29 Hitachi Ltd 試料載置台及び半導体装置
CN1412620A (zh) * 2001-10-15 2003-04-23 三菱电机株式会社 焦点监测用光掩模、监测方法、监测装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265121A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体装置の製造方法
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JP2839822B2 (ja) * 1993-08-02 1998-12-16 三菱マテリアルシリコン株式会社 高平坦度ウェーハの製造方法
JPH08153773A (ja) * 1994-11-30 1996-06-11 Hitachi Ltd 基板ホルダ、基板の保持方法、基板処理装置、基板の処理方法、基板検査装置及び基板の検査方法
AU6900096A (en) * 1995-09-29 1997-04-17 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
JP3473654B2 (ja) * 1996-01-23 2003-12-08 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3358549B2 (ja) * 1998-07-08 2002-12-24 信越半導体株式会社 半導体ウエーハの製造方法ならびにウエーハチャック
JP4298078B2 (ja) * 1999-08-20 2009-07-15 キヤノン株式会社 基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP3874233B2 (ja) * 2000-02-29 2007-01-31 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハ
JP4598325B2 (ja) * 2001-08-21 2010-12-15 株式会社岡本工作機械製作所 基板用仮置台および基板の搬送方法
JP2003152061A (ja) * 2001-11-19 2003-05-23 Hitachi Ltd 基板吸着固定台及びそれを用いた露光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421056A (en) * 1993-04-19 1995-06-06 Tokyo Electron Limited Spin chuck and treatment apparatus using same
US6143147A (en) * 1998-10-30 2000-11-07 Tokyo Electron Limited Wafer holding assembly and wafer processing apparatus having said assembly
JP2002343854A (ja) * 2001-05-16 2002-11-29 Hitachi Ltd 試料載置台及び半導体装置
CN1412620A (zh) * 2001-10-15 2003-04-23 三菱电机株式会社 焦点监测用光掩模、监测方法、监测装置及其制造方法

Also Published As

Publication number Publication date
JP2005039155A (ja) 2005-02-10
US7147977B2 (en) 2006-12-12
TW200504857A (en) 2005-02-01
US20050014386A1 (en) 2005-01-20
CN1577737A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
CN1193409C (zh) 晶片形状评价方法
KR100732690B1 (ko) 반도체 웨이퍼의 레벨링 방법과 장치, 및 평활도가 향상된반도체 웨이퍼
CN1305112C (zh) 半导体装置的制造方法
CN1252543C (zh) 监测及腐蚀方法
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
US8551346B2 (en) Photomask-forming glass substrate and making method
JP2004020286A (ja) 半導体ウエーハの形状評価方法及び形状評価装置
JP2007326770A (ja) 半導体ウェハを処理する方法および装置
CN1574243A (zh) 蚀刻量检测方法、蚀刻方法和蚀刻装置
CN1892419A (zh) 掩模图形检查、曝光条件验证、半导体器件的制造方法
CN1156892C (zh) 曝光掩模及其制造方法以及半导体器件的制造方法
US20210143070A1 (en) Semiconductor wafer including silicon carbide wafer and method for manufacturing silicon carbide semiconductor device
JP3982336B2 (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
CN1545723A (zh) 半导体晶片
JP2006005164A (ja) ウエーハの形状評価方法及び管理方法
CN110034018B (zh) 半导体晶片的制造方法
JP2009010071A (ja) ウエハの研磨方法
KR20090037171A (ko) 웨이퍼 마크 형성 방법
JP2009277805A (ja) 製品半導体ウェーハ
JP2022138502A (ja) 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法
CN113725727A (zh) 改善vcsel曝光均匀性的方法和vcsel芯片
JP2013089692A (ja) 半導体装置の製造方法
KR20090103631A (ko) 마스크 기판의 표면 연마 방법
JP2009016728A (ja) マスクブランクおよびマスクブランク製造方法
JP2005235896A (ja) フォーカス確認方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070314

Termination date: 20100525