CN1290018C - 交织/去交织方法及装置 - Google Patents

Abstract

一直以来，以比特为单位实现交织/去交织处理需要进行复杂的逻辑运算处理，从而存在电路规模增大和处理步骤增多的问题。本发明中，存取信息供给部件输出的地址信息与比特位置信息按照交织/去交织处理后的数据元的排列加以确定。从与来自存取信息供给部件的地址信息对应的数据存储部件的地址读出1个字数据，用数据选择部件选择来自存取信息供给部件的比特位置信息表示的比特位置的数据元并加以输出。如此，经连续处理的比特串成为经交织/去交织处理后的数据串，从而回避了复杂的逻辑运算处理，能够缩小电路规模并减少处理步骤。

Description

交织/去交织方法及装置

技术领域

本发明涉及信息通信中以收发数据的比特为单位的交织/去交织处理方法及装置。

背景技术

一直以来，由于从存储部件读出的数据以字为单位，交织装置进行字单位的交织处理。但是，当字单位的交织中发生了突发错误时，会有1个字中包含几处错误的缺点。

为此，例如日本专利第2999101号(特开平07-049779号)公报中提出了以比特为单位进行交织的装置。该交织装置是将交织处理前的数据元依次读出，进行交织处理，并对存储部件中的存储交织处理后数据的存储区域中存储的数据(在处理过程中成为交织处理中间数据)进行逻辑运算，之后，存入存储部件的同一地址，重复进行上述处理来实现交织处理。以下，以该日本专利第2999101号(特开平07-049779号)公报中记载的交织装置作为传统例，参照图13和图14对其结构与动作进行详细说明。

图13是传统例的交织装置的概略图，图中10是数据存储部件，20是存取信息供给部件，30是第一指针，60是第二指针、200是多路转换器，210是逻辑运算部件，220是1位移位器，230是寄存器，240是锁存器，250是控制部件。

数据存储部件10中存储的接收数据通过第一指针30依地址的顺序按每个字数据被读取，存储在寄存器230的r1中。此时，最上位比特的数据元被存储在锁存器240中。

存取信息供给部件20将存储交织处理后的数据元的地址信息和比特位置信息按交织处理前的顺序存入地址存储部件21。地址信息被输出到第三指针60，然后从第三指针60表示的地址读出1个字数据。比特位置信息被输出给控制部件250，若锁存器240中存储的数据元的值为0，控制部件250将比特位置信息表示的比特位置的值为0、其余的比特的值成为1的1个字数据输出，逻辑运算部件210将控制部件250的1个字数据和从第三指针60表示的地址读出的1个字数据的逻辑积取出并存到r0。另一方面，若锁存器240中存储的数据元的值为1，控制部件250将比特位置信息表示的比特位置的值为1、其余的比特的值成为0的1个字数据输出，逻辑运算部件210将控制部件250的1个字数据和从第三指针60表示的地址读出的1个字数据的逻辑和取出并存到r0。r0中存储的数据被写入到数据存储部件10。通过以上动作，第三指针60表示的地址中存储的1个字数据中只有与比特位置信息对应的比特的数据被改写为锁存器240中存储的数据，并写到数据存储部件10上。

其后，将r1的数据向上位移1比特后再存储到r1，将最上位比特的数据元存储到锁存器240，然后重复上述过程。若存储于r1的1个字份额的数据元全部处理完毕，则再次从第一指针30表示的地址读出1个字的数据，重复进行上述过程。在全部接收数据处理完的时刻，交织处理就告结束。

图14是传统例中的程序说明图。在步骤0中，将存取信息供给部件20供给的地址信息设定于第三指针60。在步骤1中，将第一指针30表示的地址的1个字数据存储到r1，将最上位比特的数据元存入锁存器240，并将第一指针30加1。在步骤2中，设定1个字的比特宽度数作为重复次数，以重复进行处理。在步骤3中，将数据存储部件10的存储于第三指针60表示的地址的1个字数据读出，将锁存器240保持的数据元设定于比特位置信息表示的比特位置并存储到r0，然后将第二指针22加1。在步骤4中，将r0的1个字数据转送到数据存储部件10的第三指针60表示的地址。在步骤5中，将r1向上位侧移1比特然后存入r1，将最上位比特的数据元存入锁存器240，将下一地址信息设定于第三指针60，然后，若在重复次数以内则返回到步骤3，若超过了重复次数则继续进行步骤6的处理。在步骤6中，若不对全部数据元进行交织处理则返回步骤1，若进行该处理则结束程序。程序由如上所述的处理步骤构成。

再有，去交织处理以与上述相同的顺序进行，只是地址存储部件21中存储的地址信息、比特信息与交织处理的不同。

但是，传统例中存在的问题是：由于交织处理后的数据元存入数据存储部件10的地址、比特位置不连续，为了存储1个数据元，需要与存储点的地址的交织处理中间数据进行逻辑运算，并且，必须根据数据元的值为0或为1转换逻辑运算部件210的处理，这导致了电路规模的增加和逻辑运算处理的复杂化。并且，每交织1比特的数据，需要将1个字的数据写入数据存储部件10，这又造成了程序处理步骤的增加和整个处理步骤数的增加的问题。

并且，由于只是地址存储部件21中存储的地址信息、比特信息与交织处理的不同，去交织处理时也存在与上述相同的问题。

另外，传统例中还存在这样的问题，为了转换交织处理和去交织处理，需要每次改写地址信息、比特位置信息。

发明内容

本发明的目的在于：提供能够避免复杂的逻辑运算处理并可削减电路规模和处理步骤数的交织/去交织方法及装置，并进而提供不需要为转换交织处理和去交织处理而改写地址信息与比特位置信息的交织/去交织装置。

本发明的第一交织/去交织方法是对数据存储部件中存储的第一数据进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织方法，该方法重复进行从数据存储部件读出作为第一数据之一部分的字数据的第一步骤和从读出的该字数据中选择输出成为处理对象的数据元的第二步骤，成为该重复操作时的处理对象的数据元的顺序按照第二数据的数据元的排列加以确定。

本发明的第二交织/去交织方法是对数据存储部件中存储的第一数据进行交织/去交织处理、使之成为1比特单位的数据元的排列不同的第二数据的交织/去交织方法，其中包括：从数据存储部件读出作为第一数据之一部分的字数据的第一步骤；从读出的该字数据中选择成为处理对象的数据元加以输出的第二步骤；将已存储于移位寄存器的比特串移位1比特并将选择输出的数据元存储到移位寄存器的第三步骤；以及在第一至第三步骤被重复预定次数后将移位寄存器中存储的比特串存储到数据存储部件的第四的步骤；成为第一至第三步骤重复操作时的处理对象的数据元的顺序按照第二数据的数据元的排列加以确定。

上述的第一、第二交织/去交织方法中，不是以交织/去交织处理前而是交织/去交织处理后的数据元的排列的顺序进行以数据元为单位的交织/去交织处理。由于能够对用该方法处理后的数据不作任何处理而依次输出，因此不需要传统例中必需的逻辑运算处理，从而能够削减电路规模、程序处理步骤以及总处理步骤数。

并且，在第二交织/去交织方法中，为了将处理后的第二数据暂且存储到数据存储部件，设有至少具有1个字的数据宽度的移位寄存器，1个字份额的数据元存入后被写入数据存储部件。

本发明的第三交织/去交织方法是对数据存储部件中存储的第一数据进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织方法，其中包括：将存储数据存储部件中第二数据的区域初始化的步骤；将作为第一数据中一部分的字数据按照第一数据的数据元的排列从数据存储部件中读出并存储到移位寄存器的步骤；将移位寄存器中存储的字数据从位于最上位的比特位置的数据元依次移出并输出的步骤；将移出并输出的数据元设于作为第二数据的字数据中的比特位置，将字数据扩展而生成第一字数据的步骤；将应存储移出并输出的数据元的数据存储部件的地址中存储的字数据作为第二字数据读出的步骤；求取第一字数据和第二字数据的逻辑和的步骤；以及将逻辑和存储到数据存储部件中第二字数据被读出的地址的步骤。

与传统例相同，上述第三交织/去交织方法中，以交织/去交织处理前的数据元的顺序进行交织/去交织处理，存取信息供给部件供给的地址信息及比特位置信息，是表示作为第二数据的字数据应被存储的地址及比特位置的信息。但是，通过预先将应存储交织/去交织处理后的数据的区域初始化，能够将数据的扩展方法一律设为″将相当数据元被输出的比特位置以外的值设为0″，还能够将逻辑运算处理限定于逻辑和处理，因此与传统例相比，可简化逻辑运算处理，削减电路规模，并减少总处理步骤数。

并且，本发明的第一交织/去交织装置是对第一数据进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织装置，其中设有：存储第一数据的数据存储部件；将第一数据之一部分字数据在数据存储部件中的地址信息和成为处理对象的数据元在该字数据中的比特位置信息依次供给的存取信息供给部件；以及将从与地址信息相当的数据存储部件的地址读出的字数据输入、基于比特位置信息从该字数据中选择1个数据元加以输出的数据选择部件；由存取信息供给部件依次供给的地址信息及比特位置信息，按照第二数据的数据元的排列加以确定。

在第一交织/去交织装置中还设有移位寄存器，它以1比特作为数据元单位，将已经存储的比特串依次移位1比特，并将从数据选择部件依次输出的1比特的数据元依次存储；移位寄存器中存储的比特串具有至少1个字数据以上的比特宽度即预定比特宽度时，可作为第二数据之一部分存储到数据存储部件。

第一交织/去交织装置中，数据选择部件可由移位器构成，为使选择的数据元位于特定的比特位置，可使从数据存储部件读出的字数据移位，并将移位后的特定的比特位置的输出作为数据选择部件的输出。

上述第一交织/去交织装置中，不是采用交织/去交织处理前的而是采用考虑了交织/去交织处理后数据元的排列的顺序进行以数据元为单位的交织/去交织处理。由于采用该方法就能够不需要对处理后的数据作任何处理地依次输出，不需要传统例中所必需的逻辑运算处理，从而可以削减电路规模、减少程序处理步骤及总处理步骤数。进行交织/去交织处理的数据元的顺序可以保持在存取信息供给部件中，该部件供给表示数据存储部件中存储了作为第一数据之一部分的字数据的地址的地址信息和表示字数据内的比特位置的比特位置信息。

并且，为了将处理后的第二数据暂且存储在数据存储部件中，可设置至少具有1个字的数据宽度的移位寄存器，存储1个字份额的数据元，然后将其写入数据存储部件。

本发明的第二交织/去交织装置是对第一数据进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织装置，其中设有：存储第一数据和第二数据的数据存储部件；提供第二数据之一部分的字数据在数据存储部件中的地址信息和成为处理对象的数据元在该字数据中的比特位置信息的存取信息供给部件；将按照第一数据的数据元的排列从数据存储部件读出的作为第一数据之一部分的字数据加以存储，并从位于最上位比特位置的数据元依次移出并输出的移位寄存器；基于比特位置信息将从移位寄存器依次移出并输出的数据元依次扩展至字数据并加以输出的数据扩展部件；求取从与地址信息相当的数据存储部件的地址读出的字数据和从数据扩展部件输出的字数据的逻辑和，并将该逻辑和输出的逻辑和部件；逻辑和部件输出的逻辑和存储到与数据存储部件的字数据被读出的地址信息相当的地址，存取信息供给部件依次供给的地址信息与比特位置信息根据第一数据的数据元的排列加以确定。

第二交织/去交织装置中，数据扩展部件可由移位器构成，为使从移位寄存器移出并输出的数据元位于对应于比特位置信息的比特位置而进行移位，可将比对应于比特位置信息的比特位置更上位的比特与更下位的比特设为0，作为字数据输出。

与传统例相同，上述第二交织/去交织装置中，以交织/去交织处理前的数据元的顺序进行交织/去交织处理，存取信息供给部件供给的地址信息及比特位置信息是表示作为第二数据的字数据应存储的地址及比特位置的信息。但是，通过预先将应存储交织/去交织处理后的数据的区域初始化，可将数据的扩展方法一律设为″将相当数据元被输出的比特位置以外的值设为0″，还能够将逻辑运算处理限定于逻辑和处理，因此与传统例相比，可简化逻辑运算处理，削减电路规模，并减少总处理步骤数。

本发明的第三交织/去交织装置是对第一数据对进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织装置，其中设有存储第一数据和第二数据的数据存储部件和供给地址信息和比特位置信息的存取信息供给部件；地址信息在进行交织处理时成为作为第二数据之一部分的字数据的数据存储部件中的地址，在进行去交织处理时成为作为第一数据之一部分的字数据的数据存储部件中的地址；比特位置信息，在进行交织处理时表示作为第二数据之一部分的字数据中成为处理对象的数据元的比特位置，在进行去交织处理时表示作为第一数据之一部分的字数据中成为处理对象的数据元的比特位置。

第三交织/去交织装置中设有：进行交织处理时存储根据第一数据的数据元的排列从数据存储部件读出的作为第一数据之一部分的字数据、从位于最上位的比特位置的数据元依次移出并输出的移位寄存器；进行交织处理时基于比特位置信息将从移位寄存器依次移出并输出的数据元依次扩展至字数据并加以输出的数据选择扩展部件；以及在进行交织处理时取得从与地址信息相当的数据存储部件的地址读出的字数据和从数据选择扩展部件输出的字数据的逻辑和并将该逻辑和输出的逻辑和部件。第三交织/去交织装置将逻辑和部件输出的逻辑和存储到与数据存储部件的字数据被读出的地址信息相当的地址；数据选择扩展部件在进行去交织处理时，输入从与地址信息相当的数据存储部件的地址读出的字数据，基于比特位置信息从该字数据中选择1个数据元并加以输出；在进行去交织处理时，移位寄存器将已经存储的比特串依次移位1比特，并将由数据选择扩展部件依次输出的1比特的数据元依次存储；也可以在该存储的比特串成为至少1个字数据以上的比特宽度即预定比特宽度时，作为第二数据之一部分存入数据存储部件。

本发明的第四的交织/去交织装置是对第一数据进行交织/去交织处理、使之成为数据元的排列不同的第二数据的交织/去交织装置，其中设有存储第一数据和第二数据的数据存储部件；供给地址信息和比特位置信息的存取信息供给部件；地址信息在进行去交织处理时成为作为第二数据之一部分的字数据的数据存储部件中的地址，在进行交织处理时成为作为第一数据之一部分的字数据的数据存储部件中的地址；比特位置信息在进行去交织处理时表示作为第二数据之一部分的字数据中成为处理对象的数据元的比特位置，在进行交织处理时表示作为第一数据之一部分的字数据中成为处理对象的数据元的比特位置。

第四的交织/去交织装置中设有：进行去交织处理时，将作为按照第一数据的数据元的排列从数据存储部件读出的第一数据之一部分的字数据存储，并从位于最上位的比特位置的数据元依次移出并输出的移位寄存器；进行去交织处理时，基于比特位置信息将从移位寄存器依次移出并输出的数据元依次扩展为字数据加以输出的数据选择扩展部件；进行去交织处理时，求得从与地址信息相当的数据存储部件的地址读出的字数据和从数据选择扩展部件输出的字数据的逻辑和，并将该逻辑和输出的逻辑和部件。逻辑和部件输出的逻辑和被存入与数据存储部件的字数据被读出的地址信息相当的地址；数据选择扩展部件在进行交织处理时，将从与地址信息相当的数据存储部件的地址读出的字数据入力，基于比特位置信息从其字数据中选择一个数据元加以输出；移位寄存器在进行交织处理时，将已经存储的比特串依次移位1比特，然后将从数据选择扩展部件依次输出的1比特的数据元依次存入，若该存入的比特串成为至少1个字数据的比特宽度以上的预定比特宽度，则可作为第二数据之一部分存入数据存储部件。

上述第三、第四交织/去交织装置以共有前述的第一、第二交织/去交织装置中的构成部件的方式构成。交织处理和去交织处理在数据元配置上存在逆变换关系。因此，第一和第二交织/去交织装置中，若持有与存取信息供给部件相同的地址信息和比特位置信息，则能够一方面进行交织处理、另一方面进行去交织处理。因而，传统例或第一和第二交织/去交织装置中，为切换交织处理和去交织处理，需要改写地址信息与比特位置信息，但是第三、第四的交织/去交织装置中则成为无此必要。

附图说明

图1是本发明的第一实施例中第一例的交织/去交织装置的概略图。

图2是本发明的第一实施例中第二例的交织/去交织装置的概略图。

图3是本发明的第二实施例的交织/去交织装置的概略图。

图4是本发明的第三实施例的交织/去交织装置的概略图。

图5是本发明的第一实施例中去交织处理时的数据元的配置说明图。

图6是本发明的第一实施例中去交织处理时的地址存储部件的存储信息的说明图。

图7是本发明的第一实施例中交织处理时的数据元的配置说明图。

图8是本发明的第一实施例中交织处理时的地址存储部件的存储信息的说明图。

图9是本发明的第二实施例中去交织处理时的地址存储部件的存储信息的说明图。

图10是本发明的第二实施例中交织处理时的地址存储部件的存储信息的说明图。

图11是本发明的第一实施例中的程序说明图。

图12是本发明的第二实施例中的程序说明图。

图13是表示传统例的结构的概略图。

图14是传统例中的程序说明图。

具体实施方式

以下参照附图就本发明的实施例进行说明。

(第一实施例)

图1表示第一实施例的交织/去交织装置的概略图。为简单起见，首先用去交织处理为前提进行说明。

数据存储部件10保持经交织处理的接收数据，可对第一指针30表示的地址进行读/写存取。

存取信息供给部件20由地址存储部件21和第二指针22构成，地址存储部件21以考虑了接收数据经去交织处理后的数据元的排列的顺序，将用于存取接收数据元的地址信息和比特位置信息按地址存储部件21的地址顺序加以保持，并将保持在第二指针22表示的地址上的地址信息和比特位置信息输出。第二指针22表示初期的地址存储部件21的起始地址，每次处理时加1。如此，存取信息供给部件20将数据存储部件10的地址信息输出到第一指针30，并将比特位置信息输出到后述的数据选择部件40。

数据选择部件40从数据存储部件10读出的1个字数据中选择比特位置信息表示的比特位置的数据元加以输出。如此，经连续地处理的比特串成为已经去交织处理后的数据串，直接供给外置的数据解码部件100。

图2是第一实施例中具备将去交织处理后的数据存入数据存储部件10的功能时的概略图。上述的数据解码部件100因动作定时或处理过程等的关系不能对去交织后的数据按时间序列处理时，需要将该数据暂且存储在存储部件中。移位寄存器50将已经存储的数据元向上位移位1比特，并将数据选择部件40输出的新数据元存储到最下位比特。重复进行此项动作，在保存了1个字份额的数据后，向数据存储部件10输出。第三指针60表示在初期去交织处理后的数据被存储的存储区域的起始地址，在将移位寄存器50输出的1个字数据存入数据存储部件10的相当地址时，将保持的地址信息加1更新为表示下一地址。

图5是表示去交织处理时数据存储部件10中存储的处理前后的数据元配置的说明图。这里，为了简单起见，将1个字的比特宽度设为8比特，将被执行去交织处理的数据宽度设为32比特，接收数据设为以块交织方式通过将数据的列方向变换成行方向来被

交织处理的数据。因此，去交织处理通过将数据的行方向变换成列方向进行。并且，接收数据存储在数据存储部件10的100地址以后，去交织处理后的数据存储在300地址以后，接收数据从起始的数据元依次设为d0、d1、d2…d31。另外，实际的存储部件中，在行方向物理地排列多个字(多个地址)，本例中为简单起见设为1行1字(1地址)。

这里不难明白，与传统技术一样，依照去交织处理前的数据元的顺序d0、d1、d2…进行去交织处理时，各存储点分别成为数据存储部件10的300地址的比特7、301地址的比特7、302地址的比特7、303地址的比特7，为了以字为单位写入数据存储部件10，需要进行前处理。

因此，考虑处理后的排列，将进行去交织处理的数据元的顺序设为d0、d4、d8…进行去交织处理时，则处理后的数据元如图1所示的场合时可直接供给数据解码部件100；如图2所示，在数据存储部件10中存储时，各存储点分别成为300地址的比特7、300地址的比特6、300地址的比特5…，依次存入移位寄存器50，待存储了1个字份额的数据元后，将该1个字数据写入数据存储部件10的300地址即可。

图6是去交织处理时构成存取信息供给部件20的地址存储部件21保持的地址信息和比特位置信息的说明图。第二指针22在初期表示地址存储部件21的0地址，存取信息供给部件20将数据存储部件10的地址信息100输出到第一指针30，将值bit7作为比特位置信息输出，第二指针22被更新以表示下一地址。如此，第一指针30表示100地址，从数据存储部件10读出存储于100地址的1个字数据[d0、d1、d2、d3、d4、d5、d6、d7]。数据选择部件40参照比特位置信息的值bit7选择d0并加以输出。以下，同样地按照地址存储部件21中存储的地址信息、比特位置信息，以d4、d8、d12…的顺序将经去交织处理的数据元依次输出。为了存入数据存储部件10，可以将这些数据元存储到移位寄存器50，待存储了1个字的份额后写入数据存储部件10。此时，第三指针60在初期表示数据存储部件10的300地址，在300地址中写入数据后更新地址以表示301地址。

再有，数据选择部件40将从数据存储部件10读出的1个字数据向最下位比特方向移位，移过比特位置信息表示的比特位置的值；也可以采用移位器，使需要的数据元常时位于输出数据的最下位比特，并将该最下位比特供给数据解码部件100或移位寄存器50。

通过如上的结构，第一实施例中就能够进行去交织处理。再有，由于交织处理是去交织处理的逆处理，只是地址信息和比特位置信息与去交织处理不同，因此能够用同样次序进行交织处理。

图7是表示交织处理时数据存储部件10中存储的处理前后的数据元的配置的说明图。交织前的数据被写入在100地址以后、交织后的数据被写入在300地址以后。由于是交织处理，数据的列方向被变换成行方向。

图8是交织处理时构成存取信息供给部件20的地址存储部件21保持的地址信息和比特位置信息的说明图。对交织后的排列加以考虑后确定地址信息和比特位置信息。

本例中，存取信息供给部件20由地址存储部件21和第二指针22构成，但是从图6、图8可知，由于地址信息、比特位置信息共同按一定的规则变化，也可以对数据元处理的次数进行计数来生成地址信息、比特位置信息。

图11是第一实施例中的程序说明图。在步骤0中，在第一指针30中设定存取信息供给部件20供给的地址信息，并给第二指针22加1。

在步骤1中，设定以1个字的比特宽度的数作为重复次数进行重复处理。

在步骤2中，将数据存储部件10的第三指针60所表示的地址中存储的1个字数据读出，数据选择部件40选择比特位置信息表示的比特位置的数据元并向移位寄存器50输出，在第一指针30中设定存取信息供给部件20供给的下一地址信息，并将第二指针22加1，若在重复次数以内，则回到步骤2的开头，若超过重复次数，则继续进行下一步骤3的处理。

在步骤3中，将移位寄存器50的1个字数据转送到数据存储部件10的第三指针60表示的地址，并将第三指针60加1。

在步骤4中，若未对全部数据元进行去交织/交织处理，则回到步骤1，若已经进行则结束程序。程序由上述的处理步骤构成。

以下，参照图11就图2所示的结构进行说明，但在未设置第三指针60与移位寄存器50、数据选择部件40的输出数据不写入数据存储部件10时，只是没有图11中的步骤3，步骤2的下一步骤即为步骤4。但是该场合，步骤2中数据选择部件40选择的数据元不是输出给移位寄存器50，而是输出到外部(图1的例中，数据解码部件100)。

将图14所示的传统例中的程序说明图跟图11作比较，可知少了两个处理步骤。并且，本第一实施例中对1个字份额的数据进行交织/去交织处理，只以1个字的比特宽度的份额重复进行步骤2，但在传统例中则是重复步骤3→步骤4→步骤5，可知总的处理步骤数可与处理数据的规模成比例地进一步削减。

如此，第一实施例中通过在数据存取方面下功夫，与传统例相比，由于不需要逻辑运算部件，可缩小电路规模、削减程序处理步骤及总处理步骤数。

(第二实施例)

图3表示第二实施例的交织/去交织装置的概略图。为简单起见，与第一实施例一样首先以去交织处理为前提进行说明。

数据存储部件10保持经交织处理的接收数据，去交织后的数据被存储的存储区域以值0被初始化，可对第一指针30和第三指针60表示的地址读/写存取。

存取信息供给部件20由地址存储部件21和第二指针22构成，地址存储部件21以考虑了接收数据的数据元的排列顺序，对用以存储处理后的数据元的地址信息和比特位置信息按地址存储部件21的地址顺序加以保持，并输出保持在第二指针22表示的地址上的地址信息和比特位置信息，第二指针22在初期表示地址存储部件21的起始地址，每次处理时加1。如此，存取信息供给部件20将数据存储部件10的地址信息输出到第三指针60，将比特位置信息输出到后述的数据扩展部件70。

从第一指针30表示的地址读出的接收数据的1个字数据被存储到移位寄存器50。移位寄存器50一边将存储的数据向上位侧移位1比特，一边将数据元供给数据扩展部件70。

数据扩展部件70输出1个字数据，该数据中在比特位置信息所表示的比特位置上配置了移位寄存器50输出的数据元、在其余的比特上配置了值0。

逻辑和部件80求取从第三指针60表示的地址读出的1个字数据和作为数据扩展部件70输出的1个字数据的逻辑和。数据存储部件10将逻辑和部件80输出的1个字数据存储到第三指针60表示的地址上。

图9是去交织处理时构成存取信息供给部件20的地址存储部件21保持的地址信息和比特位置信息的说明图。第二指针22在初期表示地址存储部件21的0地址，存取信息供给部件20将数据存储部件10的地址信息300输出给第三指针60，并将值bit7作为比特位置信息输出，第二指针22被更新以表示下一地址。第一指针30在初期表示100地址，在从数据存储部件10的100地址(参照图5)读出1个字数据[d0、d1、d2、d3、d4、d5、d6、d7]后被更新以表示101地址。从100地址读出的1个字数据被存储到移位寄存器50，移位寄存器50通过移出数据，按d0、d1、d2、…的顺序将该字数据供给数据扩展部件70。

数据扩展部件70根据供给的数据元d0和比特位置信息的值bit 7将数据元d0配置到比特7，生成并输出其余的比特值为0的1个字数据[d0、0、0、0、0、0、0、0]。第三指针60基于地址信息表示300地址，从数据存储部件10读出存储于300地址的初始化后的1个字数据[0、0、0、0、0、0、0、0]。逻辑和部件80求得1个字数据[0、0、0、0、0、0、0、0]和[d0、0、0、0、0、0、0、0]的逻辑和，并将字数据[d0、0、0、0、0、0、0、0]输出。数据存储部件10将逻辑和部件80输出的数据存储到第三指针60表示的300地址，第三指针60基于下一地址信息更新以表示301地址。

再有，数据扩展部件70将移位寄存器50供给的数据元向最上位比特方向移位，移过比特位置信息表示的比特位置的值，用移位器在数据元的上位比特进行0扩展(在上位比特设定0)，在其下位比特进行0填充(在下位比特设定0)，以作为1个字数据输出。

如此一来，就能在第二实施例中进行去交织处理。并且，交织处理只是在地址信息和比特位置信息上与去交织处理不同，也能用同样的次序进行交织处理。

图10是第二实施例中交织处理时构成存取信息供给部件20的地址存储部件21保持的地址信息和比特位置信息的说明图。

再有，本例中，存取信息供给部件20由地址存储部件21和第二指针22构成，但是由图9、图10可知，由于地址信息、比特位置信息共同按照一定的规则变化，因此也可以通过对数据元的处理次数进行计数来生成地址信息、比特位置信息。

图12是第二实施例中程序说明图。对数据存储部件10的存储处理后数据的存储区域(以下称处理后数据存储区域)进行初始化的步骤是步骤0和步骤1。

在步骤0中，设定初始化的重复次数(1)，以使处理后数据存储区域全部初始化；在第三指针60设定存取信息供给部件20供给的地址信息。这里，被设定的地址信息是处理后数据存储区域的起始地址。

在步骤1中，数据存储部件10的第三指针60在表示的地址(1个字数据存储区域)上存储0，并将第三指针60加1，若在重复次数(1)以内则返回到步骤1的开头，若超出了重复次数(1)则进行下一步骤2的处理。

在步骤2中，在第三指针60上设定存取信息供给部件20供给的地址信息，并将第二指针22加1。

在步骤3中，将数据存储部件10的第一指针30表示的地址中存储的1个字数据读出，存储到移位寄存器50，并将第一指针30加1。

在步骤4中设定重复次数(2)，以进行1个字的比特宽度数的重复处理。

在步骤5中，用逻辑和部件80取得数据存储部件10的第三指针60所表示的地址读出的1个字数据与数据扩展部件70输出的1个字数据的逻辑和后，存储到第三指针60所表示的数据存储部件10的地址。该被存储的逻辑和部件80的输出，是在从数据存储部件10的第三指针60表示的地址读出的1个字数据(全部数据元为0)中比特位置信息表示的比特位置上设定移位寄存器50的1比特输出值后的结果。然后，在第三指针60上设定存取信息供给部件20供给的下一地址信息，并将第二指针22加1；若在重复次数(2)以内则返回到步骤5的开头，若超过重复次数(2)则进行下一步骤6的处理。

在步骤6中，若未对全部数据元进行去交织/交织处理，则返回步骤3，若已经作了处理则结束程序。程序由如上所述的处理步骤构成。

将图12与图14所示的传统例中的程序说明图相比较，可知其处理步骤相同。以下，比较总处理步骤数。首先，本第二实施例中需要初始化步骤，由于总数据元数除以字的比特数得到的值即成为重复次数，其步骤数这时为「2×32/8＝8」。另一方面，由于对各数据元进行处理的步骤的重复次数直接就是总数据元数，本第二实施例中总数据元数为32，而传统例中为「3×32＝96」。由上述可知，即使因初始化步骤而增加了处理步骤数，由于对各数据元的处理步骤数减少的效果很大，与传统例比较总步骤数可得到削减。

总之，第二实施例中，通过将存储预先处理后的数据的存储区域以值0加以初始化，能够与处理的数据元为值0或值1无关地，以相同的过程进行数据的扩展且能够将逻辑运算处理限定于逻辑和处理。因此，与传统例相比，能够简化逻辑运算部件等，从而使电路规模得以削减。另外，由于数据存储部件10需要初始化步骤，本例不具有第一实施例那样的效果，但是能够减少总处理步骤数。

(第三实施例)

第三实施例的去交织/交织装置的概略图用图4表示。本例通过共用第一实施例和第二实施例的构成单元而构成。数据选择扩展部件90是将第一实施例中数据选择部件40和第二实施例中数据扩展部件70的功能合并而构成的。另外，图4的移位寄存器50是将图2的移位寄存器50和图3的移位寄存器50的功能合并而构成的。并且，本实施例中用同一区域(地址范围)作为进行交织处理时存储交织前的数据的数据存储部件10中的区域和进行去交织处理时存储去交织后的数据的数据存储部件10中的区域(地址范围)。

进行交织处理时，与第一实施例相同，与经由第一指针30由存取信息供给部件20供给的地址信息对应的1个字数据，由数据存储部件10读出后送到数据选择扩展部件90。数据选择扩展部件90中，选择与存取信息供给部件20供给的比特位置信息对应的比特，选择的比特被存入移位寄存器50的最下位比特。然后，第二指针22加1，并进行考虑了交织处理后排列的下一比特的处理。移位寄存器50移位1个比特，将下一比特存储到最下位比特。1个字数据在交织处理结束时，存到第三指针60指定的地址的数据存储部件10进行下一字数据的处理。这时，第三指针60由未作图示的部件与图2一样地加以控制。

并且，进行去交织处理时，与第二实施例一样，第一指针30指定的地址的1个字数据从数据存储部件10读出并供给移位寄存器50。移位寄存器50将1比特的数据移出，供给数据选择扩展部件90。数据选择扩展部件90以存取信息供给部件20的比特位置信息表示的比特位置为移位量向上位侧移位，在相当比特位置的上位比特进行0扩展，在其下位比特进行0填充，然后作为1个字数据向逻辑和部件80输出。逻辑和部件80求得数据选择扩展部件90输出的1个字数据和数据存储部件10的第三指针60指定的地址的1个字数据的逻辑和，写入由数据存储部件10的第三指针60指定的地址。这时，第一指针30由未作图示的部件与图3一样地加以控制。并且，第三指针60与图3一样指定与存取信息供给部件20供给的地址信息相当的地址。

通过如上所述的结构，数据选择扩展部件90能够实现数据选择部件40和数据扩展部件70这两方的功能，同时图4的移位寄存器50能够实现图2的移位寄存器50和图3的移位寄存器50这两方的功能。如此，第三实施例中能够执行前面的第一实施例和第二实施例中说明的两个方面的处理。

这里，将表示第一实施例中执行去交织处理时地址存储部件21中存储的地址信息和比特位置信息的图6跟表示第二实施例中执行交织处理时地址存储部件21中存储的地址信息和比特位置信息的图10进行比较，所不同的是：第一实施例中是从100地址以上的地址读出数据，而在第二实施例中是向300地址以上的地址写入数据，但是，作为比特位置的信息的设定则完全相同。图8和图9比较后，可以说情况也相同。

也就是，本实施例中进行交织处理时的数据的读出处和进行去交织处理时的数据的写入处设为同一区域(地址范围)，通过以与第一实施例相同的处理进行交织处理、以与第二实施例相同的处理进行去交织处理，从而如传统例、上述第一实施例和第二实施例那样由地址存储部件存储交织用和去交织用的两种地址信息，不需要在交织处理和去交织处理之间切换该地址信息。因此，能够减少地址存储部件存储的信息量，从而削减电路规模。

再有，第三实施例中，由于进行交织处理时的数据的读出处和进行去交织处理时的数据写入处设于同一区域，单独进行各自的处理时不会有问题存在，但是不能同时进行交织处理和去交织处理。为了解决该问题，可以只在进行去交织处理时在地址信息上加偏移量。

例如，第三实施例中设为由地址存储部件存储图8的地址信息和比特位置信息。这样一来，进行交织处理时可以从100地址以上的地址读出交织前的数据，去交织处理时可以同样向100地址以上的地址写入去交织后的数据。当然，这不能同时进行。但是，通过预先在结构上设置进行去交织处理时在地址信息上加200地址份额的偏移量，将去交织后的数据写入300地址以上的地址，就能够同时进行交织处理和去交织处理。在这种场合，由于只是在地址信息上加偏移量，这比地址存储部件存储交织用、去交织用的两个地址信息时可进一步减小电路规模。再有，当然也可以采用这样的结构，即只在进行交织处理时在地址信息上加偏移量。

本发明并不局限于上述的各实施例。例如也可以不设置各实施例中记载的交织/去交织装置，而采用通用处理器进行处理。即使如此，也能如图11、图12所说明的那样，取得削减处理步骤数的效果。

Claims (3)

1.一种对数据存储部件中存储的第一数据进行交织/去交织处理而使之成为1比特单位的数据元的排列不同的第二数据的交织/去交织方法，其中：

在将

进行从所述数据存储部件读出作为所述第一数据之一部分的字数据的第一步骤，

从读出的该字数据中选择成为处理对象的数据元加以输出的第二步骤，以及

将移位寄存器中已经存储的比特串移位1比特，并将所述选择输出的数据元存储到所述移位寄存器的第三步骤，重复预定次数后，具有

将所述移位寄存器中存储的比特串存储到所述数据存储部件的第四步骤；

在重复进行所述第一至第三步骤时，以使得成为所述处理对象的数据元，在所述第二数据之中连续排列的顺序，将成为所述处理对象的数据元选择并输出。

2.一种对第一数据进行交织/去交织处理而使之成为数据元的排列不同的第二数据的交织/去交织装置，其中：

设有，

存储所述第一数据和所述第二数据的数据存储部件，

提供作为所述第二数据之一部分的字数据在所述数据存储部件中的地址信息和成为处理对象的数据元在该字数据中的比特位置信息的存取信息供给部件，

按照所述第一数据的数据元的排列来存储作为从所述数据存储部件读出的所述第一数据之一部分的字数据，并从位于最上位的比特位置的顺序，将存储的字数据依次移出并输出的移位寄存器，

基于所述比特位置信息，将从所述移位寄存器依次移出并输出的字数据之中成为所述处理对象的数据元依次扩展成字数据并加以输出的数据扩展部件，以及

求取从与所述地址信息相当的所述数据存储部件的地址读出的字数据和所述数据扩展部件输出的字数据的逻辑和，并将该逻辑和输出的逻辑和部件；

所述逻辑和部件输出的逻辑和，存储到与所述数据存储部件的所述字数据被读出的所述地址信息相当的地址；

所述存取信息供给部件依次供给的地址信息及比特位置信息，按照所述第一数据的数据元的排列加以确定。

3.如权利要求2所述的交织/去交织装置，其特征在于：所述数据扩展部件由移位器构成，将在与所述比特位置信息对应的比特位置上设置成为所述处理对象的数据元，将0设于其他位置上的字数据输出。

Images