CN1279597C - 半导体集成电路器件的制造方法 - Google Patents

半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN1279597C
CN1279597C CNB031044549A CN03104454A CN1279597C CN 1279597 C CN1279597 C CN 1279597C CN B031044549 A CNB031044549 A CN B031044549A CN 03104454 A CN03104454 A CN 03104454A CN 1279597 C CN1279597 C CN 1279597C
Authority
CN
China
Prior art keywords
cavity
resin
sealing resin
pressing mold
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031044549A
Other languages
English (en)
Other versions
CN1438685A (zh
Inventor
仓富文司
清水福美
井村健一
並木胜重
村上文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East Japan Semiconductor Technology Co Ltd
Hitachi Ltd
Original Assignee
East Japan Semiconductor Technology Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East Japan Semiconductor Technology Co Ltd, Hitachi Ltd filed Critical East Japan Semiconductor Technology Co Ltd
Publication of CN1438685A publication Critical patent/CN1438685A/zh
Application granted granted Critical
Publication of CN1279597C publication Critical patent/CN1279597C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

在半导体集成电路器件的制造过程中，当进行矩阵框架的树脂模塑时，预定量的空气被馈送到第一行中的各个第一空腔和第二行中的各个第二空腔中，第一和第二空腔被制作在压模的下模具中，呈矩阵排列，以便对空腔的内部加压，并以在所有空腔中密封树脂的装载速度变得相等的方式，将密封树脂装载到各个空腔中，从而能够稳定得到的产品的质量。

Description

半导体集成电路器件的制造方法
技术领域
本发明涉及到半导体集成电路器件的制造技术，更确切地说是涉及到能够有效地用于采用矩阵框架的装配过程中的树脂模塑方法的技术。
背景技术
例如，在日本未经审查的专利公开No.2000-68305、Hei11(1999)-297731、以及2000-164615中，描述了树脂模塑技术。
在未经审查的专利公开No.2000-68305中，公开了一种技术，其中在将树脂注入到空腔中之前，空腔内部被减压，然后几乎与树脂进入空腔同时被加压，之后再减压。
在未经审查的专利公开No.Hei 11(1999)-297731中，公开了一种技术，其中树脂被装载到空腔中，同时通过通气孔加压空腔内部。
在未经审查的专利公开No.2000-164615中，公开了一种技术，其中在树脂密封模具的压切释放平面中形成放气装置，且空腔中的残留空气以及从模塑树脂释放的气体通过放气装置被排出到外部。
发明内容
若在上述采用矩阵框架的装配中执行树脂模塑，则位于靠近压模料筒的第一行空腔与第二行空腔之间的密封树脂装载速度不同，空腔被排列成矩阵形式，从而引起得到的产品的质量降低的问题。
亦即，由于第二行空腔离料筒的距离比第一行空腔离料筒的距离更长，故第二行空腔的树脂装载速度比第一行空腔的树脂装载速度更低，从而导致质量降低。
本发明的目的是提供一种制造半导体集成电路器件的方法，此方法能够使产品的质量稳定。
本发明的另一目的是提供一种制造半导体集成电路器件的方法，此方法使得能够改善开发密封树脂材料过程中的自由度。
本发明的又一目的是提供一种制造半导体集成电路器件的方法，此方法使得能够改善装配条件的自由度。
本发明的再一目的是提供一种制造半导体集成电路器件的方法，此方法能够使制造成本降低。
从下列描述和附图中，本发明的上述和其它的目的以及新颖的特点将变得明显。
下面简要描述一下本发明所包括的典型模式。
在本发明中，排列成矩阵形式的各个空腔的内部被加压，并以对所有空腔在相同的速度下装载树脂的方式来装载密封树脂。
下面以逐项列举的方式来描述根据本发明的其它模式：
1.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供引线框，其上多个器件制作区被排列成矩阵形式，各个器件制作区具有芯片安装部分和多个引线；
(b)将半导体芯片分别安装到引线框的芯片安装部分上；
(c)将其上安装有半导体芯片的引线框排列到压模的模具表面上，此模具表面包括各个空腔，从而封闭压模；
(d)在1-10kg/cm2范围的压力下，加压矩阵空腔的内部，并将密封树脂装载到这样被加压的各个空腔中；以及
(e)在步骤(d)之后，将引线框分割成单个器件制作区。
2.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供多芯片衬底，其上多个器件制作区被排列成矩阵形式，各个器件制作区具有芯片安装部分和多个引线；
(b)将半导体芯片分别安装到多芯片衬底的芯片安装部分上，各个半导体芯片的厚度为220微米或以下；
(c)将其上安装有半导体芯片的多芯片衬底排列到压模的模具表面上，此模具表面包括单个空腔，然后封闭压模，同时使得单个空腔能够覆盖所有的多个器件制作区；
(d)加压空腔的内部，并将密封树脂装载到这样被加压的空腔中；以及
(e)在步骤(d)之后，将多芯片衬底分割成单个器件制作区。
附图说明
图1是平面图，示出了用根据本发明第一实施方案的半导体集成电路器件制造方法装配的半导体集成电路器件的结构例子；
图2是其侧面图；
图3是其剖面图；
图4是构造方框图，示出了用于第一实施方案的半导体集成电路器件制造方法中的反向压力供给***的结构，并示出了与压模的连接状态；
图5是局部平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的矩阵框架的结构例子；
图6是平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的压模中的上模具的结构例子；
图7是平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的压模中的下模具的结构例子；
图8是时间图，示出了在第一实施方案的半导体集成电路器件制造方法中的模塑步骤中，压模操作和反向压力供给操作的时刻的例子；
图9是局部平面图，示出了模塑步骤中的空腔加压状态的例子；
图10是平面图，示出了模塑步骤中的空腔被树脂填充的状态的例子；
图11是平面图，示出了模塑步骤中的压力降低开始时刻(最快的)的例子；
图12是平面图，示出了模塑步骤中的压力降低开始时刻(最慢的)的例子；
图13是局部平面图，示出了根据第一实施方案的一种修正的矩阵框架的结构；
图14是平面图，示出了根据第一实施方案所用压模的一种修正的上模具的结构；
图15是平面图，示出了根据第一实施方案所用压模的一种修正的下模具的结构；
图16是局部剖面图，示出了根据第一实施方案采用的模塑步骤中的一种修正的反向压力调整方法；
图17是局部剖面图，示出了根据第一实施方案采用的模塑步骤中的一种修正的反向压力调整方法；
图18是剖面图，示出了用根据本发明第二实施方案的半导体集成电路器件制造方法装配的半导体集成电路器件的结构例子；
图19是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的压模的上模具的结构例子；
图20是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的压模的下模具的结构例子；
图21是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的多芯片衬底的结构例子；
图22是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后的结构例子；
图23是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后，将多芯片衬底分割成单个芯片时所用的切割线的例子；
图24是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后的流槽和剔料的结构例子；
图25是平面图，示出了在第二实施方案半导体集成电路器件制造方法中分成单个芯片之后的结构例子；
图26是仰视图，示出了在第二实施方案半导体集成电路器件制造方法中分成单个芯片之后的结构例子；
图27是平面图，示出了在第二实施方案半导体集成电路器件制造方法中，其上安装芯片之后的多芯片衬底的结构例子；而
图28是平面图，示出了图27所示多芯片衬底的树脂填充状态的例子。
具体实施方式
下面参照附图来详细描述本发明的各个实施方案。
在下列各个实施方案中，若有需要，为了方便起见，则以分成多个实施方案的方式来进行描述，但除非另有说明，它们并非相互无关，而是处于一个是另一个的部分或全部的一种修正、细节、或补充解释。
在下列各个实施方案中，当例如提到元件的数目(包括数目、数值、数量、以及范围)时，要理解的是，除非另有规定和除了对具体数目作出了基本上明显的限制的情况之外，对所提到的数目没有具体的限制，而是也可以采用具体数目以上或以下的数目。
在下列各个实施方案中，不言自明，除非另有规定和被认为基本上明显重要的情况之外，其组成元件(包括组成步骤)不总是重要的。
在下列各个实施方案中，当例如提到组成元件等的形状和位置关系时，要理解的是，除非另有规定和除了基本上明显不这样认为的情况之外，也包括了基本上相似于或非常相似于所述形状等的情况。
在所有用来解释各个实施方案的附图中，用相似的参考号来表示具有相同功能的组成部分，且其解释从略。
(实施方案1)
图1是平面图，示出了用根据本发明第一实施方案的半导体集成电路器件制造方法装配的半导体集成电路器件的结构例子，图2是其侧面图，图3是其剖面图，图4是构造方框图，示出了用于第一实施方案的半导体集成电路器件制造方法中的反向压力供给***的结构，并示出了与压模的连接状态的例子，图5是局部平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的矩阵框架的结构例子，图6是平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的压模中的上模具的结构例子，图7是平面图，示出了用于第一实施方案的半导体集成电路器件制造方法中的压模中的下模具的结构例子，图8是时间图，示出了在第一实施方案的半导体集成电路器件制造方法中的模塑步骤中，压模操作和反向压力供给操作的时刻的例子，图9是局部平面图，示出了模塑步骤中的空腔加压状态的例子，图10是平面图，示出了模塑步骤中的空腔被树脂填充的状态的例子，图11是平面图，示出了模塑步骤中的压力降低开始时刻(最快的)的例子，图12是平面图，示出了模塑步骤中的压力降低开始时刻(最慢的)的例子，图13是局部平面图，示出了根据第一实施方案的一种修正的矩阵框架的结构，图14是平面图，示出了根据第一实施方案所用压模的一种修正的上模具的结构，图15是平面图，示出了根据第一实施方案所用压模的一种修正的下模具的结构，图16是局部剖面图，示出了根据第一实施方案采用的模塑步骤中的一种修正的反向压力调整方法，而图17是局部剖面图，示出了根据第一实施方案采用的模塑步骤中的一种修正的反向压力调整方法。
此第一实施方案的半导体集成电路器件制造方法是一种用来装配诸如图1、2、3所示的薄QFP(四方扁平封装件)1的方法。
QFP 1由具有半导体集成电路的半导体芯片4、径向环绕半导体芯片4的多个内部引线(引线)2a、诸如用于作为制作在半导体芯片4主表面4a上的表面电极的键合电极4b与对应于它的内部引线2a之间的连接的金丝之类的多个金属丝(细金属丝)5、半导体芯片4通过模具键合材料固定于其上的薄片(芯片安装部分)2c、用树脂模塑方法形成的用来密封半导体芯片4和多个金属丝5的密封元件3、以及与内部引线2a集成制作的从密封元件3向外伸出的多个外部引线2b构成。
此第一实施方案的QFP 1是一种薄的类型，其中密封元件3的厚度是例如1.2mm或以下。
例如，金属丝5包含直径为30微米或以下的金丝，而制作在半导体芯片4主表面4a上的多个键合电极4b以例如65微米或以下的间距排列。
根据这种构造，能够得到QFP 1的多插脚结构。
亦即，借助于减小金属丝的直径和减小焊点的间距，有可能得到QFP 1的多芯片结构或芯片缩小。
至于QFP 1中的厚度、金属丝直径、以及焊点间距，不局限于上述范围，而是也可以采用上述范围以外的数值。
用例如铜合金或铁镍合金来制作内部引线2a、外部引线2b、和薄片2c。借助于例如模塑环氧树脂来形成密封元件3。
接着描述图4所示的用于此第一实施方案的QFP 1装配过程的树脂密封步骤的反向压力供给***。
23处所示的反向压力供给***被连接到模塑设备中的压模6，以便在树脂模塑步骤中施加或降低压模6的空腔内的压力。
在反向压力供给***23中，主要提供有调压器(湿气分离器组合)11、增压阀浇口(空气箱组合)12、电磁阀13a和13b、用于排放气氛压力的排气阀14a和14b、用于抽真空的排气阀17a和17b、***15和21、压力计16和19、真空调节器18、真空泵20、以及程序装置22。
亦即，排列在靠近筒8d的一侧上的第一行中的第一空腔7a以及排列在远离筒8d的一侧上的第二行中的第二空腔7b，具有对应于图5所示矩阵框架(引线框)2的分别的加压/减压***，致使在第一和第二空腔7a和7b中各自独立，从而有可能控制加压和减压量。
如图4所示，采用工厂空气32作为起始压力，利用增压阀浇口12或真空泵20，预定量的空气9从反向压力供给***23被馈送到压模6中的第一和第二空腔7a和7b。
此时，待要增压的空气量9被设定成使用作密封树脂10的流动阻力的反向压力28成为预定的数值。借助于调节待要增压的空气9的量，以调节对树脂注入压力27的反压力28，来控制密封树脂10的流动亦即装载速度。
例如，第一行空腔的树脂装载速度高于第二行空腔的树脂装载速度，各个空腔的内部因而在预定的压力(幅度能够延迟第一行空腔中的密封树脂装载速度的压力)下被增压，以便延迟第一行中的树脂装载速度，致使第一行中的密封树脂10的装载速度和第二空腔中的密封树脂10的装载速度变得几乎彼此相等。
亦即，在第一和第二行空腔中，为了减小密封树脂10在强动态不平衡状态下的注入引起的树脂前沿的不稳定性、不可控制性、以及对外部因素的过度敏感性，借助于提高对密封树脂的反向压力来减弱树脂界面处的动态不平衡。第一和第二空腔7a和7b的内部被加压，致使第一空腔中密封树脂10的装载速度与第二空腔中的密封树脂10的装载速度变得彼此相等。
因此，若预定的反向压力28在树脂填充时被施加到各个空腔中，则在未被加压阶段高的第一行的第一空腔7a中密封树脂10的装载速度变低，并等于未被加压状态下低的第二空腔7b中的密封树脂10的装载速度。
压模6中的第一和第二空腔7a和7b的空气供给***是独立的，从而能够为二个***中的每一个独立地设定反向压力28。利用调压器11也能够设定幅度不大于起始压力的反向压力28。而且，借助于选择增压阀浇口12和真空泵20，有可能设定从正到负的压力。
电磁阀13a和13b、排气阀浇口14a和14b、以及排气阀浇口17a和17b，能够被程序装置22各自独立地控制。利用程序装置22从具有压模6的模塑设备接收到的信号，有可能根据模塑设备的操作来设定电磁阀13a和13b、排气阀浇口14a和14b、以及排气阀浇口17a和17b的开通/关闭时刻。
而且，能够用个人计算机等通过程序装置22来监测或分析来自压力计16的数据。可以用埋置在空腔中的压力传感器来代替压力计16。
下面描述第一实施方案的半导体集成电路器件(QFP 1)的制造方法。
首先，提供图2所示的矩阵框架2。
矩阵框架2具有各用来形成一个QFP 1的多个器件区(器件制作区)2d，器件区2d被排列成多个行×多个列的矩阵形式。各个器件区2d具有薄片(芯片安装部分)2c、内部引线(引线)2a、以及外部引线(引线)2b。
对应于压模6中各个浇口8f的浇口树脂槽部分2f，被制作在各个器件区2d的一个角落部分处。
例如，用铜合金的薄片来制作矩阵框架2。
然后，半导体芯片4通过模具键合材料分别被安装到矩阵框架2的薄片2c上。
在此情况下，若QFP 1要获得多插脚结构，则各个半导体芯片4的主表面4a上的键合电极4b最好以65微米或以下的安装间距来制作。
接着进行金属丝键合。
更具体地说，各个半导体芯片4上的键合电极4b与相应的内部引线2a通过金属丝5被连接。
在QFP 1要获得多插脚结构的情况下，最好用直径例如为30微米或以下的金丝作为金属丝5。
然后，进行树脂模塑。
此处将首先参照用来装配QFP 1的模塑设备中的压模6的结构。
图6示出了压模6的上模具7的模具表面7g。5个第一空腔7a被排列作为第一行空腔，同样，5个第二空腔7b被排列作为第二行空腔，所有的空腔被排列成对应于矩阵框架2的矩阵形式。
对应于图7所示的下模具8的筒8d，形成有剔料7d，而流槽7e用作树脂流动路径。而且，在各个第一和第二空腔7a和7b中，在除了对应于下模具8中各个浇口8f的角落之外的3个角落中，制作了通气孔7c。
图7示出了压模6中的下模具8的模具表面8i。5个第一空腔8a被排列作为第一行空腔，同样，5个第二空腔8b被排列作为第二行空腔，如同上模具7的情况那样，所有的空腔被排列成矩阵形式。
进一步制作的是筒8d、副流槽8e、通气孔8c、以及用来施加和降低压力的多个吸气孔8g。吸气孔8g被排列在第一和第二空腔8a和8b附近并与之对应。在图7所示的下模具8的例子中，为每个空腔制作了二个吸气孔8g。
为了在各个空腔中施加或降低压力，空气9被从吸气孔8g馈送或从中抽出。因此，在此第一实施方案中，借助于通过吸气孔8g对各个空腔进行空气9的馈送或抽出，就能够施加或降低各个空腔中的压力。
环状的密封8h被埋置成环绕筒8d、空腔、以及多个吸气孔8g，致使当上模具7和下模具8关闭时，模塑区域被气密性封闭。
各个空腔中压力的施加借助于通过与空腔相通的通气孔7c和8c馈送空气9来进行，而各个空腔中压力的降低借助于通过通气孔7c和8c抽出空气9来进行。
在各个筒8d中，排列了多个图8所示的栓塞8j，用来挤压熔融状态下的密封树脂10。
用这样构成的压模6来进行树脂模塑。
现在用图8的时间图来解释树脂模塑。图8示出了栓塞8j、电磁阀13a和13b、以及排气阀14a、14b、17a、17b的优选操作时刻和操作时刻容差。
首先，如图8的模塑操作所示，其上安装有半导体芯片4且具有穿通金属丝键合的矩阵框架2，被排列在压模6中的下模具8的模具表面8i上，然后使上模具7和下模具8闭合，以便夹持矩阵框架。
在确认模具夹持之后，开始栓塞操作，以便将密封树脂注入到各个空腔中。
此时，根据此第一实施方案，如图9所示，分别在矩阵装置的第一和第二行中的第一和第二空腔8a和8b的内部在预定的压力下被加压，且密封树脂10被装载到各个空腔中，以便在所有的空腔中提供相同的装载速度。
更具体地说，预定量的空气9通过吸气孔8g，从通气孔7c被馈送到第一和第二行空腔中，从而使第一和第二行空腔中的密封树脂10的装载速度相等。
各个空腔中压力的施加借助于电磁阀13a和13b根据图8所示电磁阀的操作的开通/关闭动作来进行。
首先，如图8所示，当栓塞8j开始从下向上运动时，熔融状态的密封树脂10开始被挤压。
在此第一实施方案中，直到熔融的密封树脂10到达压模6中的浇口8f，各个空腔的内部最好保持在大气压力的状态下。大气压力状态意味着各个空腔的内部压力几乎等于压模6外部存在的压力，亦即一种内外不存在压力差的状态。换言之，意味着各个空腔的内部被保持在一种没有任何故意施加压力或降低压力的状态下。例如，若各个空腔的内部在模具夹持之前对大气开放，以及若直到密封树脂10到达浇口8f，既不进行施加压力也不进行降低压力，则满足这一要求。
表示大气压状态的具体压力数值是例如1Atm，但其容差约为0.5-1.5Atm。
借助于这样在各个空腔中既不进行加压也不进行减压直至密封树脂10到达浇口8f，有可能在栓塞8j的上升运动过程中防止密封树脂中的空气被包裹在剔料中，从而有可能防止在密封树脂10和密封元件3中形成空洞。
更具体地说，若在相关栓塞8j((A)处于图8中的树脂填充状态)的操作开始点处，空气9在压力下进入剔料7d，则在栓塞8j操作之后，已经进入剔料7d的密封树脂10包括了高压的空气9，导致在密封树脂中形成空洞。此时，高压空气9难以被挤压而易于保留。另一方面，在大气压之类的空气9的情况下，能够被树脂注入压力挤压，因此，直至密封树脂10到达相关的浇口8f处，最好避免各个空腔中的加压。
还最好避免压力降低。这是因为若在栓塞8j操作之后和密封树脂10到达浇口8f之前各个空腔中的压力降低，则熔融的密封树脂被推向剔料7d中的空腔，并在其中包含空气；此外，空气9停留在密封树脂10中，导致形成空洞。
于是，借助于在密封树脂10到达浇口8f之前不降低压力，有可能防止在密封树脂或密封元件3中形成空洞。
接着，下面描述在各个空腔中施加压力。
从各个栓塞8j开始运动直至其到达上限位置所用的时间，对应于密封树脂10的装载时间，此装载时间约为8-20秒。在此装载时间内，电磁阀13a和13b根据电磁阀的操作而被开通和关闭，以便在各个空腔中开始和停止加压。
在此情况下，当(B)处于图8所示的树脂填充状态时，开始施加压力。
亦即，基本上在熔融的密封树脂10到达相关的浇口8f之后开始进入到各个空腔中的同时，开始施加压力。如图8所示，从栓塞操作开始点(A)直到加压开始点(B)所需的时间(T1)，约为3-10秒。而且，电磁阀13a和13b的操作时间(开通时间)，亦即加压时间(T2)约为2-100秒。
借助于通过制作成与空腔连通的通气孔7c和8c，故意将空气9馈送到各个空腔中，来进行上述加压。加压的幅度例如为1-10kg/cm2，其中间数值为5kg/cm2。所述的数值指的是要进一步从前述各个空腔中的大气压状态(例如1Atm，容差为0.5-1.5Atm)增加的压力。
借助于这样将加压幅度设定为1-10kg/cm2，不必在反向压力供给***23中安装高压罐，因而能够抑制设备尺寸的增大。
然而，前述的加压幅度范围不构成任何限制，但关于树脂注入压力其上限可以大于10kg/cm2。
以这种方式，在以最好为1-10kg/cm2的加压幅度供给空气9，同时设定各个空腔中密封树脂的装载速度在所有空腔中几乎相等的情况下，进行密封树脂10的装载。
更具体地说，若各个空腔的内部被加压到1-10kg/cm2，由于用作流动阻力的反向压力28，则装载速度本来高的第一行中第一空腔8a的密封树脂10的装载速度降低到在各个空腔中的密封树脂装载速度之间很少有差别的程度。
因此，有可能消除各个空腔之间树脂填充状态的变化，因而有可能稳定产品亦即QFP 1的质量。
而且，在选择密封树脂10方面，有可能降低对其流动性的限制。更确切地说，若在各个空腔之间存在着不同的装载速度，则流体密封树脂10被选择来配合任何空腔，于是在密封树脂10的选择方面引起更大的限制。但在此第一实施方案中，有可能消除各个空腔之间在树脂填充状态方面的变化，故在密封树脂的选择方面有可能降低对其流动性的限制。
结果，有可能增强密封树脂材料开发过程中的自由度。
此外，由于有可能消除在选择同样的树脂中对密封树脂10的流动性的限制，故不再需要根据涉及到的半导体集成电路器件的类型而改变密封树脂，因而能够提高密封树脂10的通用性。
而且若在各个空腔之间存在着不同的装载速度，则空腔中装载速度低的密封树脂10***，并易于引起金属丝变形，故必须根据低装载速度的空腔来建立模塑条件。于是，装配条件受到很多限制。但在此实施方案中，由于能够提高密封树脂10的通用性，故有可能改善QFP1装配条件的自由度。
而且，若在第一和第二空腔8a和8b之间，密封树脂10的装载速度几乎相等，则能够使第一空腔8a中浇口8f的形成角度与第二空腔8b中的浇口8f的形成角度彼此相等而不变化，故有可能容易地得到压模6的所希望的形状，从而不仅能够降低压模6的成本，而且能够降低QFP 1的制造成本。
而且，由于能够容易地将压模6制作成所希望的形状，故能够缩短QFP 1的开发周期。
接着，提供有关各个空腔中降低压力的描述。
如图8中树脂填充状态的(C)处所示，在各个空腔中停止加压之后和完成将密封树脂10装载到各个空腔中之前，开始降低压力。
更具体地说，关闭电磁阀13a和13b，以停止在各个空腔中加压，然后，在完成将密封树脂10填充到各个空腔中之前，开通排气阀14a和14b或排气阀17a和17b，以便开始降低压力。
从停止加压直到减压开始所用的时间(T3)约为0-100秒。停止加压和开始减压可以基本上同时。
关于减压开始的时刻，在图11中示出了最快时刻的填充状态，并在图12中示出了最慢时刻的填充状态。
如图11所示，最快的减压开始时刻对应于各个空腔中密封树脂10的填充状态已经通过空腔体积的一半的时间点。
如图12所示，最慢的减压开始时刻对应于各个空腔中密封树脂10的填充大约结束的时间点。因此，最好在各个空腔中的装载树脂10填充空腔体积的一半直至正好完成填充之前的时间内开始减压。
借助于这样进行减压，能够排除由于施加压力而已经进入各个空腔的空气9，因而能够防止空气9被包括在密封树脂10中。
结果，有可能防止在QFP 1的密封元件3中形成空洞。
在完成图8所示树脂填充状态的树脂填充(D)之后和打开压模6之前，停止减压。
树脂模塑现在就结束了。然后，打开压模6，并从模具中取出模塑之后的矩阵框架2。
随后，矩阵框架2按器件区2d逐个被切割成单个的器件区。在此情况下，矩阵框架2的框架部分2e和各个器件区中的外引线2b被彼此切割分离，外引线2b被弯曲成鸥翅状。
现在就结束了QFP 1的装配。以这种方式，能够装配密封元件3的厚度不大于1.2mm的QFP 1。
于是，此第一实施方案的树脂模塑方法能够有效地装配诸如密封元件3的厚度不大于1.2mm的QFP 1之类的薄的半导体封装件。
已经参照了压模6不配备根据图14和15所示的修正的分别示于上模具7和下模具8中的流动空腔(辅助凹陷)7f和8k的情况。流动空腔7f和8k是辅助凹陷，用来在其中停留从空腔挤压出来的空气9，且各被制作在例如各个空腔中远离浇口8f的角落部分，以便与空腔连通。
在分别示于图6和7中的上模具7和下模具8的情况下，它们不配备有流动空腔7f和8k，故在密封树脂装载到各个空腔中的时候，存在于空腔中的空气9仅仅能够从与空腔连通的通气孔7c和8c逸出。
示于图14和15的上模具7和下模具8分别配备有流动空腔7f和8k，故在用于所涉及到的示于图13的压模6的矩阵框架2中，在对应于流动空腔7f和8k的位置处形成有流动空腔树脂槽部分2g。
于是，图6和7所示的上模具7和下模具8分别不配备流动空腔7f和8k，对应于流动空腔7f和8k的树脂槽部分因而不形成在图5所示的用作所涉及到的压模6的框架的矩阵框架2中。
借助于在压模中采用如图6和7所示的这种不配备流动空腔7f和8k的上模具7和下模具8，有可能节省树脂10，节省的量相当于埋置在流动空腔7f和8k中的树脂，致使与采用配备流动空腔7f和8k的压模6的情况相比，有可能得到树脂的节省，因而有可能降低QFP1的制造成本。
此外，由于在密封元件3中不形成流动空腔树脂，故不需要切割流动空腔树脂，因而有可能缩短切割步骤。
而且，在不配备流动空腔7f和8k的压模6中，有可能容易地形成树脂流通，致使压模6能够被容易地制作成所希望的形状，并有可能降低压模6的制造成本。
而且，在不配备流动空腔7f和8k的压模6中，有可能采用不制作流动空腔树脂槽部分2g的矩阵框架2，因而有可能使引线框能够共用，从而减少引线框类型的数目。
另一方面，在采用配备有流动空腔7f和8k的压模6的情况下，有可能使存在于各个空腔中的空气9停留在流动空腔7f和8k中，致使足够量的空气9能够从各个空腔内部逸出，并能够更好地防止空洞的形成。
现在参照图16和17，示出了利用图4所示的反向压力供给***23来调节各个空腔中的反向压力的方法的修正。
在图16中，活塞24由诸如马达或空气之类的驱动源来操作，引起空气罐25的体积变化，从而调节用作各个空腔中的密封树脂10的流动阻力的反向压力28。亦即，在树脂注入压力27下释放的各个空腔中的空气，被压缩到空气罐25中，从而提供反向压力28。
在图17中，利用阀浇口元件29来调节释放的空气量，以便调节各个空腔中的反向压力28。根据所示的方法，30所示的要释放的空气量被调节成大于31所示的实际释放的空气量，从而改变反向压力28的幅度。在此修正中，阀浇口元件29被提供在各个通气孔7c和8c中，以便调节树脂注入压力27下释放的空腔内空气，从而提供反向压力28。
同样，利用根据图16和17所示修正的反向压力28的调节方法，有可能调节各个空腔中的反向压力28，并能够得到与采用图4所示反向压力供给***相同的效果。
(实施方案2)
图18是剖面图，示出了用根据本发明第二实施方案的半导体集成电路器件制造方法装配的半导体集成电路器件的结构例子，图19是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的压模的上模具的结构例子，图20是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的压模的下模具的结构例子，图21是平面图，示出了用于第二实施方案半导体集成电路器件制造方法的多芯片衬底的结构例子，图22是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后的结构例子，图23是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后，将多芯片衬底分割成单个芯片时所用的切割线的例子，图24是平面图，示出了在第二实施方案半导体集成电路器件制造方法的树脂模塑之后的流槽和剔料的结构例子，图25是平面图，示出了在第二实施方案半导体集成电路器件制造方法中分成单个芯片之后的结构例子，图26是仰视图，示出了在第二实施方案半导体集成电路器件制造方法中分成单个芯片之后的结构例子，图27是平面图，示出了在第二实施方案半导体集成电路器件制造方法中，其上安装芯片之后的多芯片衬底的结构例子，而图28是平面图，示出了图27所示多芯片衬底的树脂填充状态的例子。
此实施方案2描述了用多芯片衬底40装配的CSP(芯片尺寸封装件)43的一种制造方法。
图18所示的CSP 43是一种芯片叠层型的薄半导体封装件，并包含：布线衬底41，此布线衬底41具有主表面41a和背面41b，图21所示的芯片安装区40b以及作为布线线条的多个引线41c被制作在主表面41a上；层叠在布线衬底41主表面41a上芯片安装区40b中的二个半导体芯片4；用来连接各个半导体芯片4上的键合电极4b与相应的引线41c的多个金属丝5；用树脂将二个半导体芯片4和多个金属丝5密封起来的密封元件44；以及作为提供在布线衬底41背面41b上的外部端子的多个焊料球42。
CSP 43是薄型的，一个半导体芯片4的厚度为例如220微米左右。在CSP 43中，从布线衬底41的背面41b到密封元件44表面的厚度为例如1mm或以下。
以下列方式来制作CSP 43。采用了多芯片衬底40，它具有主表面40a，其上分别以矩阵排列形成具有芯片安装区40b的多个器件区(器件形成区)40c。在金属丝键合之后的树脂模塑步骤中，排列成矩阵形式的多个器件区40c被压模6的单个空腔覆盖，并被密封，随之以用树脂进行成块模塑(以下将这种树脂密封方法称为“成块模塑”)，然后切割成单个芯片。
接着，对用于此实施方案2的半导体集成电路器件制造方法的树脂模塑步骤的图19所示的上模具7和图20所示的下模具8的结构进行描述。
在图19所示的上模具7中，形成有能够覆盖多芯片衬底40主表面40a的成块模塑空腔7h。环绕着成块模塑空腔7h形成了通气孔7c、多个剔料7d、多个浇口7i、以及多个吸气孔7j，用于反向压力和减压。
多个通气孔7c沿着四角形成块模塑空腔7h的除了靠近剔料7d的一边之外的3个边被提供。而且，多个吸气孔7j被制作在靠近通气孔7c处。
因此，在成块模塑空腔7h中的压力施加和降低时，能够沿空腔中的3个方向进行空气的馈送和排出。
在图20所示的下模具8中，提供有成块模塑空腔8l和多个筒8d。而且，环状封装8h被埋置在成块模塑空腔8l和多个筒8d外面。当上模具7和下模具8被关闭以夹持模具时，就由封装8h形成了能够进行抽真空的气密性密封区。
同样，在用于此第二实施方案的压模6的情况下，如用于第一实施方案的压模6那样，图4所示的反向压力供给***23被连接到压模。因此，在树脂模塑时，借助于通过吸气孔7j从通气孔7c将空气9馈送到空腔7h和8l，或从空腔7h和8l排出，就能够对成块模塑的空腔7h和8l的内部加压或减压。
接着，下面描述如何制造此实施方案2的半导体集成电路器件(CSP 43)。
首先，制作图21所示的多芯片衬底40，其中各具有芯片安装区40b的多个器件区40c以及多个引线(布线引线)41c被制作成矩阵形式。
然后，半导体芯片4通过模具键合材料等分别被安装到多芯片衬底40主表面40a的器件区40c中的芯片安装区40b上。此实施方案2的CSP 43是芯片层叠型封装件。此处，下面的半导体芯片4被首先分别安装到器件区40c中的芯片安装区40b上，上面的半导体芯片4随后被安装到下面的半导体芯片4上。
在此情况下，由于CSP 43是用来获得厚度的减小，故各个半导体芯片4的厚度倘若没有被限制，则最好是例如220微米左右。
在装配CSP 43的过程中，由于多芯片衬底40中某些器件区40c的缺陷，有时存在着不能够制作CSP 43的器件区40c被包括在排列成矩阵形式的多个器件区40c中的情况。
至于这样的多芯片衬底40，半导体芯片4不被安装在有缺陷的器件区40c中，而是半导体芯片4仅仅被安装在无缺陷的器件区40c中，故在结束芯片安装之后的装配步骤中，如图27所示，处于部分缺少半导体芯片4的状态的多芯片衬底40可以通过后续步骤。
于是，有这样的情况，其中的多芯片衬底40在安装芯片之后处于具有其中安装有半导体芯片4的器件区40c，也具有其中没有安装半导体芯片4的器件区40c的状态。关于此实施方案2中在安装芯片之后的这种多芯片衬底40(以下将处于这种状态的多芯片衬底40称为“部分芯片缺少的多芯片衬底40”)，以下参照其装配操作。但要理解的是，此实施方案2中的CSP 43的装配不仅可应用于部分芯片缺少的多芯片衬底40，而且可应用于主表面40a上所有器件区40c中都安装有半导体芯片4的多芯片衬底40。
在已经层叠芯片之后，进行金属丝键合。
更具体地说，制作在下面半导体芯片4上的键合电极4b和对应的引线41c，通过金属丝5被连接到一起。同样，制作在上面半导体芯片4上的键合电极4b和对应的引线41c，通过金属丝5被连接到一起。然后进行树脂模塑。
在根据此实施方案2的树脂模塑中，如图8时间图所示的内容，也在各个空腔中进行树脂填充以及加压和减压，但对于栓塞操作、电磁阀操作、排气阀操作的时刻、以及各个操作时间的容差，可以与实施方案1相同，或可以根据例如各种类型而改变。
首先，处于部分芯片缺少状态并在金属丝键合之后的多芯片衬底40，被置于压模6的下模具8上，然后用上模具7的单个成块模塑空腔7h一起覆盖多芯片衬底40上的多个器件区40c，并关闭压模6的上模具7和下模具8，以便夹持衬底。
在确信模具被夹持之后，开始图8所示的栓塞操作，以便将密封树脂10注入到成块模塑空腔7h和8l中。
在此情况下，根据此实施方案2，如图28所示，密封树脂10以其对于排成行的方向(多芯片衬底40的纵向方向)正交于多芯片衬底40上成块模塑空腔7h和8l中的树脂注入方向的多个半导体芯片4的装载速度，在排列于各个相同行中的多个半导体芯片中变得几乎相等的方式被装载。
更具体地说，在树脂填充到成块模塑空腔7h和8l的过程中，从多个通气孔7c馈送预定量的空气9，以便对空腔的内部加压，从而在树脂填充过程中能够将幅度几乎均匀的流动阻力赋予整个密封树脂10，对于排成行的方向正交于树脂注入方向的多个半导体芯片4的密封树脂10的装载速度在排列在各个相同的行中的半导体芯片中从而变得几乎相等，如图28所示。
密封树脂10在约为490MPa(50kg/cm2)或以下的树脂注入压力下被注入到成块模塑空腔7h和8l中。
这样做的结果是，即使在半导体芯片4薄到220微米或以下的情况下，也能够防止出现树脂注入压力引起的芯片破裂。
如在实施方案1中那样，在加压之后，成块模塑空腔7h和8l的内部被减压，以防止被加压的空气卷入在密封树脂10中，并防止形成空洞。
如在实施方案1中那样，在模具被夹持之后，直至密封树脂10到达浇口7i的时间内，在此实施方案2中不进行树脂模塑。而且，进行加压和减压的方式以及加压的时刻和减压的时刻，都与实施方案1相同。
借助于在树脂填充到空腔中的过程中对成块模塑空腔7h和8l的内部进行这样的加压，能够在树脂填充过程中将预定的流动阻力赋予整个密封树脂10。因此，能够使排列在沿正交于树脂注入方向的方向中的各行中的多个半导体芯片4的密封树脂10的装载速度在排列于各个相同的行中的多个半导体芯片中几乎相等。
结果，有可能消除在成块模塑空腔7h和8l内出现未被填充的部分，从而能够稳定产品亦即CSP 43的质量。
而且，即使当多芯片衬底40处于部分芯片缺少的状态下，由于有可能使各个相同的行中的多个半导体芯片4中的树脂装载速度基本上相等，故不必进行迄今为处于部分芯片缺少状态中的多芯片衬底40执行的模拟芯片安装。
因此，有可能省略模拟芯片安装步骤，从而能够简化CSP 43的制造工艺。
而且，由于不需要模拟芯片，故能够以低的成本来制造CSP 43。
现在就完成了树脂模塑。打开压模6，然后，在模塑之后，从压模6取出多芯片衬底40。
在此情况下，如图24所示，用成块模塑方法制作的成块模塑部分45被提供在多芯片衬底40的主表面40a上。而且，流槽树脂47、剔料树脂48、以及浇口树脂49被形成在主表面40a上。
然后，从成块模塑部分45清除流槽树脂47、剔料树脂48、以及浇口树脂49，成为图22所示的状态。而且，多芯片衬底40按器件区40c逐个被切割成单个芯片。
此时，沿图23所示的切割线46进行切割，以便一起切割成块模塑部分45与多芯片衬底，从而得到图25所示的单个芯片。
接着，如图26所示，多个焊料球42被固定到切割得到的布线衬底41的背面41b。现在就完成了CSP 43的装配。
可以在切割成单个芯片之前的多芯片衬底40的状态下完成焊料球的安装。
在根据此实施方案2的CSP 43的装配过程中，即使在芯片层叠型薄CSP 43从布线衬底41直到密封元件44表面的厚度不大于1mm的情况下，也能够稳定产品的质量。
虽然上面已经根据第一和第二实施方案描述了本发明，但不言自明，本发明不局限于这些实施方案，而是可以在不超越本发明的主旨的范围内作出各种各样的改变。
例如，虽然在实施方案1中，半导体集成电路器件是QFP 1，但也可以是QFP 1之外的其它半导体集成电路器件，只要采用的器件是用矩阵框架2制作的薄型即可。
虽然在实施方案1中，压模6中的空腔行的数目是2，但不局限于2，而是可以采用任何其它的更多的行数，只要不小于2即可。
而且，虽然在上述实施方案2中，CSP 43是芯片层叠型CSP，但不局限于此，而是也可以仅仅承载一个半导体芯片4。
下面简要描述一下用本发明典型模式得到的效果。
借助于对排列成矩阵形式的空腔的内部进行加压，并将密封树脂装载到被加压的空腔中，能够使所有空腔的树脂装载速度相等，因而能够稳定产品的质量。

Claims (17)

1.一种制造半导体集成电路器件的方法，包含下列步骤：
(a)提供引线框，其上多个器件制作区被排列成矩阵形式，各个器件制作区具有芯片安装部分和多个引线；
(b)将半导体芯片分别安装到引线框的芯片安装部分上；
(c)将其上安装有半导体芯片的引线框置于压模的模具表面上，从而封闭压模，上述模具表面包括多个空腔；
(d)对矩阵形式的上述空腔的内部加压，并将密封树脂装载到这样被加压的各个空腔中；以及
(e)在步骤(d)之后，将引线框分割成单个器件制作区。
2.根据权利要求1的方法，其中各个空腔的内部被保持在大气压的状态，直至密封树脂到达压模的浇口。
3.根据权利要求1的方法，在步骤(b)和(c)之间还包含用直径不大于30微米的细金属丝将在各个半导体芯片上制作的键合电极和与其对应的引线连接到一起的步骤。
4.根据权利要求3的方法，其中在各个半导体芯片上制作的多个键合电极被排列成间距不大于65微米。
5.根据权利要求1的方法，其中在停止加压之后和完成将密封树脂装载到各个空腔中之前，开始降低空腔中的压力。
6.根据权利要求5的方法，其中在装载到各个所述空腔中的密封树脂量已经达到空腔体积的一半或以上直至完成树脂装载的时期内，开始减压。
7.根据权利要求1的方法，其中的压模没有任何供从空腔排出的空气在其中停留的辅助凹陷，且在将密封树脂装载到各个空腔中的时候，存在于空腔中的空气能够通过与空腔连通的通气孔逸出。
8.根据权利要求1的方法，其中半导体集成电路器件中的密封元件的厚度不大于1.2mm。
9.根据权利要求1的方法，其中几乎与密封树脂开始进入到空腔中的同时，开始对空腔加压。
10.根据权利要求1的方法，其中在通过与空腔连通形成的通气孔馈送空气的情况下，对空腔进行加压。
11.一种制造半导体集成电路器件的方法，包含下列步骤：
(a)提供多芯片衬底，其上多个器件制作区被排列成矩阵形式，各个器件制作区具有芯片安装部分和多个引线；
(b)将半导体芯片分别安装到多芯片衬底的芯片安装部分上；
(c)将其上安装有半导体芯片的多芯片衬底置于压模的模具表面上，此模具表面包括单个空腔，然后封闭压模，同时使得单个空腔能够覆盖所有的多个器件制作区；
(d)在将密封树脂装载到空腔中时，对空腔的内部进行加压；以及
(e)在步骤(d)之后，将多芯片衬底分割成单个器件制作区。
12.根据权利要求11的方法，其中多芯片衬底被密封树脂密封，此多芯片衬底具有其上安装有半导体芯片的器件制作区以及其上未安装半导体芯片的器件制作区。
13.根据权利要求11的方法，其中各个半导体芯片被层叠在多芯片衬底的器件制作区中。
14.根据权利要求13的方法，其中从半导体集成电路器件的布线衬底的背面直到密封元件表面的厚度不大于1mm。
15.根据权利要求11的方法，其中在步骤(d)中，密封树脂在不高于490MPa的树脂注入压力下被注入到空腔中。
16.根据权利要求11的方法，其中空腔的内部被保持在大气压状态，直至密封树脂到达压模的浇口。
17.根据权利要求11的方法，其中几乎与密封树脂开始进入到空腔中的同时，开始对空腔内部加压。
CNB031044549A 2002-02-14 2003-02-14 半导体集成电路器件的制造方法 Expired - Fee Related CN1279597C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002037204A JP2003243435A (ja) 2002-02-14 2002-02-14 半導体集積回路装置の製造方法
JP037204/2002 2002-02-14

Publications (2)

Publication Number Publication Date
CN1438685A CN1438685A (zh) 2003-08-27
CN1279597C true CN1279597C (zh) 2006-10-11

Family

ID=27655079

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031044549A Expired - Fee Related CN1279597C (zh) 2002-02-14 2003-02-14 半导体集成电路器件的制造方法

Country Status (5)

Country Link
US (2) US6797542B2 (zh)
JP (1) JP2003243435A (zh)
KR (1) KR20030068467A (zh)
CN (1) CN1279597C (zh)
TW (1) TWI253152B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
KR200449442Y1 (ko) * 2008-06-25 2010-07-09 김천섭 게시판 회전장치
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5206501B2 (ja) * 2009-03-02 2013-06-12 コニカミノルタアドバンストレイヤー株式会社 射出成形方法及び装置
KR101109342B1 (ko) * 2009-07-22 2012-01-31 삼성전기주식회사 역몰딩 장치 및 그를 이용한 하프 몰딩 방법
JP5512292B2 (ja) 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5699735B2 (ja) * 2011-03-25 2015-04-15 日本電気株式会社 射出成形装置および射出成形方法
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
CN104795377B (zh) 2014-01-17 2019-02-19 恩智浦美国有限公司 具有引线网的半导体器件
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
WO2016100755A1 (en) * 2014-12-19 2016-06-23 Schlumberger Canada Limited Methods of elemental imaging of formations and systems for producing the same
JP6438772B2 (ja) * 2015-01-09 2018-12-19 アピックヤマダ株式会社 樹脂成形装置
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019079928A (ja) * 2017-10-24 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびリードフレーム
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
JP6774997B2 (ja) * 2018-11-12 2020-10-28 東洋機械金属株式会社 射出成形機
JP2020129608A (ja) * 2019-02-08 2020-08-27 セイコーエプソン株式会社 電子デバイスの製造方法
TWI782267B (zh) * 2020-04-01 2022-11-01 瑞皇精密工業股份有限公司 模具結構改良
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
CN114701175A (zh) * 2022-05-17 2022-07-05 扬州港信光电科技有限公司 一种具有自动导气功能的碳化硅超声波封装装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535255A (en) * 1976-07-05 1978-01-18 Hitachi Ltd Mold for molding resin
JPH03205117A (ja) * 1990-01-05 1991-09-06 Toshiba Corp マルチプランジャー成形金型
JPH0550456A (ja) 1991-08-23 1993-03-02 Sony Corp 薄型電子部品の樹脂封止方法
JP3305842B2 (ja) 1993-12-15 2002-07-24 住友ベークライト株式会社 半導体部品の樹脂封止方法、半導体封止装置および樹脂封止半導体部品
US5624691A (en) * 1994-06-21 1997-04-29 Texas Instruments Incorporated Transfer mold design
JP3533084B2 (ja) 1998-04-15 2004-05-31 株式会社ルネサステクノロジ モールド装置ならびに半導体装置の製造方法
JP2000012598A (ja) 1998-06-23 2000-01-14 Hitachi Ltd キャピラリおよびそれを用いたワイヤボンディング方法ならびに装置および半導体装置の製造方法
JP3005534B1 (ja) 1998-08-25 2000-01-31 九州日本電気株式会社 樹脂封止成形方法
JP2000164615A (ja) 1998-11-30 2000-06-16 Toshiba Microelectronics Corp 樹脂封止金型及び半導体装置の製造方法
JP2000243876A (ja) 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
WO2000068305A1 (en) 1999-05-07 2000-11-16 Nitto Denko Corporation Porous films and processes for the production thereof
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI253152B (en) 2006-04-11
US20030153130A1 (en) 2003-08-14
US6797542B2 (en) 2004-09-28
CN1438685A (zh) 2003-08-27
KR20030068467A (ko) 2003-08-21
US7144755B2 (en) 2006-12-05
US20050019979A1 (en) 2005-01-27
TW200308066A (en) 2003-12-16
JP2003243435A (ja) 2003-08-29

Similar Documents

Publication Publication Date Title
CN1279597C (zh) 半导体集成电路器件的制造方法
CN100342533C (zh) 半导体器件及其制造方法
CN1190839C (zh) 连接端凸点架及其制造方法
CN1599047A (zh) 半导体集成电路器件的制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1287130C (zh) 带有振动衰减部件的电子传感器
CN1574346A (zh) 一种制造半导体器件的方法
CN1710427A (zh) 半导体加速度传感器件及其生产方法
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1320964A (zh) 半导体器件及其制造方法
CN1230893C (zh) 具有空腔结构的树脂模制的封装
CN1838391A (zh) 制造半导体器件的方法
CN1532900A (zh) 半导体制造设备和半导体器件的制造方法
CN101032847A (zh) 半导体器件的制造方法
CN101079383A (zh) 半导体器件的制造方法和制造装置
CN1519948A (zh) 半导体晶片，固态成像器件和光学器件模块及二者的制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1493059A (zh) 存储卡及其制造方法
CN1638111A (zh) 半导体元件的制造方法
CN1873421A (zh) 半导体加速度传感器装置及其制造方法
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN1111906C (zh) 塑料封装的半导体器件及其制造方法
CN1574323A (zh) 半导体器件
CN1698198A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061011

Termination date: 20150214

EXPY Termination of patent right or utility model