CN1275390C - 用于npn正反馈器件限流的有npn控制器件结构的双极互补金属氧化物半导体锁存器 - Google Patents

Abstract

所披露锁存器结构(20)和***(60)能够提高锁存的速度以及提供互补金属氧化物半导体电平的锁存信号。锁存器结构(20)和***(60)的实现采用了排列成能增强正反馈信号和长生CMOS电平锁存信号的双极结型结构(31，32，50，51)和CMOS结构(27，28，35，36，46)。

Description

用于NPN正反馈器件限流的有NPN控制器件结构的双极互补金属氧 化物半导体锁存器

                    有关专利的交叉参考

本申请请求以2002年6月6日申请的美国专利申请60/387,525为优先权。

(1)技术领域

本发明主要涉及电子锁存器。

(2)背景技术

各种现代化的信号调节***都需要电子锁存器，该锁存器可以用于锁存指示在所选择锁定时间中浮动输入信号的状态。因为这些***常常处理互补金属氧化物半导体(CMOS)的信号并且一般都高速工作，所以就需要继续寻求既能提高锁存速度又能提供CMOS电平锁存信号的锁存结构。

(3)发明内容

本发明提出了既能实现提高锁存速度又能提供COMS级锁存信号的锁存结构和***。这些目标采用双极型结构和CMOS结构来实现，这种结构的安排既能提高正反馈信号又能产生COMS级锁存信号。

本发明的新颖性能在所附的权利要求中作了特别阐述。从以下结合附图的详细讨论中可以更好地理解本发明。

(4)附图说明

图1是本发明锁存器实施例的示意图；以及，

图2是包括图1所示锁存器的模拟数字转换器的方框图。

(5)具体实施方式

图1说明了锁存器实施例20，该锁存器接受在差分输入端口22的差分输入信号S_in。锁存器在采集模式中跟踪输入的信号，并且响应命令端口23的锁存命令信号S_ltchcmd从采集模式转换到锁存模式。在锁存模式中，锁存器在差分输出端口24提供差分输出信号S_out，该信号的状态对应于在锁存命令信号S_ltchcmd激发时的输入信号S_in的状态。锁存器的结构获得许多显而易见的优点，这些优点将在以下的讨论的给出。

特别是，锁存器20包括差分放大器25，一对第一和第二绝缘晶体管27和28的交叉耦合对26，一对第一和第二锁存晶体管31和32的交叉耦合对30，以及一对34第一和第二限流晶体管35和36。绝缘晶体管27和28具有第一电流端(即，源极)37和第二电流端(即，漏极)38，锁存晶体管31和32提供收集极39，以及限流晶体管35和36相互耦合在第二电流端38的一端和收集极39的一端之间。差分放大器25耦合在差分输入端口22和第一电流端37之间并提供响应输入信号S_in的差分信号，即，差分电流40。

锁存器20也包括一对42第一和第二开关43和44，并且推荐包括短沟道晶体管46，它可以完全响应命令端口23的锁存命令信号S_ltchcmd。开关43和44耦合于第一电流端37，短沟道晶体管46耦合在收集极39之间。

锁存器20还包括第一和第二控制晶体管50和51，并且这两个晶体管都具有一个与收集极39的一端相耦合的基极和一个与限流晶体管的控制端(即，栅极)相耦合的收集极，而限流晶体管的也与收集极的一端相耦合。较佳的是，电阻器52和53***在控制晶体管50和51的基极，而电阻器54和55耦合于它们的收集极，以提供电压(即，V_DD)。

绝缘晶体管27和28与锁存晶体管31和32的交叉耦合提供了正反馈，它将激励锁存晶体管响应差分电流(在第一状态中锁存晶体管31为导通而第二锁存晶体管32为截止，但在第二状态中锁存晶体管31为介质而第二锁存晶体管32为导通)进入到两种稳态中的一种状态。然而，在采集操作的模式中，锁存命令信号S_ltchcmd处于关闭开关43和44的状态，并且使得短沟道晶体管46在收集极39之间呈现出低的短路阻抗。

因此，短沟道晶体管46的低短路阻抗基本上消除了正反馈，于是锁存晶体管31和32阻止向它们稳态的另一状态移动。此外，开关43和44并没有提供能支持它们稳定状态的电流。因此，在采集模式中，收集极39就保持相对较低，使得控制晶体管50和51保持截止，并且向限流晶体管35和36的控制端(即，栅极)提供大的信号(V_DD)。响应之后，这些晶体管都呈现出相对较低的采集阻抗。

当锁存命令信号S_ltchcmd变化到开关43和44的导通状态时，锁存操作模式就开始初始化，并且使得短沟道晶体管46从它的低短路阻抗变换到较高的绝缘。因此，使能锁存器的交叉耦合反馈处理以及它迅速迫使锁存器进入到在锁存命令信号S_ltchcmd初始化时由差分电流40所指示的稳定状态。

在该指示的稳定状态中，锁存晶体管31和32中的一个处于导通状态而另一个则处于截止状态。“导通”的锁存晶体管的基极向控制晶体管50和51中的一个基极提供检测信号S_sns。响应之后，该控制晶体管的收集极向限流晶体管中的一个栅极提供控制信号S_cntrl，使得它的阻抗次能够的采集阻抗转变到较大的锁存阻抗。特别是，控制信号S_cntrl基本上等于V_be+V_gs，其中，V_be是控制晶体管的基射极电压，而V_gs是限流晶体管的栅源极电压。

该低控制信号初始化限流晶体管中的明显较大的锁存阻抗，使之减小“导通”锁存晶体管的基极电流以及限制它的饱和。锁存阻抗也在输出端口24的对应一边产生CMOS电平信号的高电平，同时在输出端口的另一边提供低电平。

正如任何电子结构一样，与输出信号端口24有关的离散电容是难以避免的，因此，锁存器20的正反馈时间常数正比于由两个锁存晶体管31和32的跨导所形成的离散电容。因为双极结型晶体管的跨导正比于它的集电极电流，所以它们一般只能具有比其它晶体管更小的时间常数。

因此，本发明的锁存器结构实现了许多锁存器重要的性能。首先，它们提供CMOS电平的输出信号S_out，这是各种CMOS***所希望的，并且由于交叉耦合双极结型晶体管驱动锁存器的正反馈，所以也提高了它们的锁存速度。因为从对应于“截止”状态的绝缘晶体管(27和28)的开关(43和44)流动的电流下降到了零并且还限制了“导通”状态的锁存晶体管的基极电流，所以减小了电流的消耗。限制的基极电流进一步提高了锁存的速度。

在采用了大量锁存器的***中，本发明锁存器的实施例可具有特殊重要的作用。例如，图2说明了闪存模拟数字转换器(ADC)60，它将输入端口62的模拟输入信号S_in转换成输出端口64的数字输出信号S_out。ADC60包括采样器66、比较器68、锁存器70和编码器72。

电阻排74提供了参考信号S_ref，并且在响应了输入信号S_in(这可以是差分信号)和定时信号T_s之后采样器66提供采样信号S_ampl。比较器将各个采样信号与参考信号相比较，并提供决定信号S_dcsn，该信号定义了与参考信号有关的采样状态。

响应锁存命令信号S_ltchcmd(也显示在图l中的命令端口)之后，锁存器70提供锁存输出信号S_lthch，该信号对应于在锁存命令信号S_ltchcmd时的决定信号S_dcsn的状态。锁存输出信号S_lthch随后可转换成各种数字信号格式，例如，N位二进制输出或格雷码二进制输出。

虽然本发明的锁存实施例基本上实现了采样处理，但是闪存ADC 60最好能包括采样器66，使得比较器68能够处理保持的信号而不再是变化的信号。因为ADC 60可以包含较多数量的锁存器，所以通过本发明实施例锁存器的使用，它的电流消耗就能够明显减小。

上述所讨论的本发明的实施例仅仅是用于举例说明，可以很快地想象到有许多改进，变化和重新整理以获得基本相似的效果，所有这些都将在附加权利要求所定义的本发明的精神和范围之内。

Claims (12)

1.根据锁存命令信号从采集模式转换到锁存模式的锁存器，其特征在于，该锁存器包括：

第一和第二绝缘晶体管(27，28)，它们具有第一和第二电流端(37，38)，并且所耦合的第一电流端用于接受差分输入信号，其中，每个所述的绝缘晶体管的栅极交叉耦合到另一所述绝缘晶体管的第二电流端；

第一和第二锁存晶体管(31，32)，它们具有集电极(39)，其中每个所述的锁存晶体管的基极交叉耦合到另一所述的锁存晶体的集电极；

至少一个开关(43，44)，其耦合到所述的第一电流端，从而响应所述锁存命令信号向所述第一电流端提供电流；

第一和第二限流晶体管(35，36)，各自耦合在所述第二电流端中的一端和所述集电极的一端之间，并且各自响应所对应的一个控制信号(S_cntrl)提供从采集阻抗转换到较大锁存阻抗的阻抗；以及，

第一和第二控制晶体管(50，51)，均具有耦合到所述集电极的其中之一的控制基极，以及耦合到同样与所述集电极相耦合的限流晶体管的栅极的控制集电极，每个控制集电极从而分别向各个所述限流晶体管提供一个所述控制信号(S_cntrl)。

2.权利要求1所述锁存器，进一步包括：

短路晶体管(46)，它耦合在所述集电极之间并且响应所述锁存命令信号；以及，

差分放大器(25)，它提供所述差分输入信号。

3.权利要求1所述锁存器，其特征在于，

所述锁存晶体管和所述控制晶体管都是双极结型晶体管；以及，

所述绝缘晶体管和所述限流晶体管都是金属氧化物半导体晶体管。

4.根据锁存命令信号从采集模式转换到锁存模式的锁存器，该锁存器包括：的第一和第二绝缘晶体管(27，28)，它们具有第一和第二电流端(37，38)，并且所耦合的第一电流端用于接受差分输入信号，其中，每个所述的绝缘晶体管的栅极交叉耦合到另一所述绝缘晶体管的第二电流端；

第一和第二锁存晶体管(31，32)，它们具有集电极(39)，其中每个所述的锁存晶体管的基极交叉耦合到另一所述的锁存晶体的集电极；

第一和第二限流晶体管(35，36)，各自耦合在所述第二电流端中的一端和所述集电极的一端之间并且各自响应所对应的一个控制信号(S_cntrl)提供从采集阻抗转换到较大锁存阻抗的阻抗；

短路晶体管(46)，它耦合在所述集电极之间并且响应所述锁存命令信号从短路阻抗转变为较大的绝缘阻抗；

第一和第二控制晶体管(50，51)，均具有耦合到所述集电极的其中之一的控制基极，以及耦合到同样与所述集电极相耦合的限流晶体管的栅极的控制集电极，每个控制集电极从而分别向各个所述限流晶体管提供一个所述控制信号(S_cntrl)。

5.权利要求4所述锁存器，进一步包括：

耦合了至少一个开关(43，44)，其被用于响应所述锁存命令信号向所述第一电流端提供电流；以及，

6.权利要求4所述锁存器，其特征在于，

所述锁存晶体管和所述控制晶体管都是双极结型晶体管；以及，

所述绝缘晶体管、所述限流晶体管和所述短路晶体管都是金属氧化物半导体晶体管。

7.根据锁存命令信号将模拟输入信号转换成所对应的数字输出信号的模拟数字转换器，它包括：

采样器(66)，用于提供所述模拟输入信号的采样；

电阻排(74)，用于提供多个参考电压；

比较器(68)，用于根据所述采样和所述参考电压产生比较信号；

锁存器(70)，用于根据所述比较信号和所述锁存命令信号提供锁存输出信号；以及，

编码器(72)，用于根据所述锁存输出信号产生所述数字输出信号；

其中，所述锁存器根据锁存命令信号从采集模式转换到锁存模式，并且包括：

a)第一和第二绝缘晶体管(27，28)，它们具有第一和第二电流端(37，38)，并且所耦合的第一电流端用于接受差分输入信号，其中，每个所述的绝缘晶体管的栅极交叉耦合到另一所述绝缘晶体管的第二电流端；

b)第一和第二锁存晶体管(31，32)，它们具有集电极(39)，其中每个所述的锁存晶体管的基极交叉耦合到另一所述的锁存晶体的集电极；

c)至少一个开关(43，44)，其耦合到所述第一电流端，从而响应所述锁存命令信号向所述第一电流端提供电流；

d)第一和第二限流晶体管(35，36)，各自耦合在所述第二电流端中的一端和所述集电极的一端之间并且各自响应所对应的一个控制信号(S_cntrl)提供从采集阻抗转换到较大锁存阻抗的阻抗；

e)第一和第二控制晶体管(50，51)，均具有耦合到所述集电极的其中之一的控制基极，以及耦合到同样与所述集电极相耦合的限流晶体管的栅极的控制集电极，每个控制集电极从而分别向各个所述一个限流晶体管提供一个所述控制信号(S_cntrl)。

8.权利要求7所述转换器，进一步包括：

短路晶体管(46)，它耦合在所述集电极之间并且响应所述锁存命令信号；以及，

差分放大器(25)，它提供所述差分输入信号。

9.权利要求7所述转换器，其特征在于，

所述锁存晶体管和所述控制晶体管都是双极结型晶体管；以及，

所述绝缘晶体管和所述限流晶体管都是金属氧化物半导体晶体管。

10.根据锁存命令信号将模拟输入信号转换成所对应的数字输出信号的模拟数字转换器，它包括：

采样器(66)，用于提供所述模拟输入信号的采样；

电阻排(74)，用于提供多个参考电压；

比较器(68)，用于根据所述采样和所述参考电压产生比较信号；

锁存器(70)，用于根据所述比较信号和所述锁存命令信号提供锁存输出信号；以及，

编码器(72)，用于根据所述锁存输出信号产生所述数字输出信号；

其中，每一所述锁存器根据所述锁存命令信号从采集模式转换到锁存模式并且包括：

a)第一和第二绝缘晶体管(27，28)，它们具有第一和第二电流端(37，38)，并且所耦合的第一电流端用于接受差分输入信号，其中，每个所述的绝缘晶体管的栅极交叉耦合到另一所述绝缘晶体管的第二电流端；

b)第一和第二锁存晶体管(31，32)，它们具有集电极(39)，其中每个所述的锁存晶体管的基极交叉耦合到另一所述的锁存晶体的集电极；

c)第一和第二限流晶体管(35，36)，各自耦合在所述第二电流端中的一端和所述集电极的一端之间并且各自响应所对应的一个控制信号(S_cntrl)提供从采集阻抗转换到较大锁存阻抗的阻抗；

d)短路晶体管(46)，它耦合在所述集电极之间并且响应所述锁存命令信号从短路阻抗转换成较大的绝缘阻抗；以及，

e)第一和第二控制晶体管(50，51)，均具有耦合到所述集电极的其中之一的控制基极，以及耦合到同样与所述集电极相耦合的限流晶体管的栅极的控制集电极，每个控制集电极从而分别向各个所述限流晶体管提供一个所述控制信号(S_cntrl)。

11.权利要求10所述转换器，进一步包括：

耦合了至少一个开关(43，44)，其被用于响应所述锁存命令信号向所述第一电流端提供电流

12.权利要求10所述转换器，其特征在于，

所述锁存晶体管和所述控制晶体管都是双极结型晶体管；以及，

所述绝缘晶体管和所述限流晶体管都是金属氧化物半导体晶体管。

Images