CN1270385C - 具有垂直结构晶体管的磁性随机存取存储器及其制造方法 - Google Patents

具有垂直结构晶体管的磁性随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN1270385C
CN1270385C CNB021163626A CN02116362A CN1270385C CN 1270385 C CN1270385 C CN 1270385C CN B021163626 A CNB021163626 A CN B021163626A CN 02116362 A CN02116362 A CN 02116362A CN 1270385 C CN1270385 C CN 1270385C
Authority
CN
China
Prior art keywords
layer
word line
cylinder
magnetic
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021163626A
Other languages
English (en)
Other versions
CN1385905A (zh
Inventor
车宣龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1385905A publication Critical patent/CN1385905A/zh
Application granted granted Critical
Publication of CN1270385C publication Critical patent/CN1270385C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有垂直结构晶体管的磁性随机存取存储器，它具有比SRAM快的存取时间、与DRAM相似的高密度以及类似快闪存储器的非易失性的特性。磁性随机存取存储器包括一个垂直结构晶体管、一条包括该晶体管的第一字线、一条连接该晶体管的接触线、一个沉积在接触线上的磁性隧道结单元、一个形成在磁性隧道结单元上的位线，以及一条形成在磁性隧道结单元位置处的位线上的第二字线。通过这种公开的结构，在使用简化的制造过程的同时，可以提高半导体器件的集成密度、提高短沟道效应，并提高电阻的控制率。

Description

具有垂直结构晶体管的磁性随机存取存储器及其制造方法
                      技术领域
本发明涉及一种具有垂直结构晶体管的磁性随机存取存储器(以下称MRAM)，尤其涉及一种MRAM，它具有比SRAM(静态随机存取存储器)更快的存取时间、与DRAM(动态随机存取存储器)相似的高密度和类似快闪存储器的非易失性。
                       背景技术
作为下一代存储器中的一种，有一些半导体存储器制造厂商已经提出了利用铁磁材料的MRAM。MRAM是一种凭借形成多层铁磁薄膜并检测取决于各层薄膜的磁化方向的电流变化来读取和写入信息的存储器。MRAM器件具有高速度和低功耗，并且它因磁性薄膜的特殊性能而允许有高的集成度。类似于快闪存储器，它还执行非易失性存储操作。
MRAM中存储器的存储利用巨磁阻(简称‘GMR’)现象或自旋极化磁电输运(spin-polarized magneto-transmission)(SPMT)实现，在自旋极化磁电输运中，自旋影响电子输运。GMR器件依赖于磁阻的变化，该变化在其间具有一非磁性层的两个磁性层的自旋方向不同时发生。
SPMT技术利用这样一种现象，即，当其间具有绝缘层的两层磁性层中自旋方向相同时，传输较大的电流。这用于形成一种磁渗透结存储器(magnetic permeable junction memory device)。
尽管有这些技术，但MRAM的研究仍处于早期阶段，大部分研究集中在多层磁性薄膜的形成上。很少有对单位单元结构或(unit cell structure)***检测电路进行研究。
图1是说明常规MRAM的截面图。图中所示的是形成在半导体衬底31上的一个栅电极33，即第一字线。在半导体衬底31上在第一字线33的两侧分别形成源极/漏极结区35a和35b。地线37a和第一导电层37b被形成来分别与源极/漏极结区35a和35b接触。此处，地线37a是在形成第一导电层37b的构图工艺过程中形成的。之后，形成一第一中间绝缘膜39以使所得结构的整个表面平坦，并且穿过第一中间绝缘膜39形成第一接触插塞41与第一导电层37b接触。
构图第二导电层，该层是一个与第一接触插塞41接触的下读取层43。形成第二中间绝缘膜45，以使所得结构的整个表面平坦，并且在第二中间绝缘膜45上形成一第二字线，即写入线47。形成第三中间绝缘膜48，以使第二字线47的上部平坦。
形成第二接触插塞49，以与第二导电层43接触。形成籽晶层51，而与第二接触插塞49接触。此处，形成籽晶层51以重叠在第二接触插塞49的上部和写入线47的上部之间。然后，形成第四中间绝缘层53，并平坦化该层以暴露籽晶层51。之后，在籽晶层51上叠置半铁磁层(semi-ferromagneticlayer)(未示出)、钉扎铁磁层(pinned ferromagnetic layer)55、隧道结层57和自由铁磁层(free ferromagnetic layer)59，籍此形成一个具有与写入线47一样大的构图尺寸并在该位置与写入线47重叠的磁性隧道结(MTJ)单元100。
此时，半铁磁层防止钉扎层55的磁化方向变化，并且隧道结层57的磁化方向固定在一个方向。自由铁磁层59的磁化方向可以通过施加外磁场改变，并且可以根据自由铁磁层59的磁化方向通过该器件储存‘0’或‘1’位。第五中间绝缘层60形成在整个表面上，并被平坦化以暴露自由铁磁层59，并且形成一个上读取层，即连接到自由铁磁层59的位线61。
操作中，MRAM单位单元包括一个由第一字线33形成的场效应晶体管、MTJ单元100和第二字线47，第一字线33是用于读取信息的读取线。第二字线47是一条通过施加电流以形成外磁场来决定MTJ单元100的磁化方向的写入线。场效应晶体管还包括位线61，它是一个用于通过对MTJ单元100施加在垂直方向上流动的电流来决定自由铁磁层59磁化方向的上读取层。
为了从MTJ单元100中读取信息，对作为读取线的第一字线33施加电压。这导通场效应晶体管，并且通过检测施加到位线61上的电流的大小，确定MTJ单元100中自由铁磁层59的磁化方向，并读取其状态。
在MTJ单元100中存储信息的过程中，场效应晶体管处于截止状态，并且通过给作为写入线的第二字线47和位线61施加电流而产生磁场来控制自由铁磁层59的磁化方向。当同时给位线61和写入线47施加电流时，所产生的磁场在两金属线的垂直交叉点处最强。例如，这可以用于从多个单元中选取一个单元。
下面描述MRAM中MTJ单元100的操作。当电流在MTJ单元100中在垂直方向上流动时，隧道电流流经中间层绝缘膜。当隧道结层57和自由铁磁层59具有相同的磁化方向时，此隧道电流增大。但是，当隧道结层57和自由铁磁层59具有不同的磁化方向时，由于隧道磁电阻(tunneling magnetoresistance)(TMR)效应，隧道电流下降。检测由于TMR效应所致的隧道电流幅值的减小，因此检测自由铁磁层59的磁化方向，该方向从而确定储存在MTJ单元100中的信息。
如上所述，常规MRAM包括一个水平结构的晶体管和垂直叠置在晶体管上部的MTJ单元，其中该晶体管具有作为第二字线的写入线。为了形成MRAM，在形成MTJ单元的器件下部处的表面粗糙度应控制在纳米公差内。但是，因为在MTJ单元之下有一个第二字线和接触线，所以很难将器件下部处的表面粗糙度限定在纳米范围内。
因为MRAM器件的结构总的来说比DRAM的更复杂，所以总体上，MRAM需要每个单位单元总共有四条金属线，即两条字线，一条位线和一条地线。利用MTJ单元的MRAM潜在地可以提供高集成度，即，几千兆位至100千兆位范围的集成度。为了达到此集成度，增加晶体管的短沟道效应并控制电阻是很重要的因素。但是，随着晶体管尺寸变小，电阻更难于控制，并且晶体管的电阻和MTJ单元的电阻一起对单元的操作有很大的影响。
                      发明内容
根据一个实施例，磁性随机存取存储器包括：一个垂直结构的晶体管；一个连接到形成在垂直结构晶体管一个侧壁处的栅电极上的读取线；形成在漏极结区上的磁性隧道结单元，其中漏极结区存在于垂直结构晶体管的上部之上；以及一条形成在磁性隧道结单元上部上的写入线。
MRAM还包括一个垂直结构的晶体管；一条连接到垂直结构晶体管的栅电极上的第一字线；一条连接到垂直结构晶体管的接触线；一个形成在接触线上的MTJ单元；一条形成在MTJ单元上的位线；以及一条形成在MTJ单元上部之上的位线上的第二字线。另一实施例提供一种用于形成MRAM的方法，包括步骤：通过利用活性掩膜(active mask)的光刻蚀刻半导体衬底以形成圆柱；在圆柱的侧壁形成一个栅极氧化层；在衬底上和圆柱的顶部上执行离子注入和随后的驱入工艺(drive-in process)，从而在圆柱的上侧形成漏极结区(drain junction region)，在延伸到衬底表面的圆柱的底部上形成源极结区(source junction region)；通过形成暴露漏极结区的用于栅电极的经平坦化的导电层，然后构图该经平坦化的导电层，形成栅电极的第一字线；形成一个经平坦化的第一中间绝缘层；形成一个经第一中间绝缘层接触漏极结区的接触线；在接触线之上形成一个半磁性层(semi-magneticlayer)、一个钉扎铁磁层(pinned ferromagnetic layer)、一个隧道结层和一个自由铁磁层(free ferromagnetic layer)；通过借助使用磁性隧道结单元掩膜的光刻构图该半磁性层、钉扎铁磁层、隧道结层和自由铁磁层，形成一磁性隧道结单元；形成一个暴露磁性隧道结单元的经平坦化的第二中间绝缘层；形成一条接触自由铁磁层的位线；以及在磁性隧道结单元之上和位线之上形成第二字线。
另一个实施例还提供了一种形成MRAM的方法，包括步骤：通过使用活性掩膜的光刻蚀刻半导体衬底，从而形成一个延伸到衬底之上的圆柱；在衬底上形成一个栅极氧化层；执行离子注入和驱入工艺，由此在圆柱的上部形成一个漏板结区，并在圆柱的底部上和衬底上形成一个源极结区；在衬底上形成一个用于栅电极的预定厚度的导体层，并执行一个各向异性蚀刻过程，由此在圆柱的侧壁形成一个呈导体隔离衬形式的栅电极；形成一个经平坦化的第一中间绝缘层；形成一个经第一中间绝缘层接触漏极结区的接触线；在接触线之上形成一个半磁性层、一个钉扎铁磁层、一个隧道结层和一个自由铁磁层；通过借助使用磁性隧道结单元掩膜的光刻构图该半磁性层、钉扎铁磁层、隧道结层和自由铁磁层，形成磁性隧道结单元；形成一个暴露磁性隧道结单元的经平坦化的第二中间绝缘层；形成一条接触自由铁磁层的位线；以及在磁性隧道结单元的上部之上和位线之上形成第二字线。
                      附图说明
通过下面参考附图的描述可以更加清楚地理解本发明，其中：
图1是表示常规MRAM的截面图；
图2A至2C表示具有垂直结构晶体管的MRAM单位单元；
图3是表示具有垂直结构晶体管的MRAM平面顶视图；
图4是表示具有垂直结构晶体管的MRAM平面顶视图；
图5是表示具有垂直结构晶体管的MRAM平面顶视图。
                   具体实施方式
示例性实施例示于图2A-5，图2A、2B和2C分别表示根据一实施例的具有垂直结构晶体管的MRAM的截面图、电路图和平面顶视图。
参见图2A，MRAM具有垂直结构的晶体管，该晶体管包括一个形成在包括圆柱115的半导体衬底111之上的源极结区113。垂直结构晶体管还包括一个形成在圆柱115中并位于源极结区113中心的漏极结区117。栅极氧化层119形成在圆柱115侧壁的外表面处衬底111的表面之上，并且栅电极121形成在栅极氧化层119的外表面。如图2C所示，栅极氧化层119和栅电极121优选地形成在整个圆柱115周围。
MRAM的垂直结构晶体管还包括一个由接触漏极结区117的接触线125和MTJ单元200形成的叠置结构。位线137接触MTJ单元200，并且用作第二字线的写入线141位于位线137之上和MTJ单元200之上。
MTJ单元200延伸到形成在圆柱115侧壁上的栅电极121之上。另外，如图2C所示，MTJ单元200的平面尺寸(即从上面看)由位线137和写入线141的交叉点限定。从图3-5明显看出，这些线的线宽的变化将导致MTJ单元200的不同尺寸。
形成图2A的MRAM的示例性方法如下所述。半导体衬底111被蚀刻到预定的厚度，以形成一个圆柱112并限定垂直结构晶体管的平面尺寸。然后在衬底111的整个表面上生长栅极氧化层119。在衬底111的表面和圆柱112的顶部上执行高浓度N型杂质的离子注入，以分别形成源极结区113和漏极结区117。此处，圆柱112的中部形成沟道区115。利用能量大于30KeV的P(磷)或As(砷)以大于5×1014离子/cm2的剂量进行离子注入过程。沟道区115的底部和其下的部分源极结区113通过经一系列的驱入步骤扩散杂质而形成。沟道区115在高度上应大于0.5μm，使得可以单独地形成源极/漏极结区的沟道。
在整个表面上沉积一个用于栅电极的如多晶硅层的导体层，并使之平坦化。利用栅电极掩膜(未示出)光刻蚀刻用于栅电极的多晶硅层，以在圆柱112的侧壁上形成栅电极121，即第一字线。栅电极掩膜包括一个第一字线掩膜，该掩膜被构图，从而定义包括围绕圆柱112的部分的第一字线，如图2C所示。
栅电极121可以通过在整个表面上沉积一个如多晶硅层的导体层、然后将多晶硅层各向异性蚀刻成隔离衬的形式而形成。此技术可以用于形成多个第一字线，如图3-5所示。第一字线之间的距离可以是圆柱之间的沿单根第一字线的距离的1.5倍大。在此情况下，在各向异性蚀刻过程期间，通过除去部分多晶硅层，使得只保留第一字线，并去除多条第一字线之间的多晶硅层，而形成栅电极。
然后，在整个表面上形成一个平坦化的第一中间绝缘层123。形成一个经绝缘层123和栅极氧化层119的暴露漏极结区117的接触孔，并经接触孔形成一个接触漏极结区117的接触线125。
在接触线125之上依次沉积半磁性层127、钉扎铁磁层129、隧道结层131和自由铁磁层133，形成一个叠置的结构。然后通过利用光刻工艺和MTJ单元掩膜(未示出)蚀刻并构图叠置的结构，以暴露第一中间绝缘层123。非磁性层127、钉扎铁磁层129、隧道结层131和自由铁磁层133的叠置结构被称作MTJ单元200。
在整个表面上形成一个第二中间绝缘层135并使之平坦化，从而暴露自由铁磁层133。形成一个接触自由铁磁层133的位线137。位线137设计成具有与MTJ单元200相同的宽度。在位线137之上形成一个第三中间绝缘层139，并且在MTJ单元200之上的第三中间绝缘层139上构图作为第二字线的写入线141。写入线141垂直于位线137，如图2C-5所示，并且在图2C所示的实施例中，具有与MTJ单元200相同的宽度(在平面视图中)。虽然不需要蚀刻，但可以在形成写入线141的构图过程中蚀刻第三中间绝缘层139。
图2B是图2A所示MRAM的电路图，其中用于图2B的电路中的金属氧化物半导体场效应晶体管(MOSFET)具有垂直结构。与图2A相似的结构用相同的附图标记表示。
图2C是表示具有垂直结构晶体管的MRAM的单位单元的平面顶视图，其中，MTJ单元200具有等同于位线137和写入线141交叉点的面积的大小。图2C-5实质上是示例性的，为了举例的目的显示了MTJ单元200和漏极结区117等。明显的是，平面图中顶层之间的部分层或所有层是看不到的。从中心到外环，垂直结构晶体管还包括漏极结区117、栅极氧化层119和第一字线121。
图3是表示多个MRAM的示例性实施例的平面顶视图，每个MRAM具有与图2C中的MRAM相似的垂直结构晶体管单位单元。即，每个单位单元包括第一字线121、位线137、MTJ单元200和第二字线141。该单位单元连接在一起。
在此实施例中，第一字线121叠在第二字线141上，位线137垂直于字线121和141。另外，MTJ单元200具有等于位线137和第二字线141的交叉点面积的大小。
MTJ单元200之间沿位线137或字线141或121的距离设置为1F，其中，F表示最小线宽的任意单位。位线137与字线121和141的线宽设置为1.5F。字线121之间的距离和字线141之间的距离以及圆柱112(包括栅极氧化区119)之间沿字线141(或121)的距离设置为1F。根据需要，MTJ单元200的尺寸和MRAM的容量通过调节位线137或字线121和141的线宽确定。
图4是表示根据第二实施例的具有垂直结构晶体管的MRAM的平面顶视图。基本上，字线和位线类似于图3第一实施例中它们的对应物。但是，图4中的位线137具有与圆柱112(包括栅极氧化区119)的直径相同的宽度，并且MTJ单元200的尺寸(即位线137和写入线141的交叉点面积)小于图3中的情形。
MTJ单元200的边缘之间的距离和位线137的线宽设置为1F。字线121和141的线宽设置为1.5F。另外，字线121之间的距离、字线141之间的距离和圆柱112(包括栅极氧化区119)之间的沿这些字线中的每一条的距离被设置为1F。与图3的实施例一样，根据需要，MTJ单元200的大小和MRAM的容量通过调节位线137或字线121和141的线宽确定。
图5是根据第三实施例的具有垂直结构晶体管的MRAM的平面顶视图。字线和位线类似于图3中第一实施例的对应物。但是，位线137和写入线141二者被设计成具有与圆柱112(包括栅极氧化区119)的直径相同的宽度，MTJ单元200具有与位线137和写入线141的交叉面积相同的大小。MTJ单元200的面积小于图3和4中的情形。
MTJ单元200之间的距离与位线137和第二字线141的线宽被设置为1F。字线121的线宽设置为1.5F。字线141之间的距离，即圆柱112(包括栅极氧化区119)之间的沿位线137的距离，被设置为1F，而圆柱112(包括栅极氧化区119)之间的沿第二字线141的距离设置为1F。通过调节位线137或第二字线141的线宽，确定MTJ单元的大小以及MRAM的容量。
例如，现在将描述根据第一、第二和第三实施例的MRAM的数据存储操作。首先，利用流到写入线141的电流产生的磁场改变MTJ单元200的自由自旋结构。电流经MTJ单元200流到衬底111，并且第一字线121升高，从而经过MTJ单元200的电流经垂直结构晶体管泄漏到衬底111上。为了避免电流泄漏，给衬底111施加电压或电流，以提高其地电势。例如，可以对衬底111施加地电压Vss或衬底电压Vbs。
如上所述，可以简化制造过程，提高半导体器件的集成度，并通过利用具有垂直结构晶体管的MRAM延长沟道长度，而无论集成密度如何。因此，设计者可以通过把MTJ器件置于垂直结构晶体管的上侧而改善短通道效应和MTJ器件下部上的表面粗糙度控制率。MRAM的电阻更易于控制，这改进了器件的特性和可靠性。
本领域的普通技术人员将理解到，在此提供了一种具有垂直结构晶体管的MRAM及其方法，通过利用垂直结构晶体管代替水平结构的晶体管形成MRAM单元、通过提高单元的集成密度、并通过简化制造过程，该MRAM能够增大晶体管的短沟道效应并控制晶体管的电阻。
虽然以上为了说明的目的公开了本发明的优选实施例，但在不脱离本发明的范围的前提下，本领域的技术人员可以进行各种改型、附加和替换。

Claims (19)

1.一种磁性随机存取存储器，包括：
一个垂直结构晶体管；
一条连接到形成在垂直结构晶体管的侧壁处的栅电极的读取线；
形成在漏极结区上的磁性隧道结单元，该漏极结区存在于垂直结构的上部之上；以及
一条形成在磁性隧道结单元上部上的写入线。
2.如权利要求1所述的磁性随机存取存储器，其中，垂直结构晶体管具有一个垂直延伸到半导体衬底的圆柱。
3.如权利要求2所述的磁性随机存取存储器，还包括：
形成在圆柱上部的漏极结区；
形成在延伸至半导体衬底的圆柱的底部的源极结区；
形成在圆柱中心的沟道区；以及
形成在栅电极和圆柱侧壁之间圆柱侧壁处的栅极绝缘层。
4.如权利要求1所述的磁性随机存取存储器，其中，读取线平行于写入线。
5.如权利要求1所述的磁性随机存取存储器，其中，磁性隧道结单元具有与垂直结构晶体管、读取线、写入线、位线和圆柱所构成的组中的任意一个的宽度相同的宽度。
6.一种磁性随机存取存储器，包括：
一个垂直结构晶体管；
一个连接到垂直结构晶体管的栅电极的第一字线；
一条连接到垂直结构晶体管的接触线；
一个形成在接触线上的磁性隧道结单元；
一条形成在磁性隧道结单元上的位线；以及
一条形成在磁性隧道结单元上部之上的位线上的第二字线。
7.如权利要求6所述的磁性随机存取存储器，其中，垂直结构晶体管包括一个圆柱、一个栅极氧化层和一个栅电极，其中栅极氧化层形成在具有源极结区和漏极结区的衬底的侧壁处。
8.如权利要求7所述的磁性随机存取存储器，其中，漏极结区形成在圆柱的上部，并且源极结区形成在延伸到衬底表面的圆柱的底部。
9.如权利要求6所述的磁性随机存取存储器，其中，圆柱高度大于0.5μm。
10.如权利要求6所述的磁性随机存取存储器，其中，磁性隧道结单元是一种叠置结构，该结构包括半磁性层、钉扎铁磁层、隧道结层和自由铁磁层。
11.如权利要求6所述的磁性随机存取存储器，其中，磁性隧道结单元具有等于位线和第二字线的交叉点面积的平面面积。
12.如权利要求6所述的磁性随机存取存储器，其中，位线垂直于第一字线，且第二字线垂直于位线并平行于第一字线。
13.一种用于形成磁性随机存取存储器的方法，包括步骤：
通过使用活性掩膜的光刻蚀刻半导体衬底，形成圆柱；
在半导体衬底的整个表面上形成栅极氧化层；
在衬底上和圆柱的顶部上执行离子注入和随后的驱入工艺，从而在圆柱的上侧上形成漏极结区，在延伸到衬底表面的圆柱的底部上形成源极结区；
通过形成用于栅电极的暴露漏极结区的经平坦化的导电层，然后构图该经平坦化的导电层，形成栅电极的第一字线；
形成一个平坦化的第一中间绝缘层；
形成一个经第一中间绝缘层接触漏极结区的接触线；
在接触线之上形成一个半磁性层、一个钉扎铁磁层、一个隧道结层和一个自由铁磁层；
通过借助使用磁性隧道结单元掩膜的光刻构图该半磁性层、钉扎铁磁层、隧道结层和自由铁磁层，形成磁性隧道结单元；
形成一个暴露磁性隧道结单元的经平坦化的第二中间绝缘层；
形成一条接触自由铁磁层的位线；以及
在磁性隧道结单元之上和位线之上形成第二字线。
14.如权利要求13所述的方法，其中，利用大于30KeV的能量以大于5×1014离子/cm2的剂量进行执行离子注入的步骤。
15.如权利要求13所述的方法，其中，第二字线平行于第一字线并与第一字线有相同的宽度。
16.一种用于形成磁性随机存取存储器的方法，包括步骤：
通过使用活性掩膜的光刻蚀刻半导体衬底，从而形成一个延伸到衬底之上的圆柱；
在衬底的整个表面上形成一个栅极氧化层；
执行离子注入和驱入工艺，从而在圆柱的上部上形成一个漏极结区，在圆柱的底部上和衬底上形成一个源极结区；
在衬底上形成一个用于栅电极的具有预定厚度的导体层，并执行一个各向异性蚀刻过程，从而在圆柱的侧壁形成一个呈导体隔离衬形式的栅电极；
形成一个经平坦化的第一中间绝缘层；
形成一个经第一中间绝缘层接触漏极结区的接触线；
在接触线之上形成一个半磁性层、一个钉扎铁磁层、一个隧道结层和一个自由铁磁层；
通过借助使用磁性隧道结单元掩膜的光刻构图该半磁性层、钉扎铁磁层、隧道结层和自由铁磁层，形成磁性隧道结单元；
形成一个暴露磁性隧道结单元的经平坦化的第二中间绝缘层；
形成一条接触自由铁磁层的位线；以及
在磁性隧道结单元的上部之上和位线之上形成第二字线。
17.如权利要求16所述的方法，其中，利用大于30KeV的能量并以大于5×1014离子/cm2的剂量进行执行离子注入的步骤。
18.如权利要求16所述的方法，其中，栅电极是第一字线，并且重复权利要求16的步骤以形成多个磁性随机存取存储器、多个第一字线、多个圆柱和多个第二字线，其中，通过在不使用单独的掩膜的情况下，各向异性地蚀刻用于多条第一字线的半导体层，将多个第一字线隔开一距离，该距离为多个圆柱之间的沿所述多个第一字线中的一个或所述多个第二字线中的一个的距离的1.5倍大。
19.如权利要求17所述的方法，其中，第一字线与第二字线有相同的宽度。
CNB021163626A 2001-03-28 2002-03-28 具有垂直结构晶体管的磁性随机存取存储器及其制造方法 Expired - Lifetime CN1270385C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16309/01 2001-03-28
KR10-2001-0016309A KR100399436B1 (ko) 2001-03-28 2001-03-28 마그네틱 램 및 그 형성방법

Publications (2)

Publication Number Publication Date
CN1385905A CN1385905A (zh) 2002-12-18
CN1270385C true CN1270385C (zh) 2006-08-16

Family

ID=19707540

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021163626A Expired - Lifetime CN1270385C (zh) 2001-03-28 2002-03-28 具有垂直结构晶体管的磁性随机存取存储器及其制造方法

Country Status (4)

Country Link
US (2) US6649953B2 (zh)
JP (1) JP2002329846A (zh)
KR (1) KR100399436B1 (zh)
CN (1) CN1270385C (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795336B2 (en) * 2001-12-07 2004-09-21 Hynix Semiconductor Inc. Magnetic random access memory
KR20030060327A (ko) * 2002-01-08 2003-07-16 삼성전자주식회사 고집적 자성체 메모리 소자 및 그 구동 방법
US6940748B2 (en) * 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
AU2003243244A1 (en) * 2002-05-16 2003-12-02 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
KR100492798B1 (ko) * 2002-10-31 2005-06-07 주식회사 하이닉스반도체 자기저항 램
KR100520611B1 (ko) * 2003-03-03 2005-10-10 주식회사 하이닉스반도체 자기저항 램 및 그 제조 방법
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
KR100500450B1 (ko) * 2003-05-13 2005-07-12 삼성전자주식회사 분할된 서브 디지트 라인들을 갖는 자기 램 셀들
US20050006679A1 (en) * 2003-06-25 2005-01-13 Lin Wen Chin System and method for increasing magneting flux efficiency and cell density in MRAM design
JP2005116923A (ja) * 2003-10-10 2005-04-28 Hitachi Ltd スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
TWI226636B (en) * 2003-12-19 2005-01-11 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
US6936479B2 (en) * 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
CN100429721C (zh) 2004-04-01 2008-10-29 中国科学院物理研究所 一种基于垂直电流写入的磁随机存取存储器及其控制方法
US7045368B2 (en) * 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
US7042047B2 (en) * 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
US20060049435A1 (en) * 2004-09-07 2006-03-09 Spansion, Llc Vertical JFET as used for selective component in a memory array
KR100593450B1 (ko) 2004-10-08 2006-06-28 삼성전자주식회사 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들.
KR100612878B1 (ko) 2004-12-03 2006-08-14 삼성전자주식회사 자기 메모리 소자와 그 제조 및 동작방법
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
DE102005046774B4 (de) * 2005-09-29 2011-11-10 Altis Semiconductor Halbleiterspeicher-Einrichtung mit vergrabenem Masse-Kontakt und Verfahren zu deren Herstellung
DE102005046777B4 (de) * 2005-09-29 2013-10-17 Altis Semiconductor Halbleiterspeicher-Einrichtung
CN101278353B (zh) * 2005-09-30 2013-10-02 Nxp股份有限公司 纳米线磁性随机存取存储器
KR100660891B1 (ko) * 2005-11-18 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그제조방법
JP2008042090A (ja) * 2006-08-09 2008-02-21 Toshiba Corp 磁気ランダムアクセスメモリ
JP2008218514A (ja) * 2007-02-28 2008-09-18 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5072392B2 (ja) * 2007-03-08 2012-11-14 株式会社東芝 縦型スピントランジスタ及びその製造方法
US7629182B2 (en) * 2007-04-17 2009-12-08 Freescale Semiconductor, Inc. Space and process efficient MRAM and method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8592966B2 (en) * 2007-06-22 2013-11-26 Cree, Inc. RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors
KR100929635B1 (ko) 2007-11-05 2009-12-03 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US7659208B2 (en) * 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
KR101060578B1 (ko) 2008-04-03 2011-08-31 주식회사 하이닉스반도체 버티컬 트랜지스터를 이용한 ｍｒａｍ
KR101094377B1 (ko) * 2008-04-04 2011-12-15 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP5112201B2 (ja) * 2008-07-11 2013-01-09 株式会社東芝 不揮発性半導体記憶装置
KR101004506B1 (ko) * 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
JP2010114143A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US8625338B2 (en) * 2010-04-07 2014-01-07 Qualcomm Incorporated Asymmetric write scheme for magnetic bit cell elements
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
US8482968B2 (en) * 2010-11-13 2013-07-09 International Business Machines Corporation Non-volatile magnetic tunnel junction transistor
US8785966B2 (en) * 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US8570799B2 (en) 2011-08-16 2013-10-29 Intel Mobile Communications GmbH Magnetic random access memory with conversion circuitry
JP5740267B2 (ja) * 2011-09-26 2015-06-24 株式会社東芝 磁気抵抗効果素子、ダイオードおよびトランジスタを用いた磁気ランダムアクセスメモリ
JP5665711B2 (ja) * 2011-09-26 2015-02-04 株式会社東芝 スピントランジスタおよびメモリ
US8891277B2 (en) * 2011-12-07 2014-11-18 Kabushiki Kaisha Toshiba Memory device
US9793467B2 (en) * 2011-12-20 2017-10-17 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
JP5603895B2 (ja) 2012-03-21 2014-10-08 株式会社東芝 半導体記憶装置の駆動方法および半導体記憶装置
US9064590B2 (en) 2012-03-02 2015-06-23 Kabushiki Kaisha Toshiba Driving method of semiconductor storage device and semiconductor storage device
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
CN104347795A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁隧道结及其形成方法、磁性随机存储器及其形成方法
JP2015082564A (ja) 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
TWI689920B (zh) * 2014-01-08 2020-04-01 日商新力股份有限公司 半導體裝置及記憶體電路
JP5658382B1 (ja) * 2014-01-20 2015-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5657151B1 (ja) * 2014-01-23 2015-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
WO2015121921A1 (ja) * 2014-02-12 2015-08-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
JP5867951B2 (ja) 2014-02-14 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
US10446606B2 (en) * 2017-07-19 2019-10-15 International Business Machines Corporation Back-side memory element with local memory select transistor
WO2019073333A1 (ja) 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US10276784B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated operating and fabricating method
CN107845398B (zh) * 2017-11-21 2021-06-29 上海磁宇信息科技有限公司 一种使用杂交mos管的mram芯片
US10658425B2 (en) 2017-12-28 2020-05-19 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US10468293B2 (en) * 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US11222970B2 (en) * 2017-12-28 2022-01-11 Integrated Silicon Solution, (Cayman) Inc. Perpendicular magnetic tunnel junction memory cells having vertical channels
US10460778B2 (en) 2017-12-29 2019-10-29 Spin Memory, Inc. Perpendicular magnetic tunnel junction memory cells having shared source contacts
US10211395B1 (en) * 2017-12-30 2019-02-19 Spin Transfer Technologies, Inc. Method for combining NVM class and SRAM class MRAM elements on the same chip
JP2020043223A (ja) * 2018-09-11 2020-03-19 キオクシア株式会社 磁気メモリ
CN111668366B (zh) * 2019-03-07 2023-10-27 上海磁宇信息科技有限公司 一种磁性随机存储器顶电极接触及其制备方法
US11244983B2 (en) * 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
US11581366B2 (en) * 2020-06-22 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Memory cell device with thin-film transistor selector and methods for forming the same
US11398597B2 (en) * 2020-07-09 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor device including the same, and manufacturing method thereof
CN114639772A (zh) 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路
CN113053943B (zh) * 2021-03-18 2023-04-18 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834302B2 (ja) * 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
JPH0480968A (ja) * 1990-07-24 1992-03-13 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置
JPH05121693A (ja) * 1991-10-24 1993-05-18 Oki Electric Ind Co Ltd 半導体メモリセル
JPH05160408A (ja) * 1991-12-04 1993-06-25 Toshiba Corp 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置
JP3745392B2 (ja) * 1994-05-26 2006-02-15 株式会社ルネサステクノロジ 半導体装置
JP3345549B2 (ja) * 1996-04-26 2002-11-18 ティーディーケイ株式会社 磁気抵抗効果メモリ
US5861328A (en) * 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
JPH1186528A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 磁気記憶装置
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
EP1097457B1 (de) * 1998-07-15 2003-04-09 Infineon Technologies AG Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
JP4125465B2 (ja) * 1999-03-15 2008-07-30 株式会社東芝 磁気メモリ装置
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
KR100520175B1 (ko) * 2000-12-12 2005-10-10 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100382764B1 (ko) * 2001-01-06 2003-05-09 삼성전자주식회사 터널링 자기저항 소자 및 그 제조방법
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
US6473328B1 (en) * 2001-08-30 2002-10-29 Micron Technology, Inc. Three-dimensional magnetic memory array with a minimal number of access conductors therein

Also Published As

Publication number Publication date
US20040061156A1 (en) 2004-04-01
KR20020076460A (ko) 2002-10-11
JP2002329846A (ja) 2002-11-15
CN1385905A (zh) 2002-12-18
KR100399436B1 (ko) 2003-09-29
US6855564B2 (en) 2005-02-15
US6649953B2 (en) 2003-11-18
US20020140016A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
CN1270385C (zh) 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
KR100615493B1 (ko) Ｓｏｉ 기판을 이용한 자기 기억 장치 및 그 제조 방법
EP1329895A2 (en) High-density magnetic random access memory device and method of operating the same
KR100442959B1 (ko) 마그네틱 램 및 그 형성방법
US6542398B2 (en) Magnetic random access memory
US20020175386A1 (en) Magnetic random access memory using bipolar junction transistor, and method for fabricating the same
US20060024886A1 (en) MRAM storage device
US20070206411A1 (en) Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates and Related Methods
US20100238718A1 (en) Semiconductor memory device
KR100520611B1 (ko) 자기저항 램 및 그 제조 방법
KR100520175B1 (ko) 반도체소자의 제조방법
KR20030034500A (ko) 마그네틱 램
KR100527536B1 (ko) 마그네틱 램
US20070296007A1 (en) Shared ground contact isolation structure for high-density magneto-resistive RAM
US20040165427A1 (en) Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same
KR20040003479A (ko) 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법
KR102555613B1 (ko) 반전도성 금속 산화물 핀 트랜지스터를 포함하는 메모리 디바이스 및 그 형성 방법
KR100492797B1 (ko) 자기저항 램 및 그 제조 방법
KR20030003375A (ko) 마그네틱 램(Ｍａｇｎｅｔｉｃ ＲＡＭ) 셀 및 그의 제조방법
CN118102731A (zh) 存储器、存储器的读写方法和制造方法
CN113767482A (zh) 竖直选择器stt-mram架构
KR20030056447A (ko) 자기저항 램 및 그 제조방법
CN1748323A (zh) 高密度和高编程效率的mram设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060816

CX01 Expiry of patent term