CN1267394A - 带有保护层的器件及器件所用保护层的制造方法 - Google Patents

带有保护层的器件及器件所用保护层的制造方法 Download PDF

Info

Publication number
CN1267394A
CN1267394A CN98808247A CN98808247A CN1267394A CN 1267394 A CN1267394 A CN 1267394A CN 98808247 A CN98808247 A CN 98808247A CN 98808247 A CN98808247 A CN 98808247A CN 1267394 A CN1267394 A CN 1267394A
Authority
CN
China
Prior art keywords
protective layer
shell
covered
layer
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98808247A
Other languages
English (en)
Inventor
弗兰克·斯图班
于尔根·怀尔德
加伯里勒·斯托迪格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler Benz AG
Daimler AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Publication of CN1267394A publication Critical patent/CN1267394A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种带有保护层的器件,以及具有保护层的表面的涂层方法,特别是器件所用保护层涂层方法。保护层在其厚度上改变其性能。

Description

带有保护层的器件及 器件所用保护层的制造方法
本发明涉及一种带有保护层的器件以及带有保护层的一种器件的制造方法。
特别是把各电子部件使用在车辆电子技术上时，环境条件对电子器件部分地从热学上和机械学上都会施加很高的负荷，并具有腐蚀性。然而为了配置价廉的器件，就得使用便宜的塑料外壳，以代替昂贵的金属外壳或陶瓷外壳。可是，越是较新型的器件越是配有较薄的外壳，往往同时还带有大量的接线，这些接线是通过外壳壁向外面引出的，容易受湿气扩散的影响。塑料***的厚度越小，则由环境大气中渗透到外壳内部的湿气便会随之增多。对于具有大的边长的电子器件来说，还附带出现这样一个问题，就是它们容易受到外壳的模制物质和导线框架(lead frame)之间的离层的影响。当导线框架附带还有许多接线时，问题尤其严重。湿气和离子污染会沿着这些接线几乎不受阻碍地渗入到外壳中。
从外面渗入的水蒸汽或者残留在外壳内的湿气是很有害的，会导致电子故障，特别是电子器件处于100℃以上温度下时更是如此。因此，外壳内部含有湿气的空腔会由于随温度不断升高而膨胀的水蒸汽之故而破裂(爆玉米花效应)。置于外壳中的电子器件存储时间较长时，就存在这样的危险，即湿气渗入电子器件中，从而使之不能用了。
为了避免置于外壳中的特别是加了塑料***的电子器件方面的这种可怕的爆玉米花效应，例如将已经加了外壳的电子器件先干燥几个小时，然后用干燥剂封焊起来，特别是将若干个器件一次封焊好。被封焊的器件的允许存储时间是有限制的。在完成电子模件时，将如此干燥和存储的器件再次置于正常大气之下是有一定危险的，因为那样湿气渗入到加有外壳的器件的内部是不可避免的。
因此，在成批生产中，常见的情况是，在很窄的时限内就用完上述用干燥剂封焊的那些器件的备用包装。新制出的器件在其日后使用之前和/或在其装入相应的标准组件中之前只允许一定时间处于正常大气中。超过这一时限，就会有增加费用的危险，因为由于受湿气感应的器件缺陷之故可能发生电子故障。这一点要求在下述两个方面之间求得一种密切的和费用上的协调：一方面是部件的生产，另一方面是为部件准备好足够数量的新制器件。
从DE-A1 40 40 822得知，电子器件，特别是装就的芯片，都涂有一种保护层，借以阻止湿气扩散到电路中去。保护层是滴加到须保护的芯片表面上的，并加以离心处理，使之分布均匀。保护层的厚度是由不同的性能来决定的，尤其是保护层材料的稠度及其干燥特性与硬化特性以及离心旋转处理时所用转数。优先用硅酮或环氧树脂涂层，因为这两种材料在离心旋转处理时有利于分布。随后将电子器件封装在一外壳中。
上述方法的缺点在于：如此涂敷上去的保护材料固然能保护芯片的表面，但不能保证实现严密的密封。即使在保护层硬化处理步骤之后，气体和湿气的渗透度仍是如此之大，特别是应在高温范围内使用的半导体器件方面，使得在器件的外壳中出现腐蚀问题如脱层和含有湿气的空隙的爆裂性膨胀。此外，还存在这样一种危险，即在装就的芯片情况下，在对保护层进行离心旋转处理时会损害压焊丝。
DE 44 35 120 A1公开过一种器件，它带有一种分成多个单层的塑料保护层，这种保护层至少部分地覆盖着该器件，并且在其厚度上具有不同化学和/或物理材料性能。可以为每个单层分开调节交联度。然而，在保护层的各单层之间会形成交界面。这些交界面是湿气进入保护层内部的可能渗透途径。相叠的各单层必须具有能与交界层相适配的弹性，使得例如相邻接的层的硬度或弹性不致于差别太大，因为否则就会出现各单层相互粘附的问题。
本发明的任务是：提出一种带有保护层的器件，其保护层的密封性得到了改善，并提出一种方法，以之用于简单生产带有保护层的器件。
上述任务是通过独立权利要求中所述的特征加以解决的。其他的改进和有利的发展见说明书和各项从属权利要求中所述。
本发明提出的器件是带有一保护层的，特别是带有一种外表的保护层，该保护层在其厚度上具有不同的化学和/或物理材料特性。特别优越的是，该器件是一种半导体器件，其外表面以一保护层覆盖着。还有一个有利之处是把该元件套在一个外壳中。
若保护层在离器件的远处比离器件的近处具有更大的硬度，则是特别有利的。这样，就能使保护层很好地与器件相适配。视预定的用途之不同，保护层的性能也是在离器件的远处比离器件的近处具有更大的弹性，这也是很合乎目的的。保护层还可以在离器件的远处比离器件的近处具有更大的防湿性。
本发明的另一项有利发展是，保护层在离器件的近处比离器件的远处具有更大的硬度。这一点使得器件特别便于封装在外壳中，因为可能使用的填充物质或外壳盖可以很好地配合保护层，避免出现空隙。另一项有利的发展是，保护层在离器件的近处比离器件的远处具有更大的弹性和/或防湿性。
一种优越的结构是：保护层离器件远者具有有机特性，离器件近者则具有无机特性。封装用外壳在具有外表保护层的器件上的附着力得到了改善，这是因为该保护层能特别有利地与其衬底相适配。与此同时，器件表面还有一紧密的密封性保护层。
一种优越的结构是：保护层离器件近者具有有机特性，离器件远者则具有无机特性。保护层在器件表面上的附着力得到了改善，因为器件表面能特别有利地与其衬底相适配。器件表面通过一层密封层得到了密封保护。
另一种优越的结构是：保护层在其厚度上具有有机、无机和有机特性的顺序。另一种优越的结构是：保护层在其厚度上具有无机、有机和无机特性的顺序。这样就能成功获得器件的与使用目的最佳适配的密封封装。若保护层只具有有机材料性能，这是有利的。另一项有利的发展是：保护层只具有无机材料性能。
一项有利的布置是，保护层直接覆盖一种集成的半导体器件的表面。另一项有利的发展是，保护层配置在外壳的内表面上。另一项有利的发展是，保护层配置在外壳的外表面上。
有利的是，保护层只具有微小的厚度，即在0.1μm和10μm之间，从而为器件的封装节省空间，但仍然能确保保护层和/或封装的密封性。
在一种有利的器件制造方法中，首先将一个呈液态的第一反应成分受控制地引入到一个真空区，在此加以蒸发，并基本上无载气地将之引入到一个真空设备的反应区中，在这里，它同一个至少具有一种组分的第二反应成分，在热能和/或电磁能的作用下，共同起反应而形成一种反应产物，然后将之沉积在待涂层的表面上而在此形成一保护层，与此同时有控制地调整反应气体的组成，以便在沉积过程中在不断生长的层的厚度上逐渐改变该层的物理和/或化学性能。
有利的是，在反应产物的沉积过程中有控制地调整反应气体的组成。最好在反应产物的沉积过程中向反应气体添加氧气。特别有利的是，在沉积的同时供给具有不同浓度的氧气。
合乎目的的是，以高频电磁辐射作用于反应区。
有利的反应气体是氩气和/或氮气和/或六甲基乙硅烷(HMDSN)。有利的是，所用的反应气体压力在0.1mbar(毫巴)和1.5mbar之间。有利的是，液态的母体物质以介于0.1ml/h(毫升/小时)和50ml/h之间的流量添加。
有利的是，至少在涂层过程中加热被涂层的表面和/或至少在涂层过程中以高频电磁能加荷于被涂层的表面。有利的是，至少在涂层过程中以电压加荷于被涂层的表面。
下面将对本发明至关重要的一些特征加以深入说明，并参照附图加以详细描述。附图表示：
图1  本发明提出的一种电子器件的截面图，
图2  本发明提出的一种电子器件的截面图，该器件带有电子电路元件和保护层，
图3  本发明提出的一种器件的截面图，该器件带有具有保护层的电子电路元件和外壳，
图4  本发明提出的一种器件的截面图，该器件带有具有保护层的电子电路元件和具有内侧保护层的外壳，
图5  本发明提出的一种器件的截面图，该器件带有具有保护层的电子电路元件和具有外侧保护层的外壳，
图6  本发明提出的一种器件的截面图，该器件带有具有保护层的电子电路元件和带有其空隙被填充的外壳。
本发明提出的电子器件具有一种外表保护层，该保护层具有梯度层的形式。依此，该保护层至少部分地覆盖着该器件。该保护层在其厚度上具有不同的化学材料特性和/或物理材料特性，这些特性基本上连续地或者准连续地彼此转换。梯度层具有很大的优点，就是保护层特性可以广泛地加以如此调节，使得它对于所选定的某种用途具有各种最佳性能。
器件可以是一个特别用于电子器件的外壳，或者是一个电子器件或电路元件，或者是一个带有保护层的其他实体。下面将就微电子技术用的器件对本发明加以描述。本发明当然并不只限于上述使用领域，而是也可用于其他一些目的，即凡是提出相似要求特别是考虑到附着力和/或密封性的地方都可以使用。
本发明提出的器件至少在这样一些部位优先以一种保护层加以覆盖，在这些部位上有接合点，特别是有各个器件部分之间的分界缝，有电接点通过外壳的引线，有导线在微电子芯片上的电接点，或者还须考虑到器件的另一些部位须加以涂层，在这些部位上有湿气、气体和/或其他有害物质进入器件内部的高渗透危险或接触危险，和/或还须考虑到器件的这样一些部位，它们特别有可能受到上述物质的作用的损害。保护层也可以完全覆盖或包封该器件。
本发明提出的器件的一个特别优点是，保护层是可以简单地生产出来的。若保护层至少局部地具有一种聚合物，则对微电子技术的器件是有利的。由于保护层是一种梯度层，所以在一个单一层内即可表现出特定的无机和有机性能。有利之处是，与那些常用的依靠相叠加地沉积不同的分开的层而形成的多层***相反，在保护层内部不存在交界面。保护层在其厚度上准连续地改变它的性能。因此，不会出现在保护层内部的内交界面上的污染。保护层特别可以用单一的基本上连续的沉积过程生产出来。保护层可以特别良好地与它的衬底相匹配，在下述情况下尤其如此：保护层在成长过程中首先具有有机性能，特别是小的硬度和/或大的弹性，然后在其厚度上具有准连续地递增的无机性能，特别是大的硬度和/或大的密封性。
利用本发明提出的方法，可以简单而有利地成功沉积出上述那种梯度层。其特别的优点是：在沉积有机层面时，各有机聚合物成份不需要分别的交联步骤。有利之处还有：采用本发明提出的CVD法(化学汽相沉积法)，可以良好地控制沉积条件。特别有利是：在保护层沉积过程中，厚度控制是可以很简单地实现的。这样，保护层的厚度可精确地测定，尤其可保持其厚度很小。通常的聚合物保护层，特别是半导体器件封包方面所采用的，其具有的厚度大约为10μm；而本发明提出的器件所具有的通常的保护层厚度总共仅仅约为0.1μm至大约1μm。
图1中描绘出本发明提出的一种电子器件，它部分具有一外表保护层。一个微电子电路元件1，按通常方式，使用一种粘接物2布置在导线框架9的底部3上。微电子电路元件1在带有压焊丝4的接触点6上与导线框架9的电接头进行固定的电连接。电路元件1最好具有一种通常的钝化层5，以之覆盖电路元件1的外表面。这里，例如电路元件1、导线框架9、可能有的散热片和/或压焊丝4的精确布置是不重要的，同样地，如钝化层5的存在固然是合宜的，但对于本发明提出的器件来说却不是必须的。保护层7覆盖着电路元件1的表面的最敏感部分，特别是接触点6。在该图中没有分别绘出别的外罩，特别是没有绘出外壳，这种外壳可以保护微电子电路元件1不受环境的影响。
由于保护层7覆盖着电路元件1的接触点6的表面，因此可以有利地保护器件的一个特别敏感的部位，以重点防止湿气渗透。例如在有湿气存在的条件下，在接触点6处，可以构成这样一种电子元件，这的一个电极由微电子电路元件的电接触接头构成，它的另一个电极由接头线构成，而它的电解质则由可能存在的水构成。一个器件的寿命会因这样一种电化学元件而受到很大限制。接触点6会随着时间的推移而腐蚀，并且会因此变得高欧姆，或者甚至被损坏。
在图2中示意地绘出了一个相类似的布置，特别是设有一个电路元件1、一个底部3和一个电线框架9；一个外壳8仅仅勾画出而已。只有导线框架9的接线通过外壳8向外突出。该布置与图1中所示的布置相似。保护层7.1在图2中最好几乎完全地封包由微电子电路元件1、可能有的散热片2、支持部3形成的装置。特别是连接线4和处于连接线4和微电子电路元件1之间的接触点6用保护层7.1加以覆盖。其优点是：微电子电路元件1得到了保护，能够更好防止有害的湿气影响和/或腐蚀影响。保护层7，7.1也只能部分地覆盖该装置，如图1中所示，在这种情况下，特别是微电子电路元件1至少得局部地加以覆盖。这样就可以防止湿气渗入到接触点6的范围中或者渗入到相应集成的印制导线和/或电路元件1的接触点6的范围中。
鉴于防湿性，一个特别严重的问题是导线框架9的电接线通过外壳8的引出。各穿孔点是特别容易使湿气和/或气体渗过的，尤其在下述情况下更是如此：外壳壁很薄，特别是薄于1mm，和/或导线框架的接线数量很大，和/或器件的尺寸很大，特别是大于1×2cm2。这种情况可加以改善，其措施是对处于通过外壳8的穿孔点9.1范围内的导线框架9的接线施加一保护层7.1。若将保护层7.1加以如此设计，使得它能够使保护层7.1特别紧密地接触到外壳材料的话，那是很有利的。这一点可优先地做到，其措施是保护层7.1的接触面具有有机性能，即近似于外壳材料的性质的性能。这样做的结果是：一方面可减小保护层7.1和外壳8之间的热应力影响，另一方面可以改善这两个部分之间的附着力，并从而阻止湿气渗入到外壳8的内部。
图3中示明有利的设计，依此设计，如图1或2中所示的一种布置放置在一个外壳8中，特别是一个塑料外壳中，该外壳应套封一个电子电路元件1，并保护它免受环境的影响。外壳8完全封包已装配好的电子电路元件1，该元件是照图1和2所示加以装配的。在上述实例中，保护层7.1完全包封着由电路元件1、连接线4及导线框架9的底部所构成的装置。但还可以有这样一种装置，在此装置上，如图1所示，电路元件1仅有个别部位是由保护层覆盖的。导线框架9的连线的向外引出情况在图中仅示意性地绘出。外壳8还可有其他设计，特别是具有例如作为外壳底部的一个组成部分的集成散热片的安置。
在图3中，外壳8是仅作为薄壁封套加以绘示的。不过，将外壳8内部的空隙10加以填充，也是有利的，最好用构成外壳8的同一种塑料物质进行填充。另一种有利的填充物质例如是一种保护气体如氩气或氮气，和/或一种吸湿剂，和/或硅酮填料。空隙10的填充还能为保护层附带地减小外壳8中非所希望的湿气扩散和/或凝露。无论如何，在器件生产过程中滞留在外壳8内部的湿气，必须在封闭外壳8时通过对空隙10的填充将其从外壳内部驱除出去。
外壳8可以有利地按一次性模制步骤生产出来，但也可以分成几个独立步骤将外壳8加以接合而成，特别是将作为外壳8一部分的盖部在装配好微电子电路元件1之后才装到外壳8的一个下部壳体上，并将之与该下部壳体连接起来。
本发明提出的解决方案，也可应用于其他类型的外壳，特别是压注的外壳、金属外壳和/或陶瓷外壳，因为保护层7特别在下述情况下能够特别良好地保护微电子电路元件1防止湿气渗入和有害物质进入：上述微电子电路元件1由以上列举的几种外壳之一包封，保护层直接地布置在该电路元件上。若电子器件的至少某些特别是可以渗透气体或湿气的接合点都被保护层7所覆盖的话，则保护层便能起到特别有利的作用。
图4中绘出本发明提出的电子器件的一种结构，与图2和3中所示结构型式相似，按这种结构，外壳8内侧在盖部和底部都基本上完全由一保护层7.2覆盖。外壳8的空隙10的可能填充物在图中未进一步示明，但仍能具有针对图3所述的那些优点。
这种外壳8最好按下述方法生产：盖部和外壳下部在外壳封闭后分别形成在内侧的那一边上，采用本发明提出的方法涂敷一保护层7.2，外壳下部带有一个已模制在其中的导线框架9和处于外壳框架中的穿孔点9.1上的相应电引线。在此情况下，导线框架9最好在用于电路元件1的容纳点上可加以覆盖。然后将电路元件1装上去，并与导线框架9的电接线加以电连接，该电路元件可以是事先用一种固有保护层7.1至少局部地或者完全地如图中所示加以覆盖的。如果外壳8在其内侧完全涂层的话，那么在少数特定情况下就可以放弃电路元件1上的保护层。外壳8内部的空隙10也可以保持不填充状态，以降低生产费用，尤其在微电子电路元件1完全由一保护层7.1覆盖的情况下，更可以那样做。
在穿孔点9.1处，如图所示，外壳可以与保护层7.1相连，甚至还可以直接与导线框架9的接线相连。
图5中示明本发明提出的电子器件的一种可资比较的结构，具有一个外壳8、一个微电子电路元件1、一个底部3、以及一个带有居于电路元件1和导线框架9之间的引线和连接线4的导线框架9，按这一结构，外壳8在其外侧由一保护层7.3所覆盖。上述结构特别有利地密封导线框架9的很成问题的电引线通过点。在这里，处于外壳内部的电路元件1本身也可以具有一保护层7.1，该保护层完全覆盖着电路元件1、底部3、连接线4。如果保护层7.3覆盖着外壳8外侧的话，当然也可以放弃电路元件上的单独保护层7.1。特别是外壳8的受到危险的穿孔点9.1都是用保护层7.3加以保护的。在这里，保护层7.3最好如此加以设计，即它朝外的一面尽可能地是抗湿的和硬的，而它与导线框架9和外壳8和/或与保护层7.1相接触的一面则尽可能是软的和弹性的，以达到与其由不同性质材料构成的不平衬底相适配的目的。
在外壳交界面和具有电路元件1的装置之间的空隙10最好能附带地用一种合适的填充物质11特别是用干燥剂和/或保护气体加以填充。这一点见图6中所示。填满空隙的填充物质11亦在该图中示出。在外壳8内各个元件的布置情况基本上与前面所述的实例相符。在外壳8内或外侧的附加保护层7未分别绘出，但最好能有这一保护层。
应可靠地避免那些有害的影响，例如在不同物质之间由于形成电化学槽(Zelle)而产生的电化学反应，或者可能存在于填充物质中被水蒸汽充满的空隙在受热时发生的开裂，特别是由于在电路元件1钎焊时和/或工作时产生的损耗热所发生的开裂，在此情况下电子器件会很容易达到100℃以上的温度。应特别优先考虑到的是，用模制材料填充外壳8的空隙10，尤其用外壳8所用以成形的同一材料去填充。电路元件1上的保护层7.1的优先结构，和/或内侧外壳壁上的保护层7.2的优先结构是：保护层7.1和/或保护层7.2的朝向填充物质11的表面是软的和有弹性的，以便尽可能良好地与填充物质11相连接。这一点特别能附带地有利于填充物质11的阻止湿气渗透的作用。因此，可有利地避免在填充空隙10时形成小空隙。
本发明可特别有利地用于微电子器件的准密封包封，尤其在使用具有大数量引线的薄壁塑料外壳的情况下更是如此。这样的外壳例如是TQFP-外壳，其标准面积为28×28mm2，且具有100以上的引线。这种类型的外壳对于沿着导线框架引线的湿气渗透是非常容易受影响的，在连接线4和微电子电路元件1之间的接触点6上是容易受腐蚀的。因此，通过外壳壁的引线通路的密封就成了一个特别大的问题，但利用本发明提出的解决方案可大大改善这一点。
特别有利的做法是，将所用的器件浸入有腐蚀性的环境中，如将传感器特别是被包封的传感器例如浸入油中，这样按照本发明，这些电子器件外侧完全具有一保护层。因此，这种电子器件，特别是传感器，得到保护而大大改善其抵御腐蚀性环境条件的能力。
在第一个有利的结构中，保护层7.1，7.2，7.3均是含硅的。依本发明提出的方法，保护层7.1被沉积的电子器件上，特别是沉积在一个待装入或已装入一外壳8中的微电子电路元件1上。一项特别有利的发展是，将保护层7.3沉积在已安装好的并加以封闭的外壳8的外侧上。根据这一情况，按各附图中所示实例，外壳8的内部可用另一种保护层7.2加以覆盖。
将一种液态母体物质，最好是六甲基甲硅醚(HMDSO)，以微小流量大约0～50ml/h(毫升/小时)，优选是0.1ml/h至50ml/h，特别是5ml/h至10ml/h，经过一流量调节器，送入到第一真空室，并在此加以汽化，于此，从调节好的液流生成反应气体。这样做的优点是，可将反应气体添加到处理室中而不需要附加的载气。从而使处理过程较为简单，因为在观测压力和/或观测流量时不要去考虑载气。此外，还可避免载气对保护层和/或电子器件造成有害的污染。
反应气体流从前室到达CVD-涂层设备(CVD＝化学汽相沉积)的处理室。在这里，反应气体压力调节在0.1mbar和1.5mbar之间，最好是0.2mbar。待涂层的电子器件放置在反应区中。在处理中可用热能和/或电磁能向该电子器件加荷，以适当加热该器件，从而改善涂层层的形成和/或改善涂层层的附着力。在涂层过程中以电压向电子器件加荷，也是有利的。基片偏电压为0和-500伏是有利的。对电子器件有利的处理温度在20℃和大约200℃之间。温度上限最好按照形成外壳8所用塑料的种类来确定，和/或按照需要加以涂层的电路元件1来确定。
在反应区的范围内，最好利用电磁能作用促使反应气体起化学反应。有利的等离子体激励频率在10kHz和10Ghz之间。最好使用13.56Mhz的频率。根据对需沉积的保护层性能的要求之不同，可以附带地对反应气体至少添加另一种反应成分，最好经过它自身的调节***来添加。该反应成分的一种有利的气体通量在0和1000sccm/min(标准立方厘米/分钟)之间，最好是0～200sccm/min，于此，气体通流量最好在整个处理时间的公称值时间间隔上提升。其他反应成分的添加最好依照在反应时间上至少随时间而不断改变反应成分浓度的方式来进行。
附加的反应成分最好是氩气和/或氮气，和/或氧气，和/或HMDSN(六甲基甲硅醚)。使用通常的处理时间60～3600秒，最好是1000～1500秒，便可沉积成作为梯度层的保护层7。
在沉积之前，利用一种通用的等离子净化方法处理电子器件的表面，这也是很有利的，于此，将电子器件置于一种不形成层的气体的等离子区中几秒钟至5分钟，借此改善保护层的附着力。
按照第一实例，应用等离子体支持的CVD-方法首先沉积一种含硅的聚合物。因此，在电子器件上首先形成一软的聚合物层。最好在生长过程中就使该聚合物层实现交联，从而不需要附加的交联步骤。
在沉积过程中，要逐渐地向反应室中加入不断增加的氧气量，最好在0～1000sccm/min之间，在0-200sccm/min之间尤其好。形成的层逐渐地改变其性能，从一种含硅的聚合物而成一种致密的抗湿气的氧化硅层。
聚合物层虽然由于密度相对很小而不能对电子器件表面充分密封以防止环境的影响，但聚合物层仍能有弹性地与电子器件的表面相适配，而且在保护层7和电子器件特别是电路元件1具有不同弹性性能的情况下，能使保护层7具有良好的附着力。保护层7的朝外部位相反是致密的氧化硅层，这一氧化硅层对气体渗透，特别是对湿气渗透，具有很高的阻力。尽管氧化硅层和电子器件表面的弹性性能可能有所不同，但氧化硅在电子器件表面上的附着力仍是很好的，这是因为保护层7的邻近电子器件的聚合物部位可以补偿在弹性上和/或在热膨胀性上可能存在的差异。同时，聚合物层是对生成的氧化硅的一种良好附着基底。
梯度保护层7的另一种有利的发展是以CVD方法和/或以等离子体支持的CVD方法沉积的氧化硅的一种顺序，氧化硅所具有的厚度最好是在0.1μm和1μm之间，于此，保护层在达到氧含量还原的条件下在反应区中准连续地从氧化物转变成无定形的硅，其厚度最好为0.1μm左右，此后在保护层继续生长的同时，其厚度最好是0.1μm至大约1μm，在达到添加一种含碳气体的条件下保护层进一步准连续地转变成碳化硅。这种梯度保护层的优点在于：致密的碳化硅层区同梯度层的氧化硅层区的甚良好电绝缘能力相结合。上述两个层区之间的最好是较薄的无定形硅层区的作用是：在沉积过程中最初形成的氧化物层区与碳化物层区不能起化学反应，反之亦然。
反向顺序同样是有利的。有利的梯度顺序也是：氧化硅-薄的无定形硅-无定形碳，氧化硅-薄的无定形硅-薄的无定形碳-碳化硅，氧化硅-薄的无定形硅-似金刚石的碳。在这里薄字意味着：该层区基本上仅仅是作为梯度层的另两个层区之间的缓冲区加以布置的，这一缓冲区的厚度最好仅仅是其他层区的厚度的一部分，最好是10％或20％。按照沉积法，代替氧气或除氧气之外，最好添加相应合适的气体例如含碳气体作为反应成分。
梯度保护层各层区的上述顺序具有纯粹无机材料性质。当然，具有纯粹有机材料性质的一种梯度保护层也是可以沉积出来的。为此，首先可以沉积出一层聚合物层，最好用HMDSO作为液态母体物质，最好不添加氧气。形成的层具有一定长度的聚合物链。然后将氧气含量仅仅提高到这样的程度，使得聚合物链变得较短一些。于是形成一个具有短聚合物链的强交联的聚合物层区。但是，氧气含量不得提高到使氧化硅层区可能形成的程度。大的优点是，具有短链的聚合物层区与普通长链的聚合物层相比，具有特别大的硬度。
特别对在一外壳8中的电子电路元件1上的保护层7来说，有利的是，保护层7具有如下布置：在两个聚合物层区之间设置一个无机层区，特别是氧化硅。无机层区的作用主要在于：有利于电绝缘；和/或作为湿气渗透阻挡层，其厚度最好为1μm左右；下面邻近电子器件的聚合物层区能改善保护层对电子器件表面的适配；离电子器件远的聚合物层区能改善保护层对外壳的某一可能模制物质的适配。聚合物层区的厚度最好大于无机层区的厚度，特别以大约为5μm最宜。这样，可以获得的益处是，一方面可防止外壳的脱层，另一方面可防止在外壳内形成空隙，这种空隙可能导致产生可怕的爆米花效应。

Claims (33)

1.带有保护层的器件，该保护层至少局部地覆盖着该器件，而且本身具有不同的化学和/或物理性能，其特征在于：保护层(7.1，7.2，7.3由单一的层构成，而且在其厚度上具有准连续地不同的化学和/或物理材料性能。
2.如权利要求1所述的器件，其特征在于：保护层(7.1，7.2，7.3)离器件远者比离器件近者具有较大的硬度和/或弹性和/或防湿性。
3.如权利要求1或2所述的器件，其特征在于：保护层(7.1，7.2，7.3)离器件近者比离器件远者具有较大的硬度和/或弹性和/或防温性。
4.如权利要求1、2或3所述的器件，其特征在于：保护层(7.1，7.2，7.3)离器件远者具有有机性能，离器件近者具有无机性能。
5.如权利要求1、2或3所述的器件，其特征在于：保护层(7.1，7.2，7.3)离器件近者具有有机性能，离器件远者具有无机性能。
6.如以上权利要求的任一项或几项所述的器件，其特征在于：保护层(7.1，7.2，7.3)在其厚度上具有由有机、无机和有机性能所形成的顺序。
7.如以上权利要求的任一项或几项所述的器件，其特征在于：保护层(7.1，7.2，7.3)在其厚度上具有由无机、有机和无机性能所形成的顺序。
8.如以上权利要求1至6的任一项或几项所述的器件，其特征在于：保护层(7.1，7.2，7.3)只具有有机材料性能。
9.如以上权利要求1至6的任一项或几项所述的器件，其特征在于：保护层(7.1，7.2，7.3)只具有无机材料性能。
10.如以上权利要求的任一项或几项中所述的器件，其特征在于：器件用保护层(7.1，7.2，7.3)完全加以覆盖。
11.如以上权利要求的任一项或几项中所述的器件，其特征在于：器件具有一个微电子电路元件(1)，该器件至少局部地用保护层(7.1)加以覆盖。
12.如以上权利要求的任一项或多项中所述的器件，其特征在于：器件具有一个微电子电路元件(1)，该器件至少在其表面上及其在电路元件(1)上的电接触点(6)的区域中是由保护层(7.1)加以覆盖的。
13.如以上权利要求的任一项或多项所述的器件，其特征在于：器件具有一个外壳(8)；外壳(8)的外侧和/或内侧至少局部地在接合点的部位中是由保护层(7)加以覆盖的。
14.如以上权利要求的任一项或多项所述的器件，其特征在于：器件具有一个外壳(8)和一个微电子电路元件(1)；外壳(8)的外侧和/或内侧至少在接合点的部位中是由保护层(7.2，7.3)加以覆盖的；电路元件(1)是完全由保护层(7.1)加以覆盖的。
15.如以上权利要求的任一项或多项所述的器件，其特征在于：器件具有一个外壳(8)和一个微电子电路元件(1)；外壳(8)的外侧和/或内侧至少在接合点的部位中是由保护层(7.2，7.3)加以覆盖的；电路元件(1)至少在接触点(6)上和一个外表面上是由保护层(7.1)加以覆盖的。
16.如以上权利要求的任一项或多项所述的器件，其特征在于：器件具有一个外壳(8)和一个带有具有接点的导线框架(9)的微电子电路元件(1)；导线框架(9)的接点至少在导线框架(9)的通过外壳(8)的穿孔点(9.1)的部位上是由保护层(7.1)加以覆盖的。
17.如以上权利要求的任一项或多项所述的器件，其特征在于：保护层(7.1，7.2，7.3)所具有的厚度在0.1μm和10μm之间。
18.一种器件用保护层的制造方法，特别是如权利要求1或其从属权利要求的一项或多项所述的器件用保护层的制造方法，其特征在于：将呈液态的一种第一反应成分有控制地引导到一个真空区中，在这里汽化并基本上无载气地到达一真空设备的反应区，在这里与至少具有一种组份的第二反应成分在热能和/或电磁能作用下起反应而成一种反应产物，并被沉积在待涂层的表面上，于此，在沉积过程中通过对反应气体的组成的有控制的改变，在成长的层的厚度上逐渐改变层的物理和/或化学性能。
19.如权利要求18所述的方法，其特征在于：在反应产物的沉积过程中向反应气体添加氧气。
20.如权利要求18或19所述的方法，其特征在于：在沉积过程中，添加不断改变浓度的氧气。
21.如权利要求18、19或20所述的方法，其特征在于：以高频电磁辐射作用于反应区。
22.如以上权利要求18至21的任一项或几项所述的方法，其特征在于：反应气体具有氩气。
23.如以上权利要求18至22的任一项或几项所述的方法，其特征在于：反应气体具有氮气。
24.如以上权利要求18至23的任一项或几项所述的方法，其特征在于：所用的一种反应气体压力在0.1mbar和1.5mbar之间。
25.如以上权利要求18至24的任一项或几项所述的方法，其特征在于：反应气体具有HMDSN。
26.如以上权利要求18至25的任一项或几项所述的方法，其特征在于：液态母体物质以在0ml/h和50ml/h之间的流量添加。
27.如以上权利要求18至26的任一项或几项所述的方法，其特征在于：至少在涂层过程中被涂层的表面要加热。
28.如以上权利要求18至27的任一项或几项所述的方法，其特征在于：至少在涂层过程中要用高频电磁能向被涂层的表面加荷。
29.如以上权利要求18至28的任一项或多项所述的方法，其特征在于：至少在涂层过程中要以电压对被涂层的表面加荷。
30.如以上权利要求18至29的任一项或多项所述的方法，其特征在于：微电子电路元件(1)至少局部地被涂层。
31.如以上权利要求18至30的任一项或多项所述的方法，其特征在于：微电子电路元件(1)的外壳(8)至少局部地被涂层。
32.如以上权利要求18至31的任一项或多项所述的方法，其特征在于：带有接头数目超过100的微电子电路元件(1)的外壳(8)至少局部地被涂层。
33.如以上权利要求18至32的任一项或多项所述的方法，其特征在于：微电子电路元件(1)的塑料外壳(8)至少局部地被涂层。
CN98808247A 1997-08-20 1998-08-07 带有保护层的器件及器件所用保护层的制造方法 Pending CN1267394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19736090.4 1997-08-20
DE19736090A DE19736090B4 (de) 1997-08-20 1997-08-20 Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement

Publications (1)

Publication Number Publication Date
CN1267394A true CN1267394A (zh) 2000-09-20

Family

ID=7839538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98808247A Pending CN1267394A (zh) 1997-08-20 1998-08-07 带有保护层的器件及器件所用保护层的制造方法

Country Status (5)

Country Link
EP (1) EP1010201A1 (zh)
JP (1) JP2002515640A (zh)
CN (1) CN1267394A (zh)
DE (1) DE19736090B4 (zh)
WO (1) WO1999009591A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件
CN107727302A (zh) * 2016-08-11 2018-02-23 罗伯特·博世有限公司 压力测量单元及用于涂覆和接触压力测量单元载体的方法
CN112912695A (zh) * 2018-09-25 2021-06-04 弗瑞柏私人有限公司 传感器装置
US11168054B2 (en) 2015-12-18 2021-11-09 Dsm Ip Assets B.V. Biaromatic compounds, which are vitamin D analogs

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025465B4 (de) * 2005-05-31 2008-02-21 Infineon Technologies Ag Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102009027343A1 (de) * 2009-06-30 2011-01-05 Robert Bosch Gmbh Verfahren zur Herstellung eines elektronischen Bauteils
CN103809103B (zh) * 2012-11-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
DE102015223415A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Vorrichtung mit einer Umhüllmasse
CN110335811B (zh) * 2019-07-09 2021-08-10 山东宝乘电子有限公司 一种含氧多晶硅钝化膜的沉积方法及具有该钝化膜的芯片
EP4177940A1 (en) * 2021-11-03 2023-05-10 Nexperia B.V. A semiconductor package assembly as well as a method for manufacturing such semiconductor package assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2510307A1 (fr) * 1981-07-24 1983-01-28 Hitachi Ltd Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
JPH0244738A (ja) * 1988-08-05 1990-02-14 Semiconductor Energy Lab Co Ltd 電子装置作製方法
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5211995A (en) * 1991-09-30 1993-05-18 Manfred R. Kuehnle Method of protecting an organic surface by deposition of an inorganic refractory coating thereon
DE4435120C2 (de) * 1994-09-30 2000-08-03 Siemens Ag Schutzschicht für Wafer und Verfahren zu deren Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件
US11168054B2 (en) 2015-12-18 2021-11-09 Dsm Ip Assets B.V. Biaromatic compounds, which are vitamin D analogs
CN107727302A (zh) * 2016-08-11 2018-02-23 罗伯特·博世有限公司 压力测量单元及用于涂覆和接触压力测量单元载体的方法
CN112912695A (zh) * 2018-09-25 2021-06-04 弗瑞柏私人有限公司 传感器装置

Also Published As

Publication number Publication date
JP2002515640A (ja) 2002-05-28
EP1010201A1 (de) 2000-06-21
DE19736090A1 (de) 1999-03-04
DE19736090B4 (de) 2005-04-14
WO1999009591A1 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
EP0270229B1 (en) Platinum and rhodium catalysis of low temperature formation multilayer ceramics
EP0270241B1 (en) Multilayer ceramics from silicate esters
CN101652853B (zh) 用于电路装置的钝化层及其制造方法
EP1282922B1 (en) Encapsulated microelectronic devices
CN100346495C (zh) 封装的显示装置
US6570325B2 (en) Environmental barrier material for organic light emitting device and method of making
US5183684A (en) Single and multilayer coatings containing aluminum nitride
KR101563763B1 (ko) 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들
US8440733B2 (en) Semiconductor component and production method
KR20050115268A (ko) 유기 발광 다이오드
US20090142227A1 (en) Parylene Coating and Method for the Production Thereof
US4898907A (en) Compositions of platinum and rhodium catalyst in combination with hydrogen silsesquioxane resin
US20110097533A1 (en) Thin film encapsulation method
CN1416593A (zh) 电子器件封装
CN1267394A (zh) 带有保护层的器件及器件所用保护层的制造方法
US6320128B1 (en) Environmentally-sealed electronic assembly and method of making same
CN101779281A (zh) 用于封装半导体构件的方法以及根据该方法制备的产品
CN1019250B (zh) 制造电子器件的方法
CN1430278A (zh) 双侧连接型半导体装置
JP5079967B2 (ja) Ｏｌｅｄのような電子構造素子およびマイクロエレクトロニクス構造素子のためのプラズマ封入
EP0548996B1 (en) A film capacitor and method for manufacturing the same
KR950006348B1 (ko) 전자 장치를 위한 실리콘 질소 함유 피복물 형성 방법 및 그 피복물
US6756670B1 (en) Electronic device and its manufacturing method
EP3471132A1 (en) Method for manufacturing a semiconductor device and semiconductor device
KR20210102298A (ko) 레이저 구조화된 유기 광전지의 안정화

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication