CN1260644C - 可携式数据载体之微处理器电路 - Google Patents

可携式数据载体之微处理器电路 Download PDF

Info

Publication number
CN1260644C
CN1260644C CNB028038959A CN02803895A CN1260644C CN 1260644 C CN1260644 C CN 1260644C CN B028038959 A CNB028038959 A CN B028038959A CN 02803895 A CN02803895 A CN 02803895A CN 1260644 C CN1260644 C CN 1260644C
Authority
CN
China
Prior art keywords
register
registers group
registers
data
background
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028038959A
Other languages
English (en)
Other versions
CN1488096A (zh
Inventor
C·梅
H·塞德拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1488096A publication Critical patent/CN1488096A/zh
Application granted granted Critical
Publication of CN1260644C publication Critical patent/CN1260644C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G06F9/30127—Register windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提出一种微处理器电路，其具有一控制单元、一存储器以使用至少一具有功能的程序以供自由编程、一堆栈以缓冲储存数据及具有至少一寄存器的寄存器组，所述控制单元与所述寄存器组以及所述存储器连接，所述堆栈为所述存储器的一部分，其更进一步具有一辅助寄存器，其储存一些位，每一位被指定至该寄存器组的寄存器的其中之一且显示该寄存器组的个别寄存器是否包括数据项。通过本发明能确保一功能的寄存器内容不为其它功能所可取得。

Description

可携式数据载体之微处理器电路
技术领域
本发明涉及一种微处理器电路，其具有至少一控制单元、至少一存储器以使用至少一具有功能的程序以供自由编程、一堆栈以缓冲储存数据及具有至少一寄存器的寄存器组，所述控制单元与所述寄存器组以及所述存储器连接，所述堆栈为所述存储器的一部分。本发明另外还涉及该微处理器电路的相应操作方法。
背景技术
先前所提及形式的微处理器电路较佳为用于俗称的智能卡，亦即，辨识卡、***、帐卡及其类似物，其可配备一集成电路。然而，该微处理器电路亦可用于一般称的付款交易模式，其经由相对应接口与以上所述的卡通信。
此种卡的基本优点之一在于持卡者可进行的多种用途。在此集成电路所包含的微处理器及附属储存装置允许在卡本身的多方面数据处理。然而，具有例如磁条的卡使得所有数据处理操作必须外部进行。
该卡制造商可以现有的操作***配备该微处理器，此现有操作***执行基本功能如外部比较编码输入及储存编码及其类似物的步骤。伴随该微处理器的存储器不仅用做储存该操作***，亦用做储存特定应用，其可包括许多功能及如安全检查所必需的且在任何情况下必须维持保密的参数。
当具有附属程序的操作***形成一起始点、某些接口被定义及存储器或存储器区域被保留以进行外部程序时，卡的各种应用完成。该卡制造商再提供给使用者，亦即发行卡的组织，一存储器或存储器区域以在外部程序执行程序。在此外部程序，该组织可再定义与该操作***无关且仅与特定组织相关的特定操作。
先前提及形式的该微处理器电路具有至少一提供给目前正在执行功能(一般称为文本)的寄存器组。在自第一功能至第二功能的功能呼叫的情况下，由第一功能数据所占据的该寄存器必须储存在缓冲储存、一种堆栈。在该被呼叫的第二功能，这些寄存器再被提供给该第二功能以进行写入，当由第二功能回到第一功能时，缓冲储存在该堆栈的数据必须再次被写至该寄存器。
借助该个别寄存器的相对应写入/读取操作储存该寄存器于该堆栈或自该堆栈读取该寄存器需要相当大量的指令，此导致程序代码的显著放大。而且，在功能改变或功能呼叫的情况下，所存在问题为伴随在该寄存器第一功能的数据仍可由第二功能读取。此可构成一安全问题，例如在***的情况下，此是因为若合适时，该第二功能仍可读取在该寄存器的机密数据，其应本质上仅可由第一功能知道。
由先前技术，一种指令为已知，经由此指令，在寄存器组的个别寄存器可被选择，其再被储存于该堆栈上。该指令”ST REGMASK[位屏蔽][SP]”能使用该位屏蔽以仅选择具有内容的寄存器组的寄存器及储存它们于该堆栈上。而且，此指令包括一种”堆栈指示器SP”，其指向该堆栈的下一开放地址。关于那些寄存器由一数据占据的数据是由编译器，亦即CPU，定义。该位屏蔽是由这些数据项产生，当该数据由该堆栈回读至该寄存器时，该编译器能确保那些寄存器为原先被占据的，根据该位屏蔽的数据，该数据可被回写至正确的寄存器。
一种单一指令可被用来储存在该堆栈的该经写入寄存器。在指令ST REGMASK[位屏蔽][SP]呼叫时，该寄存器被直接写至该堆栈。然而，需要许多时脉循环以执行整个指令，其后仅第二功能可被呼叫，在该寄存器组的寄存器可再被提供给第二功能。此外，缺点为该堆栈构成存储器的子区域，其可为程序设计者可存取的且因此亦为其它程序或功能可存取的。因此暗地地发掘这些数据为可能的。
一般称的”寄存器窗口”，一种提供给一功能的寄存器窗口的使用亦为已知。若第二功能被呼叫，则进一步的寄存器窗口可借助在”寄存器指示器”的变化而被选择。该进一步的寄存器窗口再被提供至第二功能以进行写入。该寄存器组可具有许多寄存器窗口。一旦最后一未写入的寄存器窗口一经由一功能被呼叫且被写入，则一或更多寄存器窗口的寄存器可被同时缓冲储存于该堆栈。因此，在此时同时写入目前功能于寄存器及亦储存先前活动功能的该寄存器内容为可行的，一种特别省时的变化因而产生。然而，其缺点为寄存器窗口的所有寄存器皆被写至该堆栈而无论该寄存器是否具有一数据。
发明内容
因此，本发明是基于订定一种电路及一种方法的目的，其使用简单方法确保一功能的寄存器内容不为其它功能所可取得。
根据本发明的微处理器电路，其具有至少一控制单元、至少一存储器以使用至少一具有功能的程序以供自由编程、一堆栈以缓冲储存数据及具有至少一寄存器的寄存器组，所述控制单元与所述寄存器组以及所述存储器连接，所述堆栈为所述存储器的一部分，该微处理器电路还包括一辅助寄存器，其储存一些位，每一位被指定至该寄存器组的寄存器的其中之一，且显示该寄存器组的个别寄存器是否包括数据项。
至该寄存器组的一寄存器的个别位的指定使得以简单方式进行以区别写入及非写入寄存器为可行。结果，当储存该寄存器内容于堆栈时，仅储存实际上具有数据的那些寄存器为可行的。
因具有数据的寄存器不必须由编译器决定，该寄存器可以能量有效的方式及以少量程序代码，称之为单一指令，而被快速储存。
在第一具体实施例中，该辅助寄存器具有一些对应于该寄存器组的寄存器的数目的进一步寄存器，这些进一步寄存器的每一被提供用于单一位的储存。因此该辅助寄存器同样地表示一种寄存器组。
根据第二具体实施例，该辅助寄存器具有正好一进一步寄存器，该进一步寄存器被提供用于对应于该寄存器组的寄存器的数目的位序列的储存。该辅助寄存器较佳为该寄存器组的一寄存器。结果，在此第二具体实施例中，不必要改良本身已知的微处理器电路，因该辅助寄存器是储存于该寄存器组的寄存器，最底部或最顶部的寄存器较佳为被用做此辅助寄存器。
在该微处理器电路的较佳细节中，无法由程序设计者处理的进一步堆栈被提供以储存包含在该寄存器组的数据。此进一步堆栈已知为一般称的”安全文本区”。后者为”硬件内部堆栈”，其可为存储器的一部份。储存在此进一步堆栈的数据无法借助储存在该存储器的软件询问或写入。此进一步堆栈的管理仅受操作***管制。因此，这些数据的操作为不可能的。
该寄存器组较佳为具有第一及第二寄存器的第一及第二区域，至少该第一寄存器被指定为在该辅助寄存器的一位。该寄存器组分为第一区域(上部现场寄存器)及第二区域(下部现场寄存器)的分割是因在功能呼叫的情况下，第一功能的参数常被转移至第二功能。这些参数是储存于该第二区域(下部现场寄存器)的寄存器。由该第二区域，该第二，经呼叫功能再引出进一步处理的参数。相对地，该寄存器组的第一区域(上部现场寄存器)被使用及仅由该第二，经呼叫功能写入。万一，第三功能由第二功能呼叫，则其仅足够储存该寄存器组的第一区域的寄存器于该堆栈。相对地，在第二区域的寄存器的转移参数可被盖掉或是若需要时甚至由第三功能读取。
当然，亦可想象该第二区域的寄存器亦可被指定为该辅助寄存器，以使在功能呼叫及功能变更的情况下，该寄存器组的所有寄存器，亦即第一区域及第二区域的那些寄存器可被储存于该堆栈。
在本发明的进一步细节中，该寄存器组的第一区域可被分割为许多子区域，其被个别提供给该功能的其中之一。分为许多子区域的此分割对应于在简介中提及的该寄存器窗口。倘若该寄存器组的第一区域具有足够多的寄存器数目，此变化揭示一种非常能量有效、快速的方法，其为主要优点，特别是在于可携式数据载体的微处理器电路的情况下。
在根据本发明上述该微处理器电路的操作方法的情况下，当该微处理器电路被起始化，该辅助寄存器的所有位被设定为第一值。当数据被写至该寄存器组的寄存器时，该辅助寄存器的经指定位被设定为第二值。该微处理器电路的起始化在活化时发生，故可确保所有该寄存器及该辅助寄存器的所有位皆为经定义的已知状态。当数据被写入，个别位被自动设定至该第二值以由此指示该寄存器具有一值。例如，该辅助寄存器的位的第一值可为0，且该辅助寄存器的位的第二值可为1。不消说相反的指定亦为可行的。
也就是说，根据本发明的操作上述微处理器电路的方法，当该微处理器电路被起始化时，该辅助寄存器的所有位被设定为第一值；当数据被写至该寄存器组的寄存器时，该辅助寄存器的经指定位被设定为第二值；只有当该辅助寄存器的被指定位具有第二值时，才能自该寄存器组的缓存器的其中之一读取数据。
在根据本发明方法的发展中，自该寄存器组的寄存器的其中之一的数据的读取是仅当该辅助寄存器的被指定位具有第二值时才为可行。此表示仅当该寄存器的被指定位具有第二值，如1，实际上储存在该寄存器的数据才会被读取。相对地，若在该辅助寄存器的被指定位具有第一值，则保留在该寄存器的数据不会回到该微处理器，而是经定义值，如0。
此显示要消除一寄存器时，该寄存器本身不需被消除，而是只要设定在该辅助寄存器的被指定位为第一值。此足以确保在该辅助寄存器的实际数据不再被读取，许多寄存器可由此以简单、快速及省电流方式被消除。
在根据本发明方法的发展中，在自第一功能至第二功能的改变的情况下，伴随在该寄存器组的寄存器的第一功能的数据及该辅助寄存器的位顺序被依序储存于该堆栈或该进一步堆栈。换言之，此表示不是在该寄存器组的所有寄存器被储存于该堆栈，而是仅那些在该辅助寄存器具有第二值的位的寄存器被储存于该堆栈。除了该寄存器的数据，该辅助寄存器的位顺序亦同样地被储存于该堆栈以能够在还原的情况下可回复数据于正确的寄存器。
更为有利的是若在该辅助寄存器的数据及位顺序于该堆栈或该进一步堆栈的储存后，该辅助寄存器的位被设定至该第一值，如上所述，此对应于该寄存器的消除。结果，该寄存器本身未被实际消除，而是仅该附属辅助寄存器的位被消除。
附图说明
本发明及其优点以参考下列附图更详细地被解释。
在附图中：
图1显示根据本发明微处理器电路的图标结构，
图2显示寄存器及经指定辅助寄存器的第一示例具体实施例，
图3a、3b显示一种第二示例具体实施例，其中该辅助寄存器为该寄存器的一部份，
图4显示一种第一示例具体实施例，其显示该寄存器于该堆栈的储存原则，
图5显示一种第二示例具体实施例，其显示该寄存器于该堆栈的储存，
图6a、6b显示一种寄存器及其经指定辅助寄存器，该寄存器被分为第一区域及第二区域，及
图7显示一种进一步示例具体实施例，其中该寄存器以寄存器窗口实行。
具体实施方式
根据本发明微处理器电路的图标结构被示于图1，因此种微处理器电路的结构为已知，原则上，其不会于此处详细解释，因此该说明亦局限在本发明为必须的组件。
该微处理器电路含经由控制线路30连接至存储器4的控制单元1、寄存器组2、辅助寄存器6及于下文被指定为进一步堆栈的硬件内部堆栈8。该存储器4可被区分为不同的区域。借助实例，该存储器可包括随机存取存储器(RAM)、只读存储器(ROM)及EEPROM。一部份这些先前提及的存储器区域是伴随着该操作***，其包括一部份必须保持机密的安全相关数据。而且，该存储器4包括一堆栈5，其表示一可被容易存取的缓冲储存，后者可由在该存储器4所拥有的所有程序被利用，此表示该堆栈5可为程序的每个功能公开地存取。
在本实例中，该寄存器组2具有八个寄存器3且每一寄存器3可储存正好一数据。每一寄存器3被指定至辅助寄存器6的进一步寄存器7，进一步寄存器7的每一可储存正好一位，该位含关于是否一数据被储存于经指定寄存器3的信息项目。
该进一步堆栈8为一般称的硬件内部堆栈，其中在功能变更的情况下储存在该寄存器3的数据被较佳地储存。此表示后者无法由在该存储器4所储存的程序所存取，结果，一程序设计者无法存取此存储器区域。更正确地说，此管理为该操作***的责任。虽然，在图1中该进一步堆栈8以与该存储器4分开的方式被示出，当然该进一步堆栈8亦可为该存储器4的一部份。
图1中寄存器2及辅助寄存器6的说明被选择仅为了能说明该寄存器3及该进一步寄存器7的指定。如将由进一步说明明显看出，该辅助寄存器6不必要为一种与该寄存器组2不同的寄存器。
在此及下列具体实施例中，借助实例，假设在进一步寄存器7为逻辑值”1”的情况下，一有效数据被写在该寄存器组2的经指定寄存器3。
图2及3显示该寄存器组2及该辅助寄存器6的指定的两个可能
具体实施例。
在图2中，该寄存器组2及该辅助寄存器6为彼此分开的寄存器组，个别寄存器3、7的数目为相同的。虽然依具体实施例而定，任何数目的位可被储存于该寄存器组2的寄存器3，但该辅助寄存器6的进一步寄存器7皆只能储存一位。
若该寄存器被连续自0至7由底部向顶部编号如在此示例具体实施例所示，则由图2可见寄存器2、3及4具有效数据，因此个别相对应进一步寄存器7含一逻辑值”1”。相对地，数据未写至其余寄存器，故该经指定位具有逻辑值”0”。
在图3a及3b，因为根据本发明的该辅助寄存器是存放在该寄存器组2的寄存器3中，因此无须改***件。此结果为，已知总共8个寄存器，仅7个被提供用于写入目前正在执行的功能。在图3a，该辅助寄存器6’被储存于该寄存器7。在图3b，该辅助寄存器6”被储存于该寄存器0。在此情况下，该辅助寄存器6’、6”的最高位对应于如最低寄存器，在此情况下：寄存器0。
在此示例具体实施例中，具有8位的字符长度的数据可被储存于该寄存器组2的寄存器3，在此情况下，该辅助寄存器6’、6”的最低位0没有指定至任何一寄存器。做为替代方法，最顶部位7亦未指定该寄存器中的任一，故位0至6可被用于至该寄存器组2’的个别寄存器3的指定。同样地，该辅助寄存器6’的最顶部位可被指定至该寄存器组的最顶部寄存器3，且最底部位可被指定至该寄存器0。图3b显示一种寄存器组2”，其中该辅助寄存器6”被置于该寄存器0。以上所述的改良可同样地被使用。
当写入及读取数据至该寄存器组的寄存器时操作方法如下，于所有所示的示例具体实施例中，一旦数据被写至该寄存器组2的寄存器3，该辅助寄存器6、6’、6”的对应位被设定至第二值，逻辑值”1”。为自寄存器3读取数据，首先该辅助寄存器的附属位被检查，若后者含第一值(逻辑值”0”)，则该值0被送回-无论数据是否存在于该经指定寄存器3，仅当该被讯问的寄存器3的附属位含第二值(逻辑值”1”)，存在于该寄存器的数据被读取。由此很显然地要起始化或消除一寄存器，只要该辅助寄存器的位需被设定为第一值(逻辑值”0”)。此足以确保在该寄存器3保存的任何数据都不会被读取。
如已叙述，在自第一功能呼叫第二功能时，必须缓冲储存在该寄存器3保存的数据于一种堆栈。下文的图4至7为此方式的不同具体实施例，以此方式缓冲储存是可被实现。
图4显示该寄存器组2及该经指定的个别辅助寄存器6-由图2已知-的装置。在呼叫第二功能时，如借助指令CALL[功能2]，其经指定位已具有第二值(逻辑值”1”)的该寄存器组的那些寄存器3较佳为储存于该进一步堆栈8。倘若如图4所示一无数据的寄存器被置于具有数据的两个寄存器3之间，当写入至该堆栈8时，该寄存器被跳过。此结果为仅那些具有数据的寄存器被连续储存于该堆栈8。除了该寄存器内容，该辅助寄存器6的位序列是以该进一步堆栈8的字符列储存。在此情况下，该辅助寄存器6的位序列较佳为储存为最后值，此表示，在由功能2回到第一功能的情况时，该寄存器内容可再由该堆栈8写回至该寄存器组2，该个别内容可精确地储存在它们先前被写入的该寄存器。
图5与图4不同处仅为该辅助寄存器6’是位于该寄存器组2的一寄存器，在此示例具体实施例，其使用寄存器7，其它步骤对应于在图4所叙述的步骤。
常习惯将寄存器组2分成第一区域10及第二区域20。在此情况下，该呼叫功能(第一功能)及该经呼叫功能(第二功能)皆需要的那些数据被写在该第二区域20，这些为转移参数。该第一区域10仅由该经呼叫功能使用，以缓冲储存数据于那里。
仅缓冲储存该第一区域10的寄存器于该进一步堆栈8是足够的。基于此原因，如在图6a所示，仅该第一区域10被指定至辅助寄存器6。
做为替代方法，如在图6b所示，辅助寄存器6亦可能皆被指定为该寄存器组2的第一及第二区域10、20。在此情况下，在功能的呼叫时，这些转移参数亦缓冲储存于该堆栈。
图7显示将该寄存器组2分成寄存器窗口11、12的分割。虽然图7仅显示两个寄存器窗口11、12，该寄存器组可具有任何数目的寄存器窗口。该寄存器窗口都位于该第一区域10，倘若该寄存器组被分为第一及第二区域。
正好仅一寄存器窗口被提供用于目前正被执行的功能，该寄存器窗口借助”堆栈指示器REG SP”被选择。分配给寄存器窗口的该寄存器再由功能被写入，该辅助寄存器6、6’是储存于寄存器窗口的个别最顶部寄存器。
寄存器窗口的使用为有利的，特别是当频率功能变更被执行时，此步骤表示在每一功能变更的情况下，将该经写入的寄存器储存于堆栈是不必要的。
在本实例中，假设该寄存器窗口11已由第一功能占据或是已写入。该第一功能呼叫第二功能，其结果为堆栈指示器指向下一寄存器窗口12(REG SP)。与先前示例具体实施例相反，该功能呼叫的结果为该寄存器清单未储存于该堆栈，更正确地说，该堆栈指示器仅被飘移。因而，该第二功能可利用该寄存器窗口12(寄存器16至23)，该辅助寄存器被储存于寄存器23。在第三功能呼叫时，此可利用第三寄存器窗口(未示出)。同时，写至第一的该寄存器窗口同时被写至该堆栈，在本示例具体实施例此可为该寄存器窗口11。个别寄存器以图4及5所叙述的方式分别被储存。
此形式步骤促使储存于寄存器组的该寄存器内容的非常快速、能量有效率及可靠的储存。
在此情况下，图7所示的示例具体实施例具有拥有相同数目的寄存器的寄存器窗口，此不为绝对必要的，该寄存器窗口的尺寸可适合于个别功能所需的寄存器。然而在此情况下，原则上，寄存器窗口的寄存器的其中之一可被用于储存该辅助寄存器的位序列。
参考符号清单
1              控制单元
2、2’、2”          寄存器组
3              寄存器
4              存储器
5              堆栈
6、6’、6”          辅助寄存器
7              寄存器
8              堆栈
9              字符列
10             该寄存器组的第一区域
11             第一寄存器窗口
12             第二寄存器窗口
20             该寄存器组的第二区域
30             控制线路
SP             堆栈指示器
REG SP         寄存器堆栈指示器

Claims (11)

1.一种微处理器电路，其具有至少一控制单元(1)、至少一存储器(4)以使用至少一具有功能的程序以供自由编程、一堆栈(5)以缓冲储存数据及具有至少一寄存器(3)的寄存器组(2)，所述控制单元(1)与所述寄存器组(2)以及所述存储器(4)连接，所述堆栈(5)为所述存储器(4)的一部分，
其特征在于
一辅助寄存器(6)，其储存一些位，每一位被指定至该寄存器组(2)的寄存器(3)的其中之一，且显示该寄存器组(2)的个别寄存器(3)是否包括数据项。
2.根据权利要求1的微处理器电路，
其特征在于
该辅助寄存器(6)具有对应于该寄存器组(2)的寄存器(3)的数目的一些进一步寄存器(7)，这些进一步寄存器(7)的每一被提供用于单一位的储存。
3.根据权利要求1的微处理器电路，
其特征在于
该辅助寄存器(6)具有正好一进一步寄存器，该进一步寄存器被提供用于位序列的储存，其对应于该寄存器组(2)的寄存器(3)的数目。
4.根据权利要求3的微处理器电路，
其特征在于
该辅助寄存器(6)为该寄存器组(2)的一寄存器(3)。
5.根据权利要求1至4其中之一项的微处理器电路，
其特征在于
一种无法由程序设计者处理的进一步堆栈(8)被提供以用于包含在该寄存器组(2)的数据的储存。
6.根据权利要求1至4其中之一项的微处理器电路，
其特征在于
该寄存器组(2)具有拥有第一及第二寄存器的第一及第二区域(10、20)，至少该第一寄存器被指定为在该辅助寄存器(6)的一位。
7.根据权利要求6的微处理器电路，
其特征在于
该寄存器组(2)的第一区域(10)可被分割为许多子区域(11、12)，其个别提供给该程序功能的其中之一。
8.一种操作根据权利要求1至7其中之一项的微处理器电路的方法，
其特征在于
-当该微处理器电路被起始化时，该辅助寄存器(6)的所有位被设定为第一值，
-当数据被写至该寄存器组(2)的寄存器(3)时，该辅助寄存器的经指定位被设定为第二值，以及
-只有当该辅助寄存器(6)的被指定位具有第二值时，才能自该寄存器组(2)的缓存器(3)的其中之一读取数据。
9.根据权利要求8的方法，
其特征在于
在自该寄存器组(2)的寄存器(3)的其中之一的数据的读取的情况下，该辅助寄存器(6)的经指定位具有第一值，数据“0”被送回。
10.根据权利要求8至9其中之一项的方法，
其特征在于
在自第一功能变为第二功能的情况下，伴随在该寄存器组(2)的寄存器(3)的第一功能的数据及该辅助寄存器(6)的位顺序被依序储存于该堆栈或该进一步堆栈。
11.根据权利要求10的方法，
其特征在于
在该辅助寄存器(6)的数据及位顺序于该堆栈(5)或于该进一步堆栈(8)的储存后，该辅助寄存器(6)的位被设定为该第一值。
CNB028038959A 2001-01-18 2002-01-15 可携式数据载体之微处理器电路 Expired - Fee Related CN1260644C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10102202.6 2001-01-18
DE10102202A DE10102202A1 (de) 2001-01-18 2001-01-18 Mikroprozessorschaltung für tragbare Datenträger

Publications (2)

Publication Number Publication Date
CN1488096A CN1488096A (zh) 2004-04-07
CN1260644C true CN1260644C (zh) 2006-06-21

Family

ID=7671012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028038959A Expired - Fee Related CN1260644C (zh) 2001-01-18 2002-01-15 可携式数据载体之微处理器电路

Country Status (8)

Country Link
US (1) US7237092B2 (zh)
EP (1) EP1352318B1 (zh)
JP (1) JP3771904B2 (zh)
CN (1) CN1260644C (zh)
AT (1) ATE357017T1 (zh)
DE (2) DE10102202A1 (zh)
TW (1) TWI240893B (zh)
WO (1) WO2002057906A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139877B2 (en) * 2003-01-16 2006-11-21 Ip-First, Llc Microprocessor and apparatus for performing speculative load operation from a stack memory cache
KR100544188B1 (ko) * 2003-06-19 2006-01-23 삼성전자주식회사 네트워크 전자기기의 데이터 인터페이스 장치 및 방법
US7013377B2 (en) * 2003-09-03 2006-03-14 Sun Microsystems, Inc. Method and apparatus for alleviating register window size constraints
US7937557B2 (en) 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7698536B2 (en) * 2005-08-10 2010-04-13 Qualcomm Incorporated Method and system for providing an energy efficient register file
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7617383B2 (en) * 2006-02-16 2009-11-10 Vns Portfolio Llc Circular register arrays of a computer
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
US7555637B2 (en) * 2007-04-27 2009-06-30 Vns Portfolio Llc Multi-port read/write operations based on register bits set for indicating select ports and transfer directions
US10078515B2 (en) 2011-10-03 2018-09-18 International Business Machines Corporation Tracking operand liveness information in a computer system and performing function based on the liveness information
CN104572499B (zh) * 2014-12-30 2017-07-11 杭州中天微***有限公司 一种数据高速缓存的访问装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2389284A1 (fr) * 1977-04-27 1978-11-24 Cii Honeywell Bull Systeme de traitement d'informations protegeant le secret d'informations confidentielles
US4558176A (en) * 1982-09-20 1985-12-10 Arnold Mark G Computer systems to inhibit unauthorized copying, unauthorized usage, and automated cracking of protected software
US4757440A (en) * 1984-04-02 1988-07-12 Unisys Corporation Pipelined data stack with access through-checking
US4802218A (en) * 1986-11-26 1989-01-31 Wright Technologies, L.P. Automated transaction system
JPS63156236A (ja) * 1986-12-19 1988-06-29 Toshiba Corp レジスタ装置
US5056060A (en) * 1987-03-13 1991-10-08 Apple Computer, Inc. Printed circuit card with self-configuring memory system for non-contentious allocation of reserved memory space among expansion cards
JPH01142943A (ja) 1987-11-30 1989-06-05 Toshiba Corp レジスタ退避・回復方式
US5781753A (en) * 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
US5226126A (en) * 1989-02-24 1993-07-06 Nexgen Microsystems Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US5675758A (en) * 1994-11-15 1997-10-07 Advanced Micro Devices, Inc. Processor having primary integer execution unit and supplemental integer execution unit for performing out-of-order add and move operations
US6047365A (en) * 1996-09-17 2000-04-04 Vlsi Technology, Inc. Multiple entry wavetable address cache to reduce accesses over a PCI bus
JPH10283188A (ja) 1997-04-03 1998-10-23 Matsushita Electric Ind Co Ltd プロセッサにおけるレジスタ保護方法
US5944810A (en) * 1997-06-27 1999-08-31 Sun Microsystems, Inc. Superscalar processor for retiring multiple instructions in working register file by changing the status bits associated with each execution result to identify valid data
US6094724A (en) * 1997-11-26 2000-07-25 Atmel Corporation Secure memory having anti-wire tapping
US6408325B1 (en) * 1998-05-06 2002-06-18 Sun Microsystems, Inc. Context switching technique for processors with large register files
US6199156B1 (en) * 1998-12-16 2001-03-06 Bull Hn Information Systems Inc. System for explicitly referencing a register for its current content when performing processor context switch

Also Published As

Publication number Publication date
JP3771904B2 (ja) 2006-05-10
ATE357017T1 (de) 2007-04-15
WO2002057906A3 (de) 2002-11-07
JP2004523827A (ja) 2004-08-05
EP1352318A2 (de) 2003-10-15
US20040059895A1 (en) 2004-03-25
EP1352318B1 (de) 2007-03-14
TWI240893B (en) 2005-10-01
DE10102202A1 (de) 2002-08-08
CN1488096A (zh) 2004-04-07
DE50209711D1 (de) 2007-04-26
WO2002057906A2 (de) 2002-07-25
US7237092B2 (en) 2007-06-26

Similar Documents

Publication Publication Date Title
CN1260644C (zh) 可携式数据载体之微处理器电路
CN1221923C (zh) 存储卡
RU2607622C2 (ru) Запись данных в энергонезависимое запоминающее устройство смарт-карты
JPH02178730A (ja) 分割法を用いた内部ソート方式
US20060218170A1 (en) Method and apparatus for compressing a data set
CN100485810C (zh) 逻辑与非快闪存储器芯片存取方法及与非快闪存储器芯片
US6959430B2 (en) Specialized heaps for creation of objects in object-oriented environments
CN1433536A (zh) 使用非刷新动态随机存取存储器的计算机装置
EP3057100A1 (en) Memory device and operating method of same
US7412593B2 (en) Processor for processing a program with commands including a mother program and a sub-program
CN1447243A (zh) 快闪存储器中快速且能防止不正常断电的演算法及其控制***
US20110138337A1 (en) Level based data supply for reusable interface components
US7302550B1 (en) Stack of variable length operands and method for use
CN1534509A (zh) 具有快速且预防不当操作功效的快闪记忆体演算法及其控制***
CN101593193A (zh) 一种智能卡文件***管理方法
US7096462B2 (en) System and method for using data address sequences of a program in a software development tool
US6205546B1 (en) Computer system having a multi-pointer branch instruction and method
EP1150201A3 (en) Control circuit and semiconductor device including same
US6793143B2 (en) Data carrier
JPH06282700A (ja) Ｃｐｕを内蔵した情報記録媒体
WO2018042009A1 (en) Loading a java card memory with a java card package through a card personalization specification flow
JP2001356916A (ja) メモリブロック化コンパイラ及びプログラム実行方法
JP2005122414A (ja) Ｉｃカードおよびｉｃカードのファイル管理方法
JP3471838B2 (ja) 循環順編成ファイルの管理方法
EP1062630B1 (de) Datenträger

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20210115

CF01 Termination of patent right due to non-payment of annual fee