CN1257575C - 使用多层基底中的埋入式电容器的耦接装置 - Google Patents
使用多层基底中的埋入式电容器的耦接装置 Download PDFInfo
- Publication number
- CN1257575C CN1257575C CN01822899.2A CN01822899A CN1257575C CN 1257575 C CN1257575 C CN 1257575C CN 01822899 A CN01822899 A CN 01822899A CN 1257575 C CN1257575 C CN 1257575C
- Authority
- CN
- China
- Prior art keywords
- circuit
- substrate
- coupled apparatus
- circuits
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/187—Broadside coupled lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Waveguides (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提出一种耦合器件,包括:基底(1),覆盖所述基底(1)的第一表面的导电层(2),与所述第一表面相对设置的至少两条电磁耦合线路(3a、3b),所述至少两条电磁耦合线路中的至少一条由至少一个覆盖层(4、5)覆盖,其特征在于在所述至少两条线路(3a、3b)中的至少一条线路的第一端和所述导电层(2)之间连接至少一个电容器(C1、C2、C3、C4),其中所述电容器包括:嵌入所述基底(1)中的导电元件(C1、C4),所述导电元件设置在所述电磁耦合线路与所述导电层之间,并且面对覆盖所述基底(1)的第一表面的所述导电层(2),以及从所述至少两条线路(3a、3b)中的所述至少一条线路的第一端到所述导电元件(C1、C4)的电连接(W1、W4)。
Description
技术领域
本发明涉及一种耦接装置。更具体地说,本发明涉及可利用多层集成电路技术制备工艺获得的耦接装置。
背景技术
耦接装置(称为耦接器),例如混合3dB耦接器是诸如RF混频器、放大器和调制器之类各种电路中,越来越多地用于高性能应用的基本电路组件。另外,它们可用在各种其它支持功能中,例如在常规的RF信号和幅值调节及错误信号取回***中遇到的那些支持功能。
关于耦合器的措辞“混合”意味着相对于输入端口,耦合器的两个(输出)端口之间功率的等分。从而,3dB耦合器是“混合”耦合器,因为:
10log(Powerout/Powerin)=-3dB
Powerout/Powerin=10(-3/10)=0.5
从而,输出端口之一的输出功率Powerout为输入功率Powerin的一半(-3dB),另一半从另一输出端口输出。如果我们考虑图1(后面详细说明),并且认为端口P1是输入端口,则端口P4被认为是耦合端口,端口P2被认为是直接端口,每个输出端口输出输入功率的一半。端口P3被认为与端口P1分离。注意耦合端口的输出将经历取决于耦合长度的相移,而直接端口的输出不会经历相移(相对于在输入端口提供的输入)。
在1-5GHz范围中使用耦合器的代价是这样的耦合器需要占据较大的面积,以及当用PCB技术(PCB=印刷电路板)实现时,由3dB耦合操作的紧密间隙尺寸产生的制造公差问题。更准确地说,当用PCB技术实现耦合器时,必须以设计尺寸,在耦合器的耦合线之间准确地形成间隙,因为否则耦合器将不能正确地完成任务。
为了解决制造问题,利用了窄带等同物,所述窄带等同物更多地折衷诸如支线耦合器之类电路的尺寸。还使用了诸如SMD型(SMD=表面安装器件)混合耦合器之类的其它备选方案,SMD型混合耦合器提供更好的尺寸比例,但是对于未来的功能增多的小型***来说,仍然相当大。SMD组件型耦合器通常需要额外的外部匹配组件来优化它们的隔离和匹配性能,以及幅度和相位均衡性能,于是,更加危及电路面积。换句话来说,用于匹配的外部设置SMD组件的提供,进一步增加了耦合器的整体尺寸,并且需要额外的焊接工艺来焊接外部设置的SMD组件。增加使用SMD组件会增大成本,并且焊接连接的使用会损害环境友好性,降低制造的子***模块的可靠性,因为每个焊接连接代表一个潜在的出错源。
带状线技术也被用于高性能耦合器的设计,但是它需要容纳更大体积/尺寸的指定组件,额外造成更多的材料费用。
低损耗性能也是一个关键问题,尤其是在LNA设计(LNA=低噪声放大器)及在高效功率放大和线性化应用中。对于这种应用来说,关于损耗性能的dB值是关键问题。目前的设计通常提供0.3dB/耦合器的损耗性能。
为了纠正上述问题,并解决未来的小型化电路子***的性能要求,需要就隔离、匹配和幅度及相位均衡而论的宽带耦合器,另外,所述宽带耦合器在制造公差方面稳定,并且和其前身相比,尺寸小得多。
通过利用恰当的集成技术,以及小型化电路技术,可降低尺寸。诸如多层陶瓷LTCC/HTCC(LTCC=低温共烧陶瓷,HTCC=高温共烧陶瓷)技术之类的多层集成电路已被看作是具有极大小型化潜力的技术,因为三维设计灵活性与高介电常数(ε)的陶瓷材料结合在一起。通过仔细选择材料和电路几何形状以及布局,能够实现损耗性能。通过利用适当的电路技术或几何形状,可优化隔离/匹配和幅度及相位均衡性能。
图1表示了已知耦合器的等效电路图。本质上,耦合器件由一对耦合线路3a、3b组成。每条线路具有用于输入/输出要耦合的电信号和/或电磁信号的两个端口。从而,如图1中所示,线路3a具有端口P1、P2,而线路3b具有端口P3、P4。端口P1-P4分别端接终端阻抗Z0。在50欧姆***中,Z0的值被置为50欧姆。线路3a、3b具有用为其设计耦合器的波长表示的相同长度。参数le°表示用度(°)量度的耦合器的导电长度。例如,对于图1中所示的耦合器来说,该长度被假定为λ/4,λ是为其设计耦合器的中心工作频率。从而,在这种情况下,在端口P1送入耦合器,并被用作基准的信号被耦合到端口P4(耦合端口),同时其相位被改变(由“-90°”表示)。端口P3与端口P1隔离,这意味着没有任何功率从端口P1到达端口P3。相对于在端口P1输入的信号,端口P2(直接端口)的信号未被移相,由0°表示。注意在3dB耦合器作为例子的情况下,在端口P1输入的功率在端口P2(直接端口)和P4(耦合端口)之间被平分。不过,其它线路长度,例如λ/2,或者λ/4的奇数倍,例如3λ/4也是可能的。另外,线路可具有不同的长度,而在这种情况下,只有其间线路彼此面对的线路长度才代表有效耦合长度(用[°]表示的导电长度le)。可用电磁波传播通过的偶数和奇数传播方式,以及耦合线路各自的特征阻抗Zoo、Zoe,相速υoe和υoo,以及导电长度le描述耦合器,即耦合线路。
就50欧姆***中的3dB耦合来说,需要把线路设计成具有分别为20.7欧姆和120.7欧姆的阻抗值Zoo和Zoe。上述方案仍然假定偶数和奇数方式具有相同的相速,即υoe=υoo。
如果两种方式(偶数和奇数方式)的相速不相等,那么中心工作频率下的隔离和匹配会受到损害。更准确地说,对于微带线路之类非严格TEM(横向电磁)的所有传输线路(通常称为准TEM传输线路)来说,不合需要的不等相速是典型的。对于使用一对微带线路的多数耦合器来说,情况总是如此。
通过利用真实TEM传输线路,例如耦合的带状线,可防止不等相速的问题。但是,这种情况下,至少需要额外的一层金属化层,就所涉及的费用来说,这是不希望的。
图7概略表示了带状线和微带方案之间的差异。图7的左手部分表示了带状线方案,而右手部分表示了微带方案。置于均匀介电基底(均匀和/或对称基底)中的任意双导体无损传输线路(耦合线路)的一个重要性质是它支持纯TEM方式的传播。这些类别的线路的一个常见例子是带状线,如图7中左手部分所示。但是,如果传输线路被置于不均匀(和/或不对称)介电基底中,那么它不再能够支持纯TEM传播,因为电磁波现在主要在基底内传播,不过一些电磁波也能够在空中传播。这种线路的最常见例子是图7中右手部分中所示的微带。带状线耦合器被封闭在均匀基底中,耦合器的电磁场由两个地平面(导电层)限制在基底之内。而对于微带线路来说,其电磁传播主要在基底内进行(事实上,多数功率在基底内传播),不过一些功率在基底之外传播,通常是在空中传播。
图2表示了图1表示的(微带方案的)耦合器的横截面图,而图2表示了表面上的耦合线路(图2a)或者嵌入基底内的耦合线路(图2b),作为备选的微带方案实现。
如图2(a)中所示,耦合器件包括由介电常数εr的介电材料制成的基底1,覆盖所述基底1的第一表面(“底”侧)的导电层2,和在所述基底1的与所述第一表面相对的第二表面(“顶”侧)上形成的彼此电绝缘的(至少)两条线路3a、3b。注意,和图1中所有附图标记相同的附图标记表示相似的组件,因此省略对其的重复说明。所述两条线路3a、3b彼此横向间隔一定距离,间隔量(即其间的间隙的宽度)调整所述两条线路之间的电磁耦合程度。虽然只表示了两条线路,不过两条以上的线路也可用于耦合目的,这取决于设计耦合器的具体意图。此外,在器件的操作中,所述导电层2与地电位连接。
图2(a)中所示的耦合器通常称为边缘耦接耦合器件,因为沿彼此面对的线路的纵向方向(沿垂直于图2(a)中的绘图平面的方向),在延伸的侧边/边缘之间产生耦合。
在这种边缘耦接的微带线路耦合器中,奇数模速度一般大于偶数模速度,即υoo>υoe。前面已论述了改进隔离和匹配,并相对于良好的带宽,保持幅度和相位均衡的补偿技术。这些技术的主要问题在于这种边缘耦接的耦合器因制造公差而受到损害(在带状线的整个长度范围内,恒定的间隙尺寸要求,例如微小的间隙),于是一般不建议使用这种边缘耦接的耦合器。
偶数模速度大于奇数模速度(即υoe>υoo)时的情况是就部分嵌入侧面耦合微带(即至少一条耦合线路被嵌入)而论遇到的情况。
图2(b)中图解说明了这种侧面耦接的耦合器件。注意和图1中所用的附图标记相同的附图标记表示相似的组件,因此省略对其的重复说明。如图所示,侧面耦接耦合器件包括由介电常数εr的介电材料制成的基底1,覆盖所述基底1的第一表面(“底”侧)的导电层2,和与所述第一表面相对设置的,并由至少一个覆盖层4、5覆盖的(至少)两条电磁耦合线路3a、3b。
所述(至少)两条线路3a、3b被设置成与所述基底1的所述第一表面间隔不同的距离,所述两条线路3a、3b与所述基底1的所述第一表面的距离之间的差值由覆盖所述至少两条线路的第一线路3b的第一覆盖层4的厚度决定。如图2(b)中所示,所述两条线路中的第一线路3b和第二线路3a被设置成在横截面示图中,它们彼此完全重叠。不过,并非必须如此,它们至少部分彼此重叠就足够了。重叠量(当然以及基底内线路之间“垂直”方向上的距离)调节所述至少两条线路之间的电磁耦合程度。图3B中图解说明了这样的重叠。
第二覆盖层5被设置成至少覆盖所述两条线路中的第二线路3a。如图所示,这意味着第二覆盖层5也覆盖第一覆盖层。但是,并非必须如此,而从简化生产的观点来看,仍然是所希望的。至少一个覆盖层4、5的材料和所述基底1相同。此外,在器件的操作中,所述导电层2与地电位连接。
注意,另外可用一个覆盖层(未示出)覆盖图2(a)中所示的结构,从而在所述覆盖层是介电材料(例如和基底材料相同)的情况下,获得边缘耦接的埋入式耦合器件,或者在所述覆盖层是,例如抗蚀图形的情况下,获得边缘耦接的涂敷式耦合器件。
图3表示了耦合器件的另一结构。图3B表示了具有如上提及的至少部分重叠的耦合线路的耦合器件的横截面。图3A表示了图3B中所示耦合器件的顶视图和/或平面图。端口P1和P2由耦合线路3a互连,耦合线路3a安排在互连端口P4和P3的耦合线路3b的上方。用和耦合线路3b及端口P4和P3不同的阴影图,图解说明了耦合线路3a及端口P1和P2。
另外,如果在耦合器件中存在两个以上的耦合线路,那么可组合图2(a)及2(b)和/或图3的结构。这意味着,例如边缘耦接的耦合线路可依次与在该结构中设置的一个或多个其它耦合线路侧面耦接。
另外注意,被认为本领域的技术人员众所周知的多层集成电路技术可被用作这种器件的生产技术,从而认为生产这种器件的方法的详细说明是可省略的。
就我们所知,还没有提出当遇到偶数模速度大于奇数模速度的情况时,补偿偶数模和奇数模的速度的任意技术。从而在这种情况下,耦合器件在不等相速方面固有的上述问题仍然存在。
发明内容
因此,本发明的目的是提供一种耦合器件,所述耦合器件不存在耦合器件在不等相速方面固有的那些缺陷。
根据本发明,提供了一种耦合器件,包括:
基底,
覆盖所述基底的第一表面的导电层,
与所述第一表面相对设置的至少两条电磁耦合线路,所述至少两条电磁耦合线路中的至少一条由至少一个覆盖层覆盖,其特征在于
在所述至少两条线路中的至少一条线路的第一端和所述导电层之间连接至少一个电容器,
其中所述电容器包括:
嵌入所述基底中的导电元件,所述导电元件设置在所述电磁耦合线路与所述导电层之间,并且面对覆盖所述基底的第一表面的所述导电层,以及
从所述至少两条线路中的所述至少一条线路的第一端到所述导电元件的电连接。
因此,以优化耦合器的隔离和匹配性能的电路技术的形式,提出根据本发明的耦合器件。该技术特别适合于可在LTCC/HTCC技术中实现的实际电路布局,而该电路布局也适合于低损耗性能,并具有增大的小型化潜力。因而,尺寸和性能都可被优化,同时增加的性能可被用于折衷在制造过程中引起的任何制造公差。
另外,通过使用提出的技术,可在较宽的带宽内保持所有的性能特性。该技术也适合于多层IC(IC=集成电路)技术,例如在多层金属SiGe(硅-锗)和多层薄膜工艺中遇到的那些多层IC技术。可是应注意的是与费用显著高得多的Si/GaAs(硅/镓/砷化物)IC和薄膜方法相比,在1-6GHz区域中实现耦合器的成本将证明使用多层陶瓷集成电路技术(例如LTCC)是正确的。
本发明利用在多层结构中应用的新的(不等相速)补偿方法,提出一种信号耦合结构。通过利用多层结构中的埋入式电容器补偿两个耦合微带线路的不等相速。特别地,本发明适合于侧面耦合微带结构。添加埋入式电容器,以便补偿与两个侧面耦合微带线路相关的不等相速。在补偿相速之后(即在添加至少一个电容器之后),两种模式的相速相等,于是不存在任何正向耦合。从而,显著改进了隔离。
由于集成在多层陶瓷基底中,因此该结构节省了成本和尺寸。另外,提高了可靠性,因为不需要任何SMD组件。通过利用电容器,提高了电性能,尤其是隔离性能。
根据本发明,提出一种能够利用嵌入多层结构中的侧面耦合微带线路组件的新补偿技术。
该技术能够有效实现一种设计布局,否则设计布局虽然提供结构便利性,微小的尺寸和低损耗性能,但是会因隔离和匹配性能较低而受损害。
于是,本发明能够实现具有与上述优点相结合的高性能的耦合器件,由此提供就宽带性能、尺寸和成本而论,所有可能的设计方案中最好的设计方案。
根据本发明的耦合器件特别适合于用于诸如RF混频器、放大器(例如低噪声放大器LNA)和调制器之类不同电路中的高性能应用。另外,它们可用在各种其它支持功能中,例如在常规的RF信号和幅度调节及错误信号取回***中遇到的那些支持功能。
附图说明
参考附图,更易于理解本发明的上述及其它目的,特征和优点,其中:
图1表示了已知耦合器的等效电路图;
图2表示了如图1中所示的耦合器的横截面图,同时图2表示了位于基底表面上的耦合线路(图2a)或者嵌入基底内的耦合线路(图2b);
图3A表示了根据图2(b)中所示耦合器的修改的耦合器件的平面图(顶视图);
图3B表示了如图3A中以其平面图表示的耦合器的横截面图;
图4表示了根据本发明的耦合器件的等效电路图;
图5A表示了如图4中所示的根据本发明的耦合器件的平面图(顶视图);
图5B表示了通过图5A中所示耦合器件的端口P1-P4的横截面图;
图5C表示了关于备选电容器实现的顶视图;
图5D表示了包含在耦合器件中的这种备选电容器实现的横截面图;
图6A表示了常规耦合器的测量结果曲线图;
图6B表示了根据本发明的耦合器件的测量结构的曲线图;
图7表示了基本带状线和微带耦合器件方案之间的结构比较。
具体实施方式
下面参考附图,详细说明本发明。
图4表示了根据本发明的耦合器件的等效电路图。该结构和参考图1,举例说明的电路结构非常相似。从而,相同的附图标记表示相似和/或相同的组件,省略对其的重复说明。
图1和图4中所示的等效电路之间的差别在于在根据图4的电路中,接地电容器C1-C4分别连接在输出端口P1-P4上。在恰当选择电容器C1-C4的电容值的情况下,可补偿,即均衡奇数模和偶数模之间的相速失配。电容器C1-C4的正确电容值取决于速度失配的程度。在制造前,根据以耦合器件的其它已知参数为基础的耦合器的模拟结果,确定这些正确的数值。
注意,虽然图4表示了四个电容器,不过根据本发明,并非必须连接四个电容器。相反,至少一个电容器(C1、C2、C3、C4)与所述至少两条线路3a、3b中至少一条线路的第一端(即,端口P1、P2或P3、P4之一)连接,并被接地。另外要注意的是,本发明并不局限于λ/4线长,而是可适用于所有可能的耦合线路长度,例如λ/2或者3λ/4。
另外注意,当制造该器件时,电容器只适合于被接地,即可与地面连接,而只有当操作该器件时,才建立与地面的相应实际连接。
如前所述,图2表示了其中可能发生(必须被补偿的)不等相速的典型结构事例。图2(b)是图3B中一般所示结构的具体情况。这将用作对其应用根据本发明提出的新技术的例子。图5B中表示了应用于如图3B中所示的这种侧面耦接微带结构的本发明。
图5B表示了通过图5A中所示的耦合器件的端口P1-P4的横截面图。图5A表示了如图4中所示的,根据本发明的耦合器件的平面图(顶视图)。
一般来说,侧面耦接微带结构是一种非常有用的设计结构,该结构可借助两个微带线路之间的偏移量,调节耦合度。(例如,在不存在偏移(参见图2(b))的情况下,可概略认为调节到其最大耦合度,并且随着偏移的增大,朝着其最小耦合度调节)。不过,虽然仅仅作为例子,本发明被应用于如图3B中所示的结构,导致图5B中所示的方案,不过要注意的是,本发明也可应用于图2(b)中所示的结构,或者应用于图2(b)和/或3B中图解说明的结构的组合(该组合结构从而具有至少三条耦合线路)。
在图5B中,相同的附图标记表示和前面的附图中相同或者相似的组件。图5B和图3B之间的差别在于埋入式电容器C1、C4的提供。更准确地说,图5B中的C1和C4分别表示嵌入所述基底1中,并且面对覆盖所述基底1的所述第一表面的所述导电层2的导电元件。所述导电元件可以是借助适当的平版印刷技术施加于基底1之上,之后被额外涂敷的基底材料埋入的任意适当导电元件。注意通过利用诸如CVD(化学气相沉积)或PVD(物理气相沉积)之类已知沉积工艺,或者使用涂敷,例如导电胶的已知(薄膜或厚膜)印刷工艺,或者利用蚀刻多余部分的导电元件等,按照元件的所需形状沉积导电材料,可提供所述导电元件。一般来说,应注意本发明并不局限于任意特殊的多层工艺,相反,可使用任何恰当的多层工艺技术。
借助从所述(至少)两条线路3a、3b中所述至少一条线路的所述第一端(即端口P1、P4)到所述导电元件C1、C4的相应电连接W1、W4,连接每个这种元件。可通过提供通孔连接,建立这样的连接。
注意,所述电容器(C1-C4)的电容由所述导电元件C1、C4的面积,所述导电元件C1、C4和覆盖所述基底1的所述第一表面的所述导电层2之间的距离,以及其间的所述基底1的介电常数εr确定。要注意的是,虽然图5B中的元件C1和C4被表示成与导电层2间隔相同的距离,不过也可想得到,根据具体情况所需的理想电容值,元件C1、C4与导电层2的间隔距离可不同。但是,在这种情况下,制造理应需要更多的制造步骤。(例如,如果在选择的例子中,构成电容器所涉及的所有四个导电元件与导电层的间隔距离相同,那么只需要一个生产子周期即可形成这些元件,而如果构成电容器所涉及的所有四个导电元件与导电层的间隔距离不同,那么形成这些元件,需要这样的四个生产子周期)。
注意图5B的耦合线路3b不必被覆盖层5覆盖,相反,覆盖耦合线路3b,并沿垂直方向把耦合线路3b、3a彼此分开的覆盖层4也许就足够了。此外,覆盖层4和/或5可以和基底1是相同的材料,不过并不局限于这种材料,从而多层结构可包括介电常数不同的多层(基底/一层或多层覆盖层)(如果需要的话)。甚至覆盖层4和5可以是均不同于基底材料的不同材料。
图5C图解说明了根据本发明,实现电容器的一种备选方案。在根据本发明的耦合器件的真实实现中实际使用的电容器的常见形式有两种。一种被称为并联平板电容器,如上面关于图5B所述,而另一种被称为“交叉梳状”电容器(参见图5C)。交叉梳状电容器特别用于实现小值电容器。如图5C中所示,其电容值主要由它所具有的指状元件的数目(N),每个指状元件的宽度(W),每个指状元件之间的距离(S),每个指状元件的长度(L)和基底的介电常数(εr)确定。构成交叉梳状电容器的一部分导电元件通过通孔连接,连接到在耦合器件的操作中,用作地平面的导电层2。注意,交叉梳状电容器,即其两个交叉部分位于一个平面上。
图5D表示了当把这种电容器连接到基底中的耦合线路上时,沿着图5C中的虚线通过图5C的交叉梳状电容器的部分横截面图。相同的附图标记表示和前面各图中相同或相似的组件。从而,图5D图解说明了一个例证情况,其中电容器C4被实现成交叉梳状结构,其一部分借助通孔连接W4连接到线路3b,而其另一部分通过另一连接W5(通孔连接)连接到导电层2。注意一个或多个或者甚至所有电容器可以是交叉梳状电容器,也可结合一个(或多个)并联平板电容器一起使用。注意图5D只表示了整个耦合结构的一部分,例如从图5D中的表示图中省略了覆盖层5和线路3a。另外,图5D中的比例可能偏离其它各图中使用的绘图比例。另外,没有在其整个长度范围内表示耦合器件,而只表示了其位于端口P4的区域。
由于电容器(导电元件)位于微带线路3a、3b的结构之下,因此没有增大电路的面积。在多层结构内有效地整体产生电容器,不需要使用会对性能产生不利影响的SMD电容组件。可整体设计电路,从而电磁保证其性能。
图5A表示了根据本发明的耦合器件的平面图(顶视图)。除了还表示了构成(图5B中的)电容器C1、C4的导电元件C1、C4以及导电元件C2、C3之外,图5A基本和图3A相似。注意,耦合线路3a、3b被设计成弯曲型线路,以便进一步降低耦合器件所需的面积。
本发明人已制造了嵌入式侧面耦接线路90°(λ/4)耦合器件的原型,并测量了它们的性能,以便验证提出的技术。在不实现本发明的情况下,制造了一种耦合器件(参见图3A、3B),同时在实现本发明的情况下,制造了另一种耦合器件(参见图5A、5B)。
图6中,绘制了四个端口P1-P4中每个端口的输入返回损耗的S参数响应S11、S22、S33、S44(以dB为单位)与频率(以GHz为单位)的关系曲线。图6A和6B的各条上部曲线表示了所述S参数响应与频率的关系曲线。输入返回损耗是在端口i返回的能量和在所述端口i输入的能量之间的比值(在这里描述的选择例子中,i=1~4)。另外,在图6A和6B的各条下部曲线中,绘制了通过(through)参数的S参数响应S31和S42(以dB为单位)与频率(以GHz为单位)之间的关系曲线。通过参数Ski是当在端口i输入时,在端口k输出的能量的比例。(注意端口P3与端口P1隔离,而端口P4也与端口P2隔离)。
两个耦合器都被设计成在1750MHz频率范围中工作,在图6A和6B中表示了这两种情况的隔离和匹配结果。从图6A可看出,未补偿的耦合器的性能较差,在实际应用中是不能接受的,而补偿后的新耦合器(图6B)的性能优良,在所有端口的匹配好于-22dB,隔离优于-26dB。
因此,如上所述,本发明提出一种耦合器件,包括基底1,覆盖所述基底1的第一表面的导电层2,与所述第一表面相对设置,并且其中至少之一被至少一个覆盖层4、5覆盖的至少两条电磁耦合线路3a、3b,其中在所述至少两条线路3a、3b中至少一条线路的第一端和所述导电层2之间连接至少一个电容器C1、C2、C3、C4。所述至少一个电容器是接地的埋入式电容器,以便均衡不等相速,否则不等相速会降低诸如多层LTCC中的微带之类不均匀基底结构中侧面耦接结构的性能。于是,本发明能够实现改进性能的耦合器件,并且在宽带性能、大小和成本方面具有明显的改进。
虽然上面已参考其优选实施例,说明了本发明,不过应明白在不脱离本发明的精神和范围的情况下,可对其做出各种修改。所有这些修改都落入附加权利要求的范围之内。
Claims (11)
1、一种耦合器件,包括:
基底(1),
覆盖所述基底(1)的第一表面的导电层(2),
与所述第一表面相对设置的至少两条电磁耦合线路(3a、3b),所述至少两条电磁耦合线路中的至少一条由至少一个覆盖层(4、5)覆盖,其特征在于
在所述至少两条线路(3a、3b)中的至少一条线路的第一端和所述导电层(2)之间连接至少一个电容器(C1、C2、C3、C4),
其中所述电容器包括:
嵌入所述基底(1)中的导电元件(C1、C4),所述导电元件设置在所述电磁耦合线路与所述导电层之间,并且面对覆盖所述基底(1)的第一表面的所述导电层(2),以及
从所述至少两条线路(3a、3b)中的所述至少一条线路的第一端到所述导电元件(C1、C4)的电连接(W1、W4)。
2、按照权利要求1所述的耦合器件,其中所述至少两条线路(3a、3b)被设置成与所述基底(1)的第一表面的距离不同。
3、按照权利要求2所述的耦合器件,其中
所述至少两条线路(3a、3b)与所述基底(1)的第一表面的距离之间的差值由覆盖所述至少两条线路的第一线路(3b)的第一覆盖层(4)的厚度确定。
4、按照权利要求2或3所述的耦合器件,其中
所述至少两条线路中的第一线路(3b)和第二线路(3a)被设置成彼此至少部分重叠。
5、按照权利要求3所述的耦合器件,还包括:
至少覆盖所述至少两条线路的第二线路(3a)的第二覆盖层(5)。
6、按照权利要求4所述的耦合器件,其中
重叠量调整所述至少两条线路之间的电磁耦合程度。
7、按照权利要求1所述的耦合器件,其中所述连接是通孔连接。
8、按照权利要求1所述的耦合器件,其中所述电容器的电容由所述导电元件(C1、C2、C3、C4)的面积、所述导电元件(C1、C2、C3、C4)和覆盖所述基底(1)的第一表面的所述导电层(2)之间的距离以及所述基底的介电常数确定。
9、按照权利要求1所述的耦合器件,其中所述至少一个覆盖层(4、5)和所述基底(1)的材料相同。
10、按照权利要求1所述的耦合器件,其中所述基底(1)由介电材料构成。
11、按照权利要求1所述的耦合器件,其中所述导电层(2)可与地电位连接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2001/002249 WO2002069440A1 (en) | 2001-02-28 | 2001-02-28 | Coupling device using buried capacitors in multilayered substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1493093A CN1493093A (zh) | 2004-04-28 |
CN1257575C true CN1257575C (zh) | 2006-05-24 |
Family
ID=8164316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01822899.2A Expired - Fee Related CN1257575C (zh) | 2001-02-28 | 2001-02-28 | 使用多层基底中的埋入式电容器的耦接装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7034633B2 (zh) |
EP (1) | EP1366539B1 (zh) |
CN (1) | CN1257575C (zh) |
AT (1) | ATE377261T1 (zh) |
DE (1) | DE60131193T2 (zh) |
WO (1) | WO2002069440A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1293668C (zh) | 2002-09-27 | 2007-01-03 | 诺基亚公司 | 耦合器件 |
US6825738B2 (en) | 2002-12-18 | 2004-11-30 | Analog Devices, Inc. | Reduced size microwave directional coupler |
US7026884B2 (en) | 2002-12-27 | 2006-04-11 | Nokia Corporation | High frequency component |
US7187062B2 (en) * | 2004-04-14 | 2007-03-06 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Coupler detector |
DE102005016054A1 (de) * | 2005-04-07 | 2006-10-12 | Kathrein-Werke Kg | Hochfrequenzkoppler oder Leistungsteiler, insbesondere schmalbandiger und/oder 3dB-Koppler oder Leistungsteiler |
US20070120620A1 (en) * | 2005-05-16 | 2007-05-31 | Anaren, Inc. | Tunable surface mount ceramic coupler |
US7428136B2 (en) * | 2005-08-06 | 2008-09-23 | Geomat Insights, Llc | Integral charge storage basement and wideband embedded decoupling structure for integrated circuit |
US20070153490A1 (en) * | 2005-12-30 | 2007-07-05 | Benham John R | Methods and apparatus for electromagnetically sampling signals using socket-package interface based interposer |
US7570493B2 (en) * | 2006-11-16 | 2009-08-04 | Sony Ericsson Mobile Communications | Printed circuit board with embedded circuit component |
US7564325B2 (en) * | 2007-02-15 | 2009-07-21 | Fairchiled Semiconductor Corporation | High directivity ultra-compact coupler |
US8058946B2 (en) * | 2008-05-29 | 2011-11-15 | Raytheon Company | Circuit module with non-contacting microwave interlayer interconnect |
WO2010088373A2 (en) * | 2009-01-29 | 2010-08-05 | Emwavedev | Inductive coupling in a transverse electromagnetic mode |
US7961064B2 (en) * | 2009-01-30 | 2011-06-14 | Tdk Corporation | Directional coupler including impedance matching and impedance transforming attenuator |
DE112009005442B4 (de) | 2009-12-15 | 2018-05-17 | Snaptrack, Inc. | Koppler und Verstärkeranordnung |
KR101119910B1 (ko) * | 2010-05-03 | 2012-02-29 | 한국과학기술원 | 모바일 rfid 리더 송수신 시스템 |
US9240623B2 (en) | 2011-04-11 | 2016-01-19 | Lockheed Martin Corporation | Wide-band microwave hybrid coupler with arbitrary phase shifts and power splits |
US20130207741A1 (en) * | 2012-02-13 | 2013-08-15 | Qualcomm Incorporated | Programmable directional coupler |
US9270002B2 (en) * | 2013-07-22 | 2016-02-23 | Raytheon Company | Differential-to-single-ended transmission line interface |
JP6217544B2 (ja) * | 2013-10-22 | 2017-10-25 | 株式会社村田製作所 | 方向性結合器 |
US20170179564A1 (en) * | 2015-12-16 | 2017-06-22 | Raytheon Company | Electromagnetic directional coupler |
US10084224B2 (en) * | 2016-04-29 | 2018-09-25 | Skyworks Solutions, Inc. | Compensated electromagnetic coupler |
WO2018212270A1 (ja) * | 2017-05-19 | 2018-11-22 | 株式会社村田製作所 | 方向性結合器および高周波モジュール |
CN107240754A (zh) * | 2017-08-02 | 2017-10-10 | 河北省世纪吉星电子科技有限公司 | 90°带状线电桥和微波集成电路 |
FR3089341B1 (fr) * | 2018-12-03 | 2022-04-22 | Psa Automobiles Sa | Dispositif de couplage à pièces assurant un couplage entre une liaison électrique et un élément conducteur |
JP2022043432A (ja) * | 2020-09-04 | 2022-03-16 | 株式会社村田製作所 | 方向性結合器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3593208A (en) * | 1969-03-17 | 1971-07-13 | Bell Telephone Labor Inc | Microwave quadrature coupler having lumped-element capacitors |
US5281929A (en) | 1992-03-05 | 1994-01-25 | Itt Corporation | Microstrip twisted broadside coupler apparatus |
DE69321907T2 (de) * | 1992-03-19 | 1999-04-22 | Tdk Corp., Tokio/Tokyo | Hybrider koppler |
US5745017A (en) | 1995-01-03 | 1998-04-28 | Rf Prime Corporation | Thick film construct for quadrature translation of RF signals |
KR20000034924A (ko) | 1998-11-17 | 2000-06-26 | 제닌 엠. 데이비스 | 저온 동시소성 다층세라믹내 수동 전자소자들 |
US6819200B2 (en) * | 2002-07-26 | 2004-11-16 | Freescale Semiconductor, Inc. | Broadband balun and impedance transformer for push-pull amplifiers |
-
2001
- 2001-02-28 US US10/469,074 patent/US7034633B2/en not_active Expired - Fee Related
- 2001-02-28 DE DE60131193T patent/DE60131193T2/de not_active Expired - Lifetime
- 2001-02-28 WO PCT/EP2001/002249 patent/WO2002069440A1/en active IP Right Grant
- 2001-02-28 AT AT01936055T patent/ATE377261T1/de not_active IP Right Cessation
- 2001-02-28 EP EP01936055A patent/EP1366539B1/en not_active Expired - Lifetime
- 2001-02-28 CN CN01822899.2A patent/CN1257575C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2002069440A1 (en) | 2002-09-06 |
EP1366539A1 (en) | 2003-12-03 |
ATE377261T1 (de) | 2007-11-15 |
US7034633B2 (en) | 2006-04-25 |
US20040113717A1 (en) | 2004-06-17 |
DE60131193T2 (de) | 2008-08-07 |
CN1493093A (zh) | 2004-04-28 |
DE60131193D1 (de) | 2007-12-13 |
EP1366539B1 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1257575C (zh) | 使用多层基底中的埋入式电容器的耦接装置 | |
CN1293668C (zh) | 耦合器件 | |
CN1253965C (zh) | 传输线型组件 | |
JP2019165213A (ja) | 多層基板における信号結合 | |
CN102414920A (zh) | 结构体、印刷板、天线、传输线波导转换器、阵列天线和电子装置 | |
US20040124946A1 (en) | High frequency component | |
EP1787356A1 (en) | Radome structure | |
KR20140051785A (ko) | 콤팩트한 슬롯 안테나 | |
US20040217830A1 (en) | RF multilayer circuit board | |
US8258889B2 (en) | Broadband directional coupler with adjustable directionality | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
CA2676680C (en) | Rf re-entrant combiner | |
US6946927B2 (en) | Suspended substrate low loss coupler | |
KR20120017444A (ko) | 고 임피던스 트레이스 | |
CN1254879C (zh) | 宽带微波传输带定向耦合器 | |
JP2008141474A (ja) | 高周波伝送線路 | |
CN100483581C (zh) | 用于从电源线去耦高频信号的去耦模块 | |
US20070120620A1 (en) | Tunable surface mount ceramic coupler | |
JP4471281B2 (ja) | 積層型高周波回路基板 | |
WO2022219709A1 (ja) | 配線基板 | |
WO2023228456A1 (ja) | モード変換構造 | |
JP2008300934A (ja) | 積層型導波管線路と積層型導波管線路との接続構造体およびこれを有する配線基板 | |
CN116193708A (zh) | 一种厚膜薄膜混合电路及其实现方法 | |
JP2017045847A (ja) | 回路構造体 | |
CN2831419Y (zh) | 具有补偿区于参考平面的孔状导通结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060524 Termination date: 20120228 |