CN1254996A

CN1254996A - 调频电路

Info

Publication number: CN1254996A
Application number: CN99125077A
Authority: CN
Inventors: 市原正贵
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-11-25
Filing date: 1999-11-25
Publication date: 2000-05-31
Anticipated expiration: 2019-11-25
Also published as: EP1005202A2; EP1005202A3; KR20000047705A; DE69937986D1; EP1005202B1; US6373880B1; KR100312581B1; DE69937986T2; JP2000165350A; CN1140074C; JP3116923B2

Abstract

在由用于本发明的扩频调制电路的复数乘法器进行的扰频计算中,由于以二进制数的形式处理输入信号,因此可简化扰频电路。用简单的数据选择器实施其它算法处理运算。可减小电路规模,并可明显缩短处理延迟时间。

Description

调频电路

本发明涉及使用W-CDMA(宽带码分多址)作为下一代移动通信方案的调制电路，特别是涉及使用多码传输并为IQ多路复用传输在终端侧准备的扩频调制电路。

与常规的FDMA(频分多址)或TDMA(时分多址)不同，CDMA(码分多址)移动通信使用扩频，其中不是根据频率或定时而是根据具有低相关性的扩频码鉴别信道。用扩频码鉴别的信道被称为编码信道。

在如W-CDMA(宽带CDMA)之类的高级CDMA方案中，向一个终端分配多个扩频码(即多个编码信道)，以便能够进行高速数据传输，这就是所谓的多码。

为发射多码，把多个编码信道分成两组。在对编码信道进行扩频后，它们采用第一组的和作为I信号(同相信号)和第二组的和作为Q信号(正交信号)进行正交相位调制。该方案称为IQ多路复用或IQ多路复用方案。

通常，在正交调制之前，用扰频码与信道相乘并使其随机化(因此，上面的I和Q信号不总是直接用作同相和正交信号)，并用滤波器限定频带。

图1示出使用多码的IQ多路复用方案的示意图。

从左侧输入的N个信号DPDCH 1至DPDCH N分别表示数据信道。信号DPCCH表示控制信道。在本专利的说明书中，该信道不是从剩余的数据信道中专门鉴别的。这些信号是二进制信号“0”或“1”。

扩频调制电路301在信道单元中使用不同扩频码对输入的信号扩频，然后将它们分成两组。获得各个组的和作为I和Q信号。

对信号扰频并输出这些信号作为信号Iout和Qout。分别用滤波器302和303限定信号Iout和Qout的频带。此后，由D/A转换器304和305将这些信号转换成模拟信号。用正交调制器308对这些模拟信号进行正交调制。用发射机306对得到的高频信号混频和放大并从天线307输出。

上面已描述了采用多码的IQ多路复用方案的终端装置的发送***电路的概要。

将参考图2描述现有技术的扩频调制电路301的结构。

图2示出使用多码实现IQ多路复用的扩频调制电路。

输入信号表示数据信道。输入信道DPDCH 1至DPDCH N和控制信道DPCCH，即总共输入N+1个信号。这些信号分成两组。可采用各种方法划分信道。例如，奇数编号的数据信道放入I组，偶数编号的数据信道放入Q组。

由扩频码产生电路1至7产生分别与这些信号对应的不同的预定扩频码。当扩频码和输入信号都是二进制码0或1时，通过在“异”门8至14对输入信号和扩频码进行运算实现扩频。

扩频结果(二进制信号0或1)输入到系数电路15至21。当输入是0时，系数电路输出预定的正值。当输入是1时，系数电路输出预定的负值。预定值在信道单元中改变。在图2所示的实例中，为所有数据信道设定值A，为控制信道设定值G。对于数据信道，当扩频结果是0时，输出+A，而当扩频结果是1时，输出-A。对于控制信道，当扩频结果是0时，输出+G，而当扩频结果是1时，输出-G。每个预定值A和G具有多个比特。这些值是二进制数并且对应于信道的发送电平。

由值A和G的二进制补码给出值-A和-G。

加法器22计算I组所属的系数电路(15至17)的和，并将其作为I信号输出。加法器23计算Q组所属的系数电路(18至21)的和，并将其作为Q信号输出。I和Q信号是具有许多比特的二进制数。

电路24是对I和Q信号扰频以产生信号Iout和Qout的复数乘法器。作为扰频码，使用如M序列的码或具有低相关性的金色码之类的两组伪噪声信号。这些是信号PN_I和PN_Q。信号PN_I和PN_Q是二进制码0或1。由系数电路25和26分别将这些信号转换成值为+1或-1的带符号的数据信号X_I和X_Q。

在图3的表中示出信号PN_I和PN_Q与信号X_I和X_Q之间的关系。

当信号PN_I是0时，信号X_I是+1。

当信号PN_I是1时，信号X_I是-1。

当信号PN_Q是0时，信号X_Q是+1。

当信号PN_Q是1时，信号X_Q是-1。

用下面的公式表示复数乘法器24的输入与输出之间的关系I_out+j·Q_out＝(I+j·Q)·(X_I+j·X_Q)

＝(I·X_I-Q·X_Q)+j·(I·X_Q+Q·X_I)∴I_out＝I·X_I-Q·X_QQ_out＝I·X_Q+Q·X_I …(1)

复数乘法器24中的乘法器27、28、29、和30与加法器31和32准确地执行上面的等式。

以这种方式对这些信号扰频以产生信号Iout和Qout。

上面已参考图1描述了后续处理。

上面已描述了采用多码实现IQ多路复用的常规扩频调制电路。

原则上，上述结构不造成问题。然而，由于I和Q信号具有较大的比特量，以该原则为基础的结构中的乘法器27、28、29、和30与加法器31和32变复杂，并增加了处理时间。

考虑到上面现有技术的情况做出了本发明，其目的是提供一种能减小电路规模和缩短延迟时间Y、简化复数乘法器中的扰频电路并具有与常规电路相同功能的扩频调制电路。

为实现上述的目的，根据本发明的一个方面，提供一种用于采用多个扩频码进行扩频的扩频调制电路，包括具有一个或多个输入信号的第一输入信号组(I信号组)；具有一个或多个输入信号的第二输入信号组(Q信号组)；具有多个乘法电路的第一乘法电路组，用于分别使用不同的扩频码对属于第一输入信号组的输入信号进行扩频；具有多个系数电路的第一系数电路组，用于根据来自第一乘法电路组的输出来输出预定值；第一加法电路，用于把来自第一系数电路组的输出相加以产生第一输入信号组的输出信号(I信号)；具有多个乘法电路的第二乘法电路组，用于分别使用不同的扩频码对属于第二输入信号组的输入信号进行扩频；具有多个系数电路的第二系数电路组，用于根据来自第二乘法电路组的输出来输出预定值；第二加法电路，用于把来自第二系数电路组的输出相加以产生第二输入信号组的输出信号(Q信号)；逻辑电路，用于分开接收用于的多个随机信号并一起处理随机信号，以产生第一、第二、和第三控制信号；开关电路，用于根据第一控制信号控制第一输入信号组中使用的扩频码的极性，根据第二控制信号控制第二输入信号组中使用的扩频码的极性，和根据第三控制信号直接或在交换后输出I信号作为来自第一加法电路的输出，并输出Q信号作为来自第二加法电路的输出。

为实现上面的目的，根据本发明的第二方面，提供一种用于采用多个扩频码进行扩频的扩频调制电路，包括具有一个或多个输入信号的第一输入信号组(I信号组)；具有一个或多个数据信道的第二输入信号组(Q信号组)；具有多个乘法电路的第一乘法电路组，用于分别使用不同的扩频码对属于第一输入信号组的输入信号进行扩频；具有多个系数电路的第一系数电路组，用于根据来自第一乘法电路组的输出来输出预定值；第一加法电路，用于把来自第一系数电路组的输出相加以产生第一输入信号组的输出信号(I信号)；具有多个乘法电路的第二乘法电路组，用于分别使用不同的扩频码对属于第二输入信号组的输入信号进行扩频；具有多个系数电路的第二系数电路组，用于根据来自第二乘法电路组的输出来输出预定值；第二加法电路，用于把来自第二系数电路组的输出相加以产生第二输入信号组的输出信号(Q信号)；逻辑电路，用于分开接收用于扰频多个随机信号并一起处理随机信号，以产生第一、第二、和第三控制信号；开关电路，用于根据第一控制信号控制第一输入信号组中使用的扩频码的极性，根据第二控制信号控制第二输入信号组中使用的扩频码的极性，和根据第三控制信号直接或在交换后输出I信号作为来自第一加法电路的输出，并输出Q信号作为来自第二加法电路的输出。

本发明具有与第一和/或第二方面有关的下列从属方面。

在第一和第二方面中，第一和第二输入信号组的每个输入信号是二进制信号(1或0)，第一和第二乘法电路组的每个乘法电路包括一个“异”门或一个“同”门。

根据第一或第二方面的装置进一步包括多个用于对输入信号扩频的扩频码产生电路。

在第一或第二方面中，扩频码或输入信号是二进制信号(1或0)，并通过对第一或第二控制信号与每个扩频码进行“异”运算或用由“异”门或“同”门构成的乘法电路反向“异”运算来控制极性。

在第一或第二方面中，每个系数电路在输入信号是1时输出预定值，并在输入信号是0时输出相反值，或反之亦然。

在输入信号是1时获得的预定值是包括多个比特的二进制数，而相反值是包括通过计算预定值的二进制补码获得的具有多个位的二进制数。

从上面说明可见，在由本发明的复数乘法器进行的扰频计算中，以二进制数形式来处理输入信号。因此，可简化扰频电路。其结果是可减小电路规模，并可明显缩短处理延迟时间。另外，由于用简单的数据选择器实现其它算术处理运算，可使电路规模和处理延迟时间二者减小。

参考下面的详细说明和附图使得本发明的上述和许多其它目的、特性和优点对本领域技术人员来说变得显而易见，其中通过所说明的实例给出体现本发明原理的优选实施例。

图1是表明使用多码的常规IQ多路复用方案的示意结构的方框图；

图2是表明使用多码实现IQ多路复用的常规扩频调制电路结构的方框图；

图3是表明信号PN_I和PN_Q与信号X_I和X_Q之间关系的表；

图4是表明本发明实施例结构的方框图；

图5是表明本发明另一个实施例结构的方框图；和

图6是表明(X_I，X_Q)和(X′_I，X′_Q)之间的复数矢量关系的示意图。

下面参考附图(图4至6)说明本发明的优选实施例。

下面说明根据图4所示的本发明实施例的扩频调制电路。

在本发明的该实施例中，简化已参考图2说明的常规扩频调制电路的复数乘法器24。许多其它部分与图24所示电路是公用的。与图2中相同的参考标号在图4中表示相同部件，并省略其详细说明。

如在前面的现有技术说明中详细描述的，由下式表示复数乘法器24a的输入与输出之间的关系：I_out+j·Q_out＝(I+j·Q)·(X_I+j·X_Q)

＝(I·X_I-Q·X_Q)+j·(I·X_Q+Q·X_I)∴I_out＝I·X_I-Q·X_QQ_out＝I·X_Q+Q·X_I …(2)

下面将更仔细地检验这些关系。

在相位调制中，固定相移与由放大器等的特性造成的相移相同，因此可包括在它们中。

在接收侧，使用对相移不敏感的解调电路，因此固定相移不造成问题。

为此，可将超前于正常信号Iout和Qout45度(＝π/4弧度)的信号看作为Iout和Qout而没有任何问题。因此，信号Iout和Qout可描述为

Iout + j \cdot Qout = (I + j \cdot Q) \cdot (X_{I} + j \cdot X_{Q}) \cdot \frac{1 + j}{2} - - - . . . (3)

求出

(X_{I} + j \cdot X_{Q}) \cdot \frac{1 + j}{2} = \frac{X_{I} - X_{Q}}{2} + j \cdot \frac{X_{I} + X_{Q}}{2}

X_{I}^{'} = \frac{X_{I} - X_{Q}}{2} - - - - - . . . (4)

X_{Q}^{'} = \frac{X_{I} + X_{Q}}{2}

信号PN_I和PN_Q、信号X_I和X_Q、以及信号X′_I和X′_Q具有图3的表中所示的关系。

特别是，复数矢量(X_I，X_Q)和(X′_I，X′_Q)具有图6所示的关系。具体地说，将矢量(X_I，X_Q)旋转+45度并将其乘以得出矢量(X′_I，X′_Q)。值X′_I和X′_Q中的每一个取三个值+1、-1和0中的一个。于是，我们有I_out＝I·X′_I-Q·X′_QQ_out＝I·X′_Q+Q·X′ …(5)结果是，信号PN_I和PN_Q与信号Iout和Qout具有图3所示的关系。从该事实可得出下面的事实。

如果信号PN_I和PN_Q取相同值，取代I和Q信号并将其输出作为信号Iout和Qout。

当信号PN_I和PN_Q具有不同值时，直接输出I和Q信号作为信号Iout和Qout。

当信号PN_I是1时，将I信号的极性反相，而当信号PN_Q是0时，将Q信号的极性反相。

在本发明中，使用该方法简化复数乘法器24a中的扰频电路。

图4示出本发明的一个实施例。

该实施例实现了本发明特性中描述的方法：

(1)如果信号PN_I和PN_Q取相同值，则取代I和Q信号并将其输出作为信号Iout和Qout；

(2)当信号PN_I和PN_Q具有不同值时，直接输出I和Q信号作为信号Iout和Qout；和

(3)当信号PN_I是1时，将I信号的极性反向，而当信号PN_Q是0时，将Q信号的极性反向。

在通过系数电路15至21将信号转换成多电平信号前执行处理(3)。在信号通过加法器22和23之后仅执行处理(1)和(2)。

通过下面的步骤实施处理(3)。

(a)当信号PN_I是0时，由“异”门(XOR)35、36、和37将扩频码反向后，将这些信号与I组的扩频码相乘，或当信号PN_I是1时，直接将该信号与I组的扩频码相乘。

(b)当信号PN_Q是0时，由“异”门(XOR)38至41和倒相器43将扩频码反向后，将这些信号与Q组的扩频码相乘，或当信号PN_Q是1时，直接将该信号与Q组的扩频码相乘。

由数据选择器33和34、倒相器43和“异”门(XOR)42直接实施处理(1)和(2)。

数据选择器33和34的控制输入端是端子C。由输入到端子C的逻辑值控制数据选择器33和34。当C＝1时，则替代I和Q信号。当C＝0时，直接输出I和Q信号作为信号Iout和Qout。

图5示出本发明的另一个实施例，其中虽然基本结构与如上所述的相同，实施上述处理(3)的方法略有不同。

在图4所示的电路中，通过对扩频码执行处理(3)来实施处理(3)。然而，如图5所示，通过对输入信号执行处理(3)也可以实施等效的处理。

同样在这种情况下，可获得与图4所示电路几乎相同的效果。

Claims

1.一种采用多个扩频码进行扩频的扩频调制电路，包括：具有一个或多个输入信号的第一输入信号组(I信号组)；具有一个或多个输入信号的第二输入信号组(Q信号组)；具有多个乘法电路的第一乘法电路组，用于分别使用不同的扩频码对属于第一输入信号组的输入信号进行扩频；

具有多个系数电路的第一系数电路组，用于根据来自所述第一乘法电路组的输出来输出预定值；

第一加法电路，用于把来自所述第一系数电路组的输出相加以产生第一输入信号组的输出信号(I信号)；

具有多个乘法电路的第二乘法电路组，用于分别使用不同的扩频码对属于第二输入信号组的输入信号进行扩频；

具有多个系数电路的第二系数电路组，用于根据来自所述第二乘法电路组的输出来输出预定值；

第二加法电路，用于把来自所述第二系数电路组的输出相加以产生第二输入信号组的输出信号(Q信号)；

逻辑电路，用于分开接收用于扰频的多个随机信号并一起处理随机信号，以产生第一、第二和第三控制信号；和

开关电路，用于根据第一控制信号控制第一输入信号组中使用的扩频码的极性，根据第二控制信号控制第二输入信号组中使用的扩频码的极性，和根据第三控制信号，直接或在交换后输出I信号作为来自第一加法电路的输出，输出Q信号作为来自第二加法电路的输出。

2.一种采用多个扩频码进行扩频的扩频调制电路，包括：具有一个或多个输入信号的第一输入信号组(I信号组)；具有一个和多个数据信道的第二输入信号组(Q信号组)；具有多个乘法电路的第一乘法电路组，用于分别使用不同的扩频码对属于第一输入信号组的输入信号进行扩频；

3.根据权利要求1所述的电路，其中第一和第二输入信号组的每个输入信号是二进制信号(1或0)，所述第一和第二乘法电路组的每个乘法电路包括一个“异”门或一个“同”门。

4.根据权利要求2所述的电路，其中第一和第二输入信号组的每个输入信号是二进制信号(1或0)，所述第一和第二乘法电路组的每个乘法电路包括一个“异”门或一个“同”门。

5.根据权利要求1所述的电路，进一步包括多个用于对输入信号进行扩频的扩频码产生电路。

6.根据权利要求2所述的电路，进一步包括多个用于对输入信号进行扩频的扩频码产生电路。

7.根据权利要求1所述的电路，其中扩频码是二进制信号(1或0)，通过对第一或第二控制信号与每个扩频码进行“异”运算或用由“异”门或“同”门构成的乘法电路逆“异”运算来控制极性。

8.根据权利要求2所述的电路，其中输入信号是二进制信号(1或0)，通过对第一或第二控制信号与每个扩频码进行“异”运算或用由“异”门或“同”门构成的乘法电路逆“异”运算来控制极性。

9.根据权利要求3所述的电路，其中每个所述系数电路在输入信号是1时输出预定值，并在输入信号是0时输出相反值，或反之亦然。

10.根据权利要求4所述的电路，其中每个所述系数电路在输入信号是1时输出预定值，并在输入信号是0时输出相反值，或反之亦然。

11.根据权利要求9所述的电路，其中在输入信号是1时获得的预定值是包括多个位的二进制数，而相反值是包括通过计算预定值的二进制补码获得的具有多个位的二进制数。

12.根据权利要求10所述的电路，其中在输入信号是1时获得的预定值是包括多个位的二进制数，而相反值是包括通过计算预定值的二进制补码获得的具有多个位的二进制数。